CN111953339B - 一种锁相环快速锁定鉴频电路 - Google Patents

一种锁相环快速锁定鉴频电路 Download PDF

Info

Publication number
CN111953339B
CN111953339B CN202010838475.3A CN202010838475A CN111953339B CN 111953339 B CN111953339 B CN 111953339B CN 202010838475 A CN202010838475 A CN 202010838475A CN 111953339 B CN111953339 B CN 111953339B
Authority
CN
China
Prior art keywords
module
trigger
clock
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010838475.3A
Other languages
English (en)
Other versions
CN111953339A (zh
Inventor
李海松
王斌
赵雁鹏
岳红菊
高利军
杨博
党秋实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010838475.3A priority Critical patent/CN111953339B/zh
Publication of CN111953339A publication Critical patent/CN111953339A/zh
Application granted granted Critical
Publication of CN111953339B publication Critical patent/CN111953339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种锁相环快速锁定鉴频电路，包括依次连接的分频模块、采样模块、比较模块和使能模块；所述分频模块的输入端分别接入锁相环参考时钟信号FREF、环路反馈时钟信号FFB和复位信号RESET；分频模块的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2和通路二采样数据D2分别与采样模块的输入端相连；所述采样模块输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块的输入端相连；电路结构简单，易于实现，可大幅缩小锁相环从上电启动到输出频率稳定达到预定指标所需的时间。

Description

一种锁相环快速锁定鉴频电路
技术领域
本发明涉及半导体集成电路领域，具体涉及锁相环快速锁定频率鉴频电路设计领域，具体为一种锁相环快速锁定鉴频电路。
背景技术
锁相环电路可以产生精准的时钟信号或频率信号，具有结构简单、功耗低、性能可靠、工作频率高、易于兼容CMOS工艺等优点。在无线和通信系统、硬盘驱动装置、高速数字电路和设备中都可以找到锁相环的广泛应用。锁相环已经成为集成电路系统中不可或缺的一个基本模块，如锁相环作为时钟产生器为CPU等数字系统提供低抖动的时钟信号；锁相环作为频率合成器为无线系统提供精准的时钟信号；锁相环还可以作为时钟/数据恢复电路用于恢复信道中的数字和同步时钟信号。
锁定时间指锁相环从上电启动到输出频率稳定达到预定指标所需的时间，也称为捕获时间。锁定时间是锁相环的重要设计参数之一，它直接影响锁相环、甚至系统的响应时间。锁相环锁定时间大致可以分为两部分：频率锁定时间和相位锁定时间，且鉴频频率锁定的时间远大于鉴频相位锁定的时间。通过采用增加电荷泵电流、提高环路带宽的方法，可以缩短鉴频频率锁定阶段的锁定时间，加速锁相环锁定。频率鉴频是该方法实施的关键电路，传统的鉴频器实现一般包括计数器、基于时间数字转换或频率电压转换的频率检测等，电路结构比较复杂，引入较大的面积和功耗。
发明内容
针对现有技术中存在的问题，本发明提供一种锁相环快速锁定鉴频电路，该电路利用锁相环输入参考时钟与环路反馈时钟相互采样的方法，实现对锁相环频率锁定过程的鉴频，电路结构简单，易于实现，可大幅缩小锁相环从上电启动到输出频率稳定达到预定指标所需的时间，提高了锁相环的性能指标。
本发明是通过以下技术方案来实现：
一种锁相环快速锁定鉴频电路，包括依次连接的分频模块、采样模块、比较模块和使能模块；
分频模块的输入端分别接入锁相环参考时钟信号FREF、环路反馈时钟信号FFB和复位信号RESET；分频模块的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2和通路二采样数据D2分别与采样模块的输入端相连；
采样模块输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块的输入端相连；
比较模块的输出信号通路一比较结果S1和通路二比较结果S2以及控制信号鉴频鉴相正脉冲FUP和冲鉴频鉴相负脉冲FDN分别与使能模块824的输入端相连；
使能模块输出快速锁定正脉冲SUP和快速锁定负脉冲SDN。
优选的，分频模块包括四个触发器和四个反相器；
四个触发器包括第一触发器dff1、第四触发器dff4、第七触发器dff7和第十触发器dff10；
四个反相器包括第一反相器inv1、第二反相器inv2、第三反相器inv3和第四反相器inv4；
分频模块的输入端分别与锁相环输入参考时钟FREF、环路反馈时钟FFB和复位信号RESET相连；
锁相环输入参考时钟FREF与第一触发器dff1和第十触发器dff10的时钟输入端CK相连，环路反馈时钟FFB与第四触发器dff4和第七触发器dff7的时钟输入端CK相连，复位信号RESET与第一触发器dff1、第四触发器dff4、第七触发器dff7和第十触发器dff10的复位端R相连；
第一触发器dff1的输出端Q与第一反相器inv1的输入端和分频模块的输出端第一负相分频时钟CKN1相连，第一反相器inv1的输出端与第一触发器dff1的数据端D和分频模块的输出端第一正相分频时钟CKP1相连，第二触发器dff2的输出端Q与第二反相器inv2的输入端和分频模块的输出端通路一采样数据D1相连，第二反相器inv2的输出端与第四触发器dff4的数据端D相连，第七触发器dff7的输出端Q与第三反相器inv3的输入端和分频模块的输出端第二负相分频时钟CKN2相连，第三反相器inv3的输出端与第七触发器dff7的数据端D和分频模块的输出端第二正相分频时钟CKP2相连，第十触发器dff10的输出端Q与第四反相器inv4的输入端和分频模块的输出端通路二采样数据D2相连，第四反相器inv4的输出端与第十触发器dff10的数据端D相连。
进一步的，锁相环输入参考频率FREF通过分频模块分为两路输出，一路输出占空比为50％的互补时钟第一正相分频时钟CKP1和第一负相分频时钟CKN1，一路输出被采样信号通路二采样数据D2；
锁相环环路反馈频率FFB通过分频模块分为两路输出，一路输出占空比为50％的互补时钟第二正相分频时钟CKP2和第二负相分频时钟CKN2，一路输出被采样信号通路一采样数据D1。
优选的，采样模块包括八个触发器，包括第二触发器dff2、第三触发器dff3、第五触发器dff5、第六触发器dff6、第八触发器dff8、第九触发器dff9、第十一触发器dff11和第十二触发器dff12；
分频模块的输出信号第一正相分频时钟CKP1与第二触发器dff2和第三触发器dff3的时钟输入端CK相连，分频模块的输出信号第一负相分频时钟CKN1与第五触发器dff5和第六触发器dff6的时钟输入端CK相连，分频模块的输出信号通路一采样数据D1与第二触发器dff2和第五触发器dff5的数据输入端D相连，分频模块的输出信号第二正相分频时钟CKP2与第八触发器dff8和第九触发器dff9的时钟输入端CK相连，分频模块821的输出信号第二负相分频时钟CKN2与第十一触发器dff11和第十二触发器dff12的时钟输入端CK相连，分频模块的输出信号通路二采样数据D2与第八触发器dff8和第十一触发器dff11的数据输入端D相连，复位信号RESET与第二触发器dff2、第三触发器dff3、第五触发器dff5、第六触发器dff6、第八触发器dff8、第九触发器dff9、第十一触发器dff11和第十二触发器df12的复位端R相连，第二触发器dff2的数据输出端Q与第三触发器dff3的数据输入端D和采样模块输出的第三比较信号Q3相连，第三触发器dff3的数据输出端与采样模块输出的第一比较信号Q1相连，第五触发器dff5的数据输出端Q与第六触发器dff6的数据输入端D、采样模块输出的第四比较信号Q4相连，第六触发器dff6的数据输出端与采样模块输出的第二比较信号Q2相连，第八触发器dff8的数据输出端Q与第九触发器dff9的数据输入端D和采样模块输出的第七比较信号Q7相连，第九触发器dff9的数据输出端与采样模块输出的第五比较信号Q5相连，第十一触发器dff11的数据输出端Q与第十二触发器dff12的数据输入端D和采样模块输出的第八比较信号Q8相连，第十二触发器dff12的数据输出端与采样模块输出的第六比较信号Q6相连。
进一步的，采样模块通过时钟信号第一正相分频时钟CKP1与第一负相分频时钟CKN1对信号通路一采样数据D1进行采样，连续输出第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4；采样模块通过时钟信号第二正相分频时钟CKP2与第二负相分频时钟CKN2对信号通路二采样数据D2的采样，连续输出第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8。
优选的，比较模块823包括六个异或门和两个与非门；
六个异或门包括第一异或门xor1、第二异或门xor2、第三异或门xor3、第四异或门xor4、第五异或门xor5和第六异或门xor6；
两个与非门包括第一与非门an通路一采样数据D1和第二与非门an通路二采样数据D2；
比较模块输入的第一比较信号Q1与第一异或门xor1的输入端a相连，比较模块输入的第二比较信号Q2与第一异或门xor1的输入端b和第二异或门xor2的输入端b分别相连，比较模块823输入的第三比较信号Q3与第二异或门xor2的输入端a和第三异或门xor3的输入端a分别相连，比较模块823输入的第四比较信号Q4与第三异或门xor3的输入端b相连，比较模块823输入的第五比较信号Q5与第四异或门xor4的输入端a相连，比较模块823输入的第六比较信号Q6与第四异或门xor4的输入端b和第五异或门xor5的输入端b分别相连，比较模块输入的第七比较信号Q7与第五异或门xor5的输入端a和第六异或门xor6的输入端a分别相连，比较模块输入的第八比较信号Q8与第六异或门xor6的输入端b相连，第一异或门xor1的输出端y与第一与非门an通路一采样数据D1的输入端a相连，第二异或门xor2的输出端y与第一与非门an通路一采样数据D1的输入端b相连，第三异或门xor3的输出端y与第一与非门an通路一采样数据D1的输入端c相连，第一与非门an通路一采样数据D1的输出端y与比较模块823的输出端通路一比较结果S1相连，第四异或门xor4的输出端y与第二与非门an通路二采样数据D2的输入端a相连，第五异或门xor5的输出端y与第二与非门an通路二采样数据D2的输入端b相连，第六异或门xor6的输出端y与第二与非门an通路二采样数据D2的输入端c相连，第二与非门an通路二采样数据D2的输出端y与比较模块的输出端通路二比较结果S2相连。
优选的，使能模块包括一个触发器、一个与非门、一个或门和一个或非门；
使能模块的输入端通路一比较结果S1、通路二比较结果S2分别与第三与非门and3的输入端a和输入端b相连，第三与非门and3的输出端y与第十三触发器dff13的时钟输入端CK相连，使能模块的输入端RESET与第十三触发器dff13的复位端相连，第十三触发器dff13的数据输入端D与电源电压VDD相连，第十三触发器dff113的输出端Q与或门or1的输入端a和或非门nor1的输入端a相连，使能模块的输入端鉴频鉴相正脉冲FUP与或门or1的输入端b相连，使能模块的输入端鉴频鉴相负脉冲FDN与或非门nor1的输入端b相连，或门or1的输出端y与使能模块的输出端快速锁定正脉冲SUP相连，或非门nor1的输出端y与使能模块的输出端快速锁定负脉冲SDN相连。
一种快速锁定锁相环电路结构，包括依次连接的鉴频鉴相器，电荷泵，低通滤波器，快速充放电路和压控振荡器，连接在压控振荡器和鉴频鉴相器之间的分频器，以及连接快速充放电路的快速锁定鉴频电路；快速锁定鉴频电路采用上述所述的锁相环快速锁定鉴频电路。
优选的，鉴频鉴相器的输入端分别连接锁相环参考时钟FREF和环路反馈时钟FFB；鉴频鉴相器输出的鉴频鉴相负脉冲FDN和鉴频鉴相正脉冲FUP分别与电荷泵的输入端相连；电荷泵的输出端与低通滤波器的输入端相连；所述低通滤波器的输出端分别与快速充电路的晶体管Mp漏端、快速充放电路的晶体管Mn漏端和压控振荡器的输入端相连；压控振荡器的输出端与分频器的输入端相连，分频器的输出端与鉴频鉴相器的输入端相连；
快速锁定鉴频电路的输入端分别连接复位信号RESET、锁相环参考时钟FREF、环路反馈时钟FFB、鉴频鉴相器的输出信号鉴频鉴相负脉冲FDN和鉴频鉴相器的输出信号鉴频鉴相正脉冲FUP；快速锁定鉴频电路输出快速锁定正脉冲SUP和快速锁定负脉冲SDN分别接入快速充放电路晶体管Mp的栅端和快速充放电路晶体管Mn的栅端。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供一种锁相环快速锁定鉴频电路，利用频率锁定时间远大于相位锁定时间，采用锁相环输入参考时钟与环路反馈时钟相互采样的方法，对锁相环的频率锁定状态进行鉴频，根据设定锁相环频率锁定的条件作为频率鉴频条件，实现锁相环快速锁定状态的控制；锁相环反馈频率和鉴频鉴相器输出频率分别控制自复位采样电路两条触发器链的时钟输入端，实现对锁相环输入参考频率和反馈频率状态的判定，同时判定输出信号与比较电路的输入端相连，利用比较电路实现对判定结果的表决与采样。
进一步的，通过分频模块有效将锁相环输入参考频率FREF和锁相环环路反馈频率FFB经两路分频模块，确保分频模块输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2、通路二采样数据D2的占空比全部等于50％，且第一正相分频时钟CKP1和第一负相分频时钟CKN1是一对互补信号，第二正相分频时钟CKP2和第二负相分频时钟CKN2是一对互补信号，提高了采样模块采样效率。
进一步的，采样模块利用时钟信号第一正相分频时钟CKP1和第一负相分频时钟CKN1对信号通路一采样数据D1进行采样，连续输出第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4，同时采样模块822通过时钟信号第二正相分频时钟CKP2与第二负相分频时钟CKN2对信号通路二采样数据D2的采样，连续输出第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8，为比较模块提供数据信号。
进一步的，比较电路采用六个异或门和两个与非门，用于对两路分频模块的输出信号进行对比，从而判断此时锁相环输入参考时钟与环路反馈时钟之间的满足条件，并可以通过复位信号对输出状态进行复位。
进一步的，使能模块采用一个触发器、一个与非门、一个或门和一个或非门，用于对输入信号通路一比较结果S1、通路二比较结果S2、鉴频鉴相正脉冲FUP、鉴频鉴相负脉冲FDN进行逻辑运算，根据通路一比较结果S1、通路二比较结果S2状态判断输出信号快速锁定正脉冲SUP、快速锁定负脉冲SDN有效性。
附图说明
图1为本发明实施例中一种快速锁定锁相环电路结构；
图2为本发明实施例中锁相环快速锁定频率鉴频电路方框图；
图3为本发明实施例中锁相环快速锁定频率鉴频电路波形示意图；
图4为本发明实施例中锁相环快速锁定频率鉴频电路的结构图。
图中：811为鉴频鉴相器；812为电荷泵；813为低通滤波器；814为快速充放电路；815为压控振荡器；816为分频器；817为快速锁定鉴频电路；821为分频模块；822为采样模块；823为比较模块；824为使能模块；FREF为输入参考时钟；FFB为环路反馈时钟；RESET为复位信号；CKP1为第一正相分频时钟；CKN1为第一负相分频时钟；D1为通路一采样数据；CKP2为第二正相分频时钟；CKN2为第二负相分频时钟；D2为通路二采样数据；FUP为鉴频鉴相正脉冲；FDN为冲鉴频鉴相负脉冲；SUP为快速锁定正脉冲；SDN为快速锁定负脉冲；S1为通路一比较结果；S2为通路二比较结果；Q1为第一比较信号；Q2为第二比较信号；Q3为第三比较信号；Q4为第四比较信号；Q5为第五比较信号；Q6为第六比较信号；Q7为第七比较信号；Q8为第八比较信号。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实施例
如图1所示一种快速锁定锁相环电路结构，包括鉴频鉴相器811，电荷泵812，低通滤波器813，快速充放电路814，压控振荡器815，分频器816，快速锁定鉴频电路817。
锁相环参考时钟FREF、环路反馈时钟FFB分别与鉴频鉴相器811的输入端相连，鉴频鉴相器811的输出信号鉴频鉴相负脉冲FDN、鉴频鉴相正脉冲FUP分别与电荷泵812的输入端相连，电荷泵812的输出信号与低通滤波器813的输入端相连，低通滤波器813的输出端分别与快速充电路814的晶体管Mp漏端、快速充放电路814的晶体管Mn漏端、压控振荡器815的输入端相连，压控振荡器的815输出端与分频器816的输入端相连，分频器816的输出端与鉴频鉴相器811的输入端相连，复位信号RESET、锁相环参考时钟FREF、环路反馈时钟FFB、鉴频鉴相器811输出信号鉴频鉴相负脉冲FDN、鉴频鉴相器811输出信号鉴频鉴相正脉冲FUP分别与快速锁定鉴频电路817的输入端相连，快速锁定鉴频电路817的输出端快速锁定正脉冲SUP、快速锁定负脉冲SDN分别与快速充放电路814晶体管Mp的栅端、快速充放电路814晶体管Mn的栅端相连。
如图2所示，快速锁定锁相环电路结构中的锁相环快速锁定鉴频电路817，包括分频模块821，采样模块822，比较模块823，使能模块824。
锁相环输入参考时钟FREF、环路反馈时钟FFB、复位信号RESET分别与分频模块821的输入端相连，分频模块821的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2、通路二采样数据D2分别与采样模块822的输入端相连，采样模块822输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块823的输入端相连，比较模块823的输出信号通路一比较结果S1、通路二比较结果S2分别与使能模块824的输入端相连，鉴频鉴相器811的输出信号鉴频鉴相正脉冲FUP、鉴频鉴相负脉冲FDN分别与使能模块824的输入端相连，使能模块824的输出信号快速锁定正脉冲SUP、快速锁定负脉冲SDN分别与快速充放电路814的输入端相连；当RESET＝“1”时，快速锁定鉴频电路817处于复位工作模式，使能模块824输出信号SUP＝“1”，SDN＝“0”；当RESET＝“0”时，快速锁定鉴频电路817处于正常工作模式。
分频模块821对锁相环输入参考时钟FREF、环路反馈时钟FFB进行分频，并确保分频模块821输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2、通路二采样数据D2的占空比全部等于50％，且第一正相分频时钟CKP1和第一负相分频时钟CKN1是一对互补信号，第二正相分频时钟CKP2和第二负相分频时钟CKN2是一对互补信号；采样模块822利用时钟信号第一正相分频时钟CKP1和第一负相分频时钟CKN1对信号通路一采样数据D1进行采样，并连续输出第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4；，采样模块822利用时钟信号第二正相分频时钟CKP2和第二负相分频时钟CKN2对信号通路二采样数据D2进行采样，并连续输出第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8；比较模块823对输入的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8进行判断，看是否满足频率锁定条件，若满足S1＝S2＝“1”，若不满足，则S1、S2至少有一个信号输出“0”；使能模块824对输入信号通路一比较结果S1、通路二比较结果S2、鉴频鉴相正脉冲FUP、鉴频鉴相负脉冲FDN进行逻辑运算，若S1＝S2＝“1”，使能模块824输出信号快速锁定正脉冲SUP、快速锁定负脉冲SDN有效，且使能模块824输出信号快速锁定正脉冲SUP与鉴频鉴相正脉冲FUP相同，使能模块824输出信号快速锁定负脉冲SDN与鉴频鉴相负脉冲FDN相同；若通路一比较结果S1、通路二比较结果S2中包含“0”状态，使能模块824输出信号SUP＝“1”，SDN＝“0”，使能模块824输出信号快速锁定正脉冲SUP、快速锁定负脉冲SDN无效。
如图3所示，本发明一种锁相环快速锁定鉴频电路波形示意图，其包括输入参考时钟信号FREF、环路反馈时钟信号FFB、控制信号鉴频鉴相正脉冲FUP、鉴频鉴相负脉冲FDN和输出信号快速锁定正脉冲SUP、快速锁定负脉冲SDN；
如图4所示，分频模块821包括四个触发器和四个反相器；四个触发器包括第一触发器dff1、第四触发器dff4、第七触发器dff7和第十触发器dff10；四个反相器包括第一反相器inv1、第二反相器inv2、第三反相器inv3和第四反相器inv4；分频模块821的输入端分别与锁相环输入参考时钟FREF、环路反馈时钟FFB、复位信号RESET相连，锁相环输入参考时钟FREF与第一触发器dff1和第十触发器dff10的时钟输入端CK相连，环路反馈时钟FFB与第四触发器dff4和第七触发器dff7的时钟输入端CK相连，复位信号RESET与第一触发器dff1、第四触发器dff4、第七触发器dff7和第十触发器dff10的复位端R相连；第一触发器dff1的输出端Q与第一反相器inv1的输入端和分频模块821的输出端第一负相分频时钟CKN1相连，第一反相器inv1的输出端与第一触发器dff1的数据端D和分频模块821的输出端第一正相分频时钟CKP1相连，第二触发器dff2的输出端Q与第二反相器inv2的输入端和分频模块821的输出端通路一采样数据D1相连，第二反相器inv2的输出端与第四触发器dff4的数据端D相连，第七触发器dff7的输出端Q与第三反相器inv3的输入端和分频模块821的输出端第二负相分频时钟CKN2相连，第三反相器inv3的输出端与第七触发器dff7的数据端D和分频模块821的输出端第二正相分频时钟CKP2相连，第十触发器dff10的输出端Q与第四反相器inv4的输入端和分频模块821的输出端通路二采样数据D2相连，第四反相器inv4的输出端与第十触发器dff10的数据端D相连。
分频模块821对锁相环参考时钟FREF、环路反馈时钟FFB进行2分频，确保模块821输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2、通路二采样数据D2的占空比全部等于50％，且第一正相分频时钟CKP1和第一负相分频时钟CKN1是一对互补信号，第二正相分频时钟CKP2和第二负相分频时钟CKN2是一对互补信号。
采样模块822包括八个触发器，包括第二触发器dff2、第三触发器dff3、第五触发器dff5、第六触发器dff6、第八触发器dff8、第九触发器dff9、第十一触发器dff11和第十二触发器dff12；分频模块821的输出信号第一正相分频时钟CKP1与第二触发器dff2和第三触发器dff3的时钟输入端CK相连，分频模块821的输出信号第一负相分频时钟CKN1与第五触发器dff5和第六触发器dff6的时钟输入端CK相连，分频模块821的输出信号通路一采样数据D1与第二触发器dff2和第五触发器dff5的数据输入端D相连，分频模块821的输出信号第二正相分频时钟CKP2与第八触发器dff8和第九触发器dff9的时钟输入端CK相连，分频模块821的输出信号第二负相分频时钟CKN2与第十一触发器dff11和第十二触发器dff12的时钟输入端CK相连，分频模块821的输出信号通路二采样数据D2与第八触发器dff8和第十一触发器dff11的数据输入端D相连，复位信号RESET与第二触发器dff2、第三触发器dff3、第五触发器dff5、第六触发器dff6、第八触发器dff8、第九触发器dff9、第十一触发器dff11和第十二触发器df12的复位端R相连，第二触发器dff2的数据输出端Q与第三触发器dff3的数据输入端D和采样模块822输出的第三比较信号Q3相连，第三触发器dff3的数据输出端与采样模块822输出的第一比较信号Q1相连，第五触发器dff5的数据输出端Q与第六触发器dff6的数据输入端D、采样模块822输出的第四比较信号Q4相连，第六触发器dff6的数据输出端与采样模块822输出的第二比较信号Q2相连，第八触发器dff8的数据输出端Q与第九触发器dff9的数据输入端D和采样模块822输出的第七比较信号Q7相连，第九触发器dff9的数据输出端与采样模块822输出的第五比较信号Q5相连，第十一触发器dff11的数据输出端Q与第十二触发器dff12的数据输入端D和采样模块822输出的第八比较信号Q8相连，第十二触发器dff12的数据输出端与采样模块822输出的第六比较信号Q6相连。
采样模块822利用互补时钟信号第一正相分频时钟CKP1、第一负相分频时钟CKN1对信号通路一采样数据D1进行采样，并连续输出第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4；同时，采样模块822利用互补时钟信号第二正相分频时钟CKP2、第二负相分频时钟CKN2对信号通路二采样数据D2进行采样，并连续输出第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8。
比较模块823包括六个异或门和两个与非门，六个异或门包括第一异或门xor1、第二异或门xor2、第三异或门xor3、第四异或门xor4、第五异或门xor5和第六异或门xor6；两个与非门包括第一与非门an通路一采样数据D1和第二与非门an通路二采样数据D2；比较模块823输入的第一比较信号Q1与第一异或门xor1的输入端a相连，比较模块823输入的第二比较信号Q2与第一异或门xor1的输入端b和第二异或门xor2的输入端b分别相连，比较模块823输入的第三比较信号Q3与第二异或门xor2的输入端a和第三异或门xor3的输入端a分别相连，比较模块823输入的第四比较信号Q4与第三异或门xor3的输入端b相连，比较模块823输入的第五比较信号Q5与第四异或门xor4的输入端a相连，比较模块823输入的第六比较信号Q6与第四异或门xor4的输入端b和第五异或门xor5的输入端b分别相连，比较模块823输入的第七比较信号Q7与第五异或门xor5的输入端a和第六异或门xor6的输入端a分别相连，比较模块823输入的第八比较信号Q8与第六异或门xor6的输入端b相连，第一异或门xor1的输出端y与第一与非门an通路一采样数据D1的输入端a相连，第二异或门xor2的输出端y与第一与非门an通路一采样数据D1的输入端b相连，第三异或门xor3的输出端y与第一与非门an通路一采样数据D1的输入端c相连，第一与非门an通路一采样数据D1的输出端y与比较模块823的输出端通路一比较结果S1相连，第四异或门xor4的输出端y与第二与非门an通路二采样数据D2的输入端a相连，第五异或门xor5的输出端y与第二与非门an通路二采样数据D2的输入端b相连，第六异或门xor6的输出端y与第二与非门an通路二采样数据D2的输入端c相连，第二与非门an通路二采样数据D2的输出端y与比较模块823的输出端通路二比较结果S2相连；比较模块823分别实现连续输入的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4以及连续输入的第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8的比较，当锁相环满足频率锁定条件时，比较模块823的输出信号S1＝S2＝“1”。
使能模块824的输入端通路一比较结果S1、通路二比较结果S2分别与第三与非门and3的输入端a和输入端b相连，第三与非门and3的输出端y与第十三触发器dff13的时钟输入端CK相连，使能模块824的输入端RESET与第十三触发器dff13的复位端相连，第十三触发器dff13的数据输入端D与电源电压VDD相连，第十三触发器dff113的输出端Q与或门or1的输入端a和或非门nor1的输入端a相连，使能模块824的输入端鉴频鉴相正脉冲FUP与或门or1的输入端b相连，使能模块824的输入端鉴频鉴相负脉冲FDN与或非门nor1的输入端b相连，或门or1的输出端y与使能模块824的输出端快速锁定正脉冲SUP相连，或非门nor1的输出端y与使能模块824的输出端快速锁定负脉冲SDN相连；使能模块824实现比较模块823的输出信号通路一比较结果S1、通路二比较结果S2与鉴频鉴相器811的输出信号鉴频鉴相正脉冲FUP、鉴频鉴相负脉冲FDN之间的运算，当S1＝S2＝“1”时，鉴频鉴相器811的输出信号FUP＝“1”、FDN＝“0”，快速充放电路814停止工作。
本发明一种锁相环快速锁定鉴频电路工作原理如下：
1)分频模块821工作原理：锁相环输入参考频率FREF经两路二分频器，一路输出占空比为50％的互补时钟第一正相分频时钟CKP1和第一负相分频时钟CKN1，一路输出被采样信号通路二采样数据D2；锁相环环路反馈频率FFB经两路二分频器，一路输出占空比为50％的互补时钟第二正相分频时钟CKP2和第二负相分频时钟CKN2，一路输出被采样信号通路一采样数据D1；
2)采样模块822工作原理：采样模块822利用时钟信号第一正相分频时钟CKP1与第一负相分频时钟CKN1分别对信号通路一采样数据D1进行采样，连续输出第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4；采样模块822利用时钟信号第二正相分频时钟CKP2与第二负相分频时钟CKN2分别对信号通路二采样数据D2进行采样，连续输出第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8。
3)比较模块823工作原理：对输入的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4进行比较，并输出信号通路一比较结果S1，锁相环满足频率锁定条件时，S1＝“1”；对输入的第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8进行比较，并输出信号通路二比较结果S2，锁相环满足频率锁定条件时，S2＝“1”；
4)使能模块824工作原理：当锁相环满足频率锁定条件时，S1＝S2＝“1”，此时SUP＝“1”，快速锁定负脉冲SDN＝“0”，模块814处于不工作状态；当锁相环不满足频率锁定条件时，通路一比较结果S1与通路二比较结果S2至少有一个低电平，快速锁定正脉冲SUP状态与鉴频鉴相正脉冲FUP相同，快速锁定负脉冲SDN状态与鉴频鉴相负脉冲FDN状态相同，模块814处于正常工作状态。
5)复位工作模式：快速锁定鉴频电路817正常工作之前，应首先进入复位工作模式，对快速锁定鉴频电路817进行复位；当RESET＝“1”时，快速锁定鉴频电路817处于复位工作模式，使能模块824输出信号快速锁定正脉冲SUP＝“1”，快速锁定负脉冲SDN＝“0”；
6)正常工作模式：当RESET＝“0”时，快速锁定鉴频电路817处于正常工作模式。

Claims (9)

1.一种锁相环快速锁定鉴频电路，其特征在于，包括依次连接的分频模块(821)、采样模块(822)、比较模块(823)和使能模块(824)；
所述分频模块(821)的输入端分别接入锁相环参考时钟信号FREF、环路反馈时钟信号FFB和复位信号RESET；分频模块(821)的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2和通路二采样数据D2分别与采样模块(822)的输入端相连；
所述采样模块(822)输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块(823)的输入端相连；
所述比较模块(823)的输出信号通路一比较结果S1和通路二比较结果S2以及控制信号鉴频鉴相正脉冲FUP和鉴频鉴相负脉冲FDN分别与使能模块(824)的输入端相连；
所述使能模块(824)输出快速锁定正脉冲SUP和快速锁定负脉冲SDN。
2.根据权利要求1所述一种锁相环快速锁定鉴频电路，其特征在于，所述分频模块(821)包括四个触发器和四个反相器；
所述四个触发器包括第一触发器dff1、第四触发器dff4、第七触发器dff7和第十触发器dff10；
所述四个反相器包括第一反相器inv1、第二反相器inv2、第三反相器inv3和第四反相器inv4；
所述分频模块(821)的输入端分别与锁相环输入参考时钟FREF、环路反馈时钟FFB和复位信号RESET相连；
锁相环输入参考时钟FREF与第一触发器dff1和第十触发器dff10的时钟输入端CK相连，环路反馈时钟FFB与第四触发器dff4和第七触发器dff7的时钟输入端CK相连，复位信号RESET与第一触发器dff1、第四触发器dff4、第七触发器dff7和第十触发器dff10的复位端R相连；
第一触发器dff1的输出端Q与第一反相器inv1的输入端和分频模块(821)的输出端第一负相分频时钟CKN1相连，第一反相器inv1的输出端与第一触发器dff1的数据端D和分频模块(821)的输出端第一正相分频时钟CKP1相连，第二触发器dff2的输出端Q与第二反相器inv2的输入端和分频模块(821)的输出端通路一采样数据D1相连，第二反相器inv2的输出端与第四触发器dff4的数据端D相连，第七触发器dff7的输出端Q与第三反相器inv3的输入端和分频模块(821)的输出端第二负相分频时钟CKN2相连，第三反相器inv3的输出端与第七触发器dff7的数据端D和分频模块(821)的输出端第二正相分频时钟CKP2相连，第十触发器dff10的输出端Q与第四反相器inv4的输入端和分频模块(821)的输出端通路二采样数据D2相连，第四反相器inv4的输出端与第十触发器dff10的数据端D相连。
3.根据权利要求2所述一种锁相环快速锁定鉴频电路，其特征在于，所述锁相环输入参考频率FREF通过分频模块(821)分为两路输出，一路输出占空比为50％的互补时钟第一正相分频时钟CKP1和第一负相分频时钟CKN1，一路输出被采样信号通路二采样数据D2；
锁相环环路反馈频率FFB通过分频模块(821)分为两路输出，一路输出占空比为50％的互补时钟第二正相分频时钟CKP2和第二负相分频时钟CKN2，一路输出被采样信号通路一采样数据D1。
4.根据权利要求1所述一种锁相环快速锁定鉴频电路，其特征在于，所述采样模块(822)包括八个触发器，包括第二触发器dff2、第三触发器dff3、第五触发器dff5、第六触发器dff6、第八触发器dff8、第九触发器dff9、第十一触发器dff11和第十二触发器dff12；
所述分频模块(821)的输出信号第一正相分频时钟CKP1与第二触发器dff2和第三触发器dff3的时钟输入端CK相连，分频模块(821)的输出信号第一负相分频时钟CKN1与第五触发器dff5和第六触发器dff6的时钟输入端CK相连，分频模块(821)的输出信号通路一采样数据D1与第二触发器dff2和第五触发器dff5的数据输入端D相连，分频模块(821)的输出信号第二正相分频时钟CKP2与第八触发器dff8和第九触发器dff9的时钟输入端CK相连，分频模块(821)的输出信号第二负相分频时钟CKN2与第十一触发器dff11和第十二触发器dff12的时钟输入端CK相连，分频模块(821)的输出信号通路二采样数据D2与第八触发器dff8和第十一触发器dff11的数据输入端D相连，复位信号RESET与第二触发器dff2、第三触发器dff3、第五触发器dff5、第六触发器dff6、第八触发器dff8、第九触发器dff9、第十一触发器dff11和第十二触发器dff12的复位端R相连，第二触发器dff2的数据输出端Q与第三触发器dff3的数据输入端D和采样模块(822)输出的第三比较信号Q3相连，第三触发器dff3的数据输出端与采样模块(822)输出的第一比较信号Q1相连，第五触发器dff5的数据输出端Q与第六触发器dff6的数据输入端D、采样模块(822)输出的第四比较信号Q4相连，第六触发器dff6的数据输出端与采样模块(822)输出的第二比较信号Q2相连，第八触发器dff8的数据输出端Q与第九触发器dff9的数据输入端D和采样模块(822)输出的第七比较信号Q7相连，第九触发器dff9的数据输出端与采样模块(822)输出的第五比较信号Q5相连，第十一触发器dff11的数据输出端Q与第十二触发器dff12的数据输入端D和采样模块(822)输出的第八比较信号Q8相连，第十二触发器dff12的数据输出端与采样模块(822)输出的第六比较信号Q6相连。
5.根据权利要求4所述一种锁相环快速锁定鉴频电路，其特征在于，所述采样模块(822)通过时钟信号第一正相分频时钟CKP1与第一负相分频时钟CKN1对信号通路一采样数据D1进行采样，连续输出第一比较信号Q1、第二比较信号Q2、第三比较信号Q3和第四比较信号Q4；采样模块(822)通过时钟信号第二正相分频时钟CKP2与第二负相分频时钟CKN2对信号通路二采样数据D2的采样，连续输出第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8。
6.根据权利要求1所述一种锁相环快速锁定鉴频电路，其特征在于，所述比较模块(823)包括六个异或门和两个与非门；
所述六个异或门包括第一异或门xor1、第二异或门xor2、第三异或门xor3、第四异或门xor4、第五异或门xor5和第六异或门xor6；
所述两个与非门包括第一与非门an通路一采样数据D1和第二与非门an通路二采样数据D2；
所述比较模块(823)输入的第一比较信号Q1与第一异或门xor1的输入端a相连，比较模块(823)输入的第二比较信号Q2与第一异或门xor1的输入端b和第二异或门xor2的输入端b分别相连，比较模块(823)输入的第三比较信号Q3与第二异或门xor2的输入端a和第三异或门xor3的输入端a分别相连，比较模块(823)输入的第四比较信号Q4与第三异或门xor3的输入端b相连，比较模块(823)输入的第五比较信号Q5与第四异或门xor4的输入端a相连，比较模块(823)输入的第六比较信号Q6与第四异或门xor4的输入端b和第五异或门xor5的输入端b分别相连，比较模块(823)输入的第七比较信号Q7与第五异或门xor5的输入端a和第六异或门xor6的输入端a分别相连，比较模块(823)输入的第八比较信号Q8与第六异或门xor6的输入端b相连，第一异或门xor1的输出端y与第一与非门an通路一采样数据D1的输入端a相连，第二异或门xor2的输出端y与第一与非门an通路一采样数据D1的输入端b相连，第三异或门xor3的输出端y与第一与非门an通路一采样数据D1的输入端c相连，第一与非门an通路一采样数据D1的输出端y与比较模块(823)的输出端通路一比较结果S1相连，第四异或门xor4的输出端y与第二与非门an通路二采样数据D2的输入端a相连，第五异或门xor5的输出端y与第二与非门an通路二采样数据D2的输入端b相连，第六异或门xor6的输出端y与第二与非门an通路二采样数据D2的输入端c相连，第二与非门an通路二采样数据D2的输出端y与比较模块(823)的输出端通路二比较结果S2相连。
7.根据权利要求1所述一种锁相环快速锁定鉴频电路，其特征在于，所述使能模块(824)包括一个触发器、一个与非门、一个或门和一个或非门；
所述使能模块(824)的输入端通路一比较结果S1、通路二比较结果S2分别与第三与非门and3的输入端a和输入端b相连，第三与非门and3的输出端y与第十三触发器dff13的时钟输入端CK相连，使能模块(824)的输入端RESET与第十三触发器dff13的复位端相连，第十三触发器dff13的数据输入端D与电源电压VDD相连，第十三触发器dff113的输出端Q与或门or1的输入端a和或非门nor1的输入端a相连，使能模块(824)的输入端鉴频鉴相正脉冲FUP与或门or1的输入端b相连，使能模块(824)的输入端鉴频鉴相负脉冲FDN与或非门nor1的输入端b相连，或门or1的输出端y与使能模块(824)的输出端快速锁定正脉冲SUP相连，或非门nor1的输出端y与使能模块(824)的输出端快速锁定负脉冲SDN相连。
8.一种快速锁定锁相环电路结构，其特征在于：包括依次连接的鉴频鉴相器(811)，电荷泵(812)，低通滤波器(813)，快速充放电路(814)和压控振荡器(815)，连接在压控振荡器(815)和鉴频鉴相器(811)之间的分频器(816)，以及连接快速充放电路(814)的快速锁定鉴频电路(817)；所述的快速锁定鉴频电路(817)采用如权利要求1-7的任意一项所述的锁相环快速锁定鉴频电路。
9.根据权利要求8所述的一种快速锁定锁相环电路结构，其特征在于：所述的鉴频鉴相器(811)的输入端分别连接锁相环参考时钟FREF和环路反馈时钟FFB；鉴频鉴相器(811)输出的鉴频鉴相负脉冲FDN和鉴频鉴相正脉冲FUP分别与电荷泵(812)的输入端相连；电荷泵(812)的输出端与低通滤波器(813)的输入端相连；所述低通滤波器(813)的输出端分别与快速充电路(814)的晶体管Mp漏端、快速充放电路(814)的晶体管Mn漏端和压控振荡器(815)的输入端相连；压控振荡器的(815)输出端与分频器(816)的输入端相连，分频器(816)的输出端与鉴频鉴相器(811)的输入端相连；
所述快速锁定鉴频电路(817)的输入端分别连接复位信号RESET、锁相环参考时钟FREF、环路反馈时钟FFB、鉴频鉴相器(811)的输出信号鉴频鉴相负脉冲FDN和鉴频鉴相器(811)的输出信号鉴频鉴相正脉冲FUP；快速锁定鉴频电路(817)输出快速锁定正脉冲SUP和快速锁定负脉冲SDN分别接入快速充放电路(814)晶体管Mp的栅端和快速充放电路(814)晶体管Mn的栅端。
CN202010838475.3A 2020-08-19 2020-08-19 一种锁相环快速锁定鉴频电路 Active CN111953339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010838475.3A CN111953339B (zh) 2020-08-19 2020-08-19 一种锁相环快速锁定鉴频电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010838475.3A CN111953339B (zh) 2020-08-19 2020-08-19 一种锁相环快速锁定鉴频电路

Publications (2)

Publication Number Publication Date
CN111953339A CN111953339A (zh) 2020-11-17
CN111953339B true CN111953339B (zh) 2023-06-13

Family

ID=73358840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010838475.3A Active CN111953339B (zh) 2020-08-19 2020-08-19 一种锁相环快速锁定鉴频电路

Country Status (1)

Country Link
CN (1) CN111953339B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225072B (zh) * 2021-05-19 2022-10-04 西安博瑞集信电子科技有限公司 一种基于过采样算法的锁定检测电路
CN113992486B (zh) * 2021-10-27 2023-05-12 西安微电子技术研究所 一种自适应双标分量极值对比判决反馈均衡电路
CN115765727B (zh) * 2023-01-03 2023-09-19 杭州地芯科技有限公司 一种实现快速锁定的锁相环、收发机和通信设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232741A (ja) * 1993-02-05 1994-08-19 Sony Corp Ｐｌｌ回路
JP2003289247A (ja) * 2002-03-28 2003-10-10 Kawasaki Microelectronics Kk ロック検出回路
JP2008072257A (ja) * 2006-09-12 2008-03-27 Fujitsu Ltd 位相同期発振器及びその制御方法
CN103684447A (zh) * 2014-01-07 2014-03-26 英特格灵芯片(天津)有限公司 时钟数据恢复电路及数据锁定的判断方法
CN104485946A (zh) * 2014-12-05 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种锁相环锁定状态检测电路
CN105610436A (zh) * 2015-12-22 2016-05-25 西安电子科技大学 一种具备自适应加速锁定结构的电荷泵锁相环
JP2016201685A (ja) * 2015-04-10 2016-12-01 三菱電機株式会社 自己注入同期発振器
CN108777576A (zh) * 2018-05-25 2018-11-09 西安微电子技术研究所 一种SoC系统复位期间锁相环稳定时钟输出电路
CN111464180A (zh) * 2020-04-09 2020-07-28 无锡中微亿芯有限公司 一种具有锁定检测功能的锁相环电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2252003A1 (en) * 2009-05-12 2010-11-17 CoreOptics Inc. Phase detection method and phase detector

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232741A (ja) * 1993-02-05 1994-08-19 Sony Corp Ｐｌｌ回路
JP2003289247A (ja) * 2002-03-28 2003-10-10 Kawasaki Microelectronics Kk ロック検出回路
JP2008072257A (ja) * 2006-09-12 2008-03-27 Fujitsu Ltd 位相同期発振器及びその制御方法
CN103684447A (zh) * 2014-01-07 2014-03-26 英特格灵芯片(天津)有限公司 时钟数据恢复电路及数据锁定的判断方法
CN104485946A (zh) * 2014-12-05 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种锁相环锁定状态检测电路
JP2016201685A (ja) * 2015-04-10 2016-12-01 三菱電機株式会社 自己注入同期発振器
CN105610436A (zh) * 2015-12-22 2016-05-25 西安电子科技大学 一种具备自适应加速锁定结构的电荷泵锁相环
CN108777576A (zh) * 2018-05-25 2018-11-09 西安微电子技术研究所 一种SoC系统复位期间锁相环稳定时钟输出电路
CN111464180A (zh) * 2020-04-09 2020-07-28 无锡中微亿芯有限公司 一种具有锁定检测功能的锁相环电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A novel PLL lock and out-of-lock detect scheme based on a feedback sampling of PLL;Muhammad Kalimuddin Khan 等;《2014 9th International Symposium on Communication Systems, Networks & Digital Sign (CSNDSP)》;1-3 *
一种具有锁定检测结构的新型抗SET效应DLL设计技术;曹天骄 等;《微电子学与计算机》;第34卷(第9期);77-81 *
一种结合高分辨率TDC的快速全数字锁相环设计;侯强 等;《哈尔滨工业大学学报》;第50卷(第11期);83-88 *

Also Published As

Publication number Publication date
CN111953339A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN111953339B (zh) 一种锁相环快速锁定鉴频电路
US8040156B2 (en) Lock detection circuit and lock detecting method
CN106357266B (zh) 锁定检测电路、方法及锁相电路
US8798223B2 (en) Clock and data recovery unit without an external reference clock
CN103312319B (zh) 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
KR101611814B1 (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
Cheng et al. A difference detector PFD for low jitter PLL
US8179162B2 (en) Phase-lock assistant circuitry
CN103141029B (zh) 采样器电路
CN109150171B (zh) 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路
CN107565956B (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
CN116633348A (zh) 一种可调死区的亚采样锁相环结构
US8604849B1 (en) Circuit and circuit methods for reduction of PFD noise contribution for ADPLL
TWI434168B (zh) 時脈資料回復電路
CN112564696B (zh) 一种用于延迟锁相环的鉴频鉴相器
CN101826869B (zh) 含双电流源电荷泵及双比较器复位电路的锁相环电路
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
CN210927603U (zh) 一种新型低噪声锁相环结构
Zheng et al. A Low-Power RF Programmable Frequency Divider
CN102811052A (zh) 一种锁相环电路
CN102006062B (zh) 零相位误差锁相环
CN215186702U (zh) 锁相检测装置、锁相环
CN110460328A (zh) 任意整数分频器及锁相环系统
Ali et al. A fast locking digital phase-locked loop using programmable charge pump
CN116155273B (zh) 一种基于频率电压转换的注入锁定锁频环路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant