JP2016201685A - 自己注入同期発振器 - Google Patents

Abstract

【課題】低消費電力の自己注入同期発振器の提供。【解決手段】発振周波数を制御する制御信号と出力信号が同期する注入信号とが入力される注入同期型の発振器５と、移相量を制御する制御信号が入力され、移相の対象である発振器の出力信号の位相を移相量に応じて移相して、発振器の注入信号として出力する移相器６と、発振器の出力信号を分周した信号と基準信号との位相及び周波数の差を検出し差分信号として出力する信号差検出器８と、発振器の制御信号として、入力された差分信号を通過させた信号と入力された差分信号を記憶した信号のいずれかを出力する第１のサンプルホールド回路２と、移相器の制御信号として、入力された差分信号を通過させた信号と入力された差分信号を記憶した信号のいずれかを出力する第２のサンプルホールド回路３と、発振器の注入信号として移相器が移相した発振器の出力信号を入力するか否かを切り替えるスイッチ４と、を備える。【選択図】図１

Description

この発明は、自己の出力信号を帰還入力する自己注入同期発振器に関する。

発振器が生成する信号では、周波数がマイクロ波帯やミリ波帯などの高周波数帯なるほど信号の位相雑音特性が悪化する傾向がある。低位相雑音の発振器を得る技術として、注入同期型の発振器に遅延させた自己の出力信号を帰還入力して、出力信号に与えられた遅延による移相量に応じて位相雑音を低減する自己注入同期が用いられている。

自己注入同期において位相雑音低減の効果が最大となるのは発振器の出力信号と帰還入力される信号（注入信号）が同相の時である。位相雑音低減効果を高めるために、検出処理部が発振器の出力信号と注入信号の位相差を検出し、位相量制御部が遅延ループに設けられた移相器の移相量を検出した位相差に基づいて制御する高周波発振器が提案されている（特許文献１）。

特開２０１０−２５８５１６号公報（図１）

上述のような検出処理部によって出力信号と注入信号の位相差を検出して移相量を制御する従来の自己注入同期方式の発振器では、高周波数の出力信号を得る場合、出力信号と注入信号がともに高周波信号であることから検出処理部が高周波数で動作する必要があり、消費電力が大きいという問題があった。

この発明は上述の課題を解決するためになされたものであり、消費電力を低減した自己注入同期発振器を得ることを目的とする。

この発明の自己注入同期発振器は、発振周波数を制御する制御信号と出力信号が同期する注入信号とが入力される注入同期型の発振器と、移相量を制御する制御信号が入力され、移相の対象である発振器の出力信号の位相を移相量に応じて移相して、発振器の注入信号として出力する移相器と、発振器の出力信号を分周した信号と基準信号との位相および周波数の差を検出し差分信号として出力する信号差検出器と、発振器の制御信号として、入力された差分信号を通過させた信号と入力された差分信号を記憶した信号のいずれかを出力する第１のサンプルホールド回路と、移相器の制御信号として、入力された差分信号を通過させた信号と入力された差分信号を記憶した信号のいずれかを出力する第２のサンプルホールド回路と、発振器の注入信号として移相器が移相した発振器の出力信号を入力するか否かを切り替えるスイッチと、を備えるようにした。

この発明の自己注入同期発振器は、移相器が移相した発振器の出力信号が発振器の注入信号として入力されないようにするとともに、発振器、信号差検出器、第１のサンプルホールド回路を経由する発振器ループを形成し、発振器ループを形成した状態で信号差検出器が出力する差分信号が収束した後、第１のサンプルホールド回路が入力された差分信号を記憶して当該記憶した信号を出力するようにするとともに、発振器、信号差検出器、第２のサンプルホールド回路、移相器を経由する移相器ループを形成し、移相器ループを形成した状態で差分信号が収束した後に、前記第２のサンプルホールド回路が入力された差分信号を記憶して当該記憶した信号を出力するようにし、前記第１のサンプルホールド回路が入力された差分信号を通過させた信号を出力するようにすることで、発振器の出力信号を分周した信号と発振周波数よりも低周波数の基準信号との位相差に基づいて移相器が発振器の注入信号の位相を移相することができるので、発振器の出力信号と自己注入する注入信号との位相差を直接検出する必要がなく、自己注入同期発振器の消費電力を低減することができる。

この発明の実施の形態１に係る自己注入同期発振器の構成の一例を示すブロック図である。 この発明の実施の形態１に係る自己注入同期発振器が備えるサンプルホールド回路の構成の一例を示す回路図である。 注入同期型の発振器において、制御信号を固定した場合で、注入信号として自己の出力信号を移相して入力する場合の、移相量と発振器の発振周波数の関係を示すグラフである。 この発明の実施の形態１に係る自己注入同期発振器の動作フローを示すフロー図である。 この発明の実施の形態１に係る自己注入同期発振器の発振器ループ収束待ち状態の回路接続と、このとき形成される発振器ループを示す模式図である。 この発明の実施の形態１に係る自己注入同期発振器の移相器ループ収束待ち状態の回路接続と、このとき形成される移相器ループを示す模式図である。 この発明の実施の形態１に係る自己注入同期発振器の動作完了後の回路接続と、このとき形成される発振器ループを示す模式図である。 この発明の実施の形態２に係る自己注入同期発振器の構成の一例を示すブロック図である。

以下、この発明を実施するための形態を、図面を参照して説明する。なお、以下の説明で参照する図面においては、同一もしくは相当する部分には同一の符号を付している。

実施の形態１．
この発明の実施の形態１に係る自己注入同期発振器の構成を説明する。図１はこの発明の実施の形態１に係る自己注入同期発振器の機能構成の一例を示すブロック図である。図１において自己注入同期発振器は、制御回路１、第１のサンプルホールド回路２、第２のサンプルホールド回路３、スイッチ４、発振器５、移相器６、ロック検出器７、信号差検出器８を備える。

発振器５は発振周波数を制御するための制御信号と注入同期のための注入信号とが入力される注入同期型の発振器である。発振器５の出力信号は端子１０から自己注入同期発振器の出力信号として出力される。信号差検出器８は発振器５の出力信号が入力され、入力された信号を定められた分周比で分周した信号と端子９から入力される低速の基準信号の位相と周波数の差を検出して、検出した差に応じた信号（差分信号）を出力する。なお、信号差検出器８はＰＬＬ（Phase Locked Loop）において一般的に用いられるものを適用すればよい。図１に信号差検出器８の機能構成の一例を示している。この実施の形態の信号差検出器８は、入力された信号を分周する分周器１１と、別に入力される基準信号と分周した信号との位相および周波数を比較する比較器１２と、比較器１２の出力のカットオフ周波数以上の成分を減衰させて出力するループフィルタ１３で構成される。

信号差検出器８の出力はロック検出器７、第１のサンプルホールド回路２、第２のサンプルホールド回路３に入力される。ロック検出器７は、所定の期間内の入力について最大値と最小値をピークホールドにより検出し、最大値と最小値の差が所定のしきい値以下であるかどうかを判定し判定結果を出力する。なお、ここでは最大値と最小値の差がしきい値以下である場合に「１」を、そうでない場合に「０」を出力することにする。また、ロック検出器７が「１」を出力する状態をロック状態と称する。ロック検出器７の出力は制御回路１入力される。制御回路１は、ロック検出器７からの入力に基づいて、第１のサンプルホールド回路２、第２のサンプルホールド回路３、スイッチ４の制御を行う。なお、制御回路１はプロセッサとプロセッサで動作するプログラムにより実現することも可能である。

第１のサンプルホールド回路２および第２のサンプルホールド回路３は、外部から入力された信号を通過させて出力するスルー状態と、ある時間に入力された信号をサンプルして記憶し、記憶した信号を出力し続けるホールド状態の２状態を有し、制御回路１が出力する制御信号に応じてスルー状態とホールド状態の切り替えを行う。第１のサンプルホールド回路２の出力は発振器５に制御信号として入力される。また、第２のサンプルホールド回路３の出力は移相器６の制御信号として入力される。図２にサンプルホールド回路の具体的な構成例を示す。制御信号によりスイッチの開閉を制御し、スイッチが閉のときスルー状態となり、スイッチが開となったときに入力された信号がサンプルされて記憶され、ホールド状態になる。

移相器６は、第２のサンプルホールド回路３の出力が制御信号として入力され、移相の対象である発振器５の出力信号の位相を入力された制御信号に応じた移相量で移相して出力する。移相器６の出力はスイッチ４に入力される。スイッチ４は、制御回路１の制御により端子間の短絡、開放を切り替える。ここで、スイッチ４は半導体スイッチであってもよいし、接点間を開閉する機械的なスイッチであってもよい。スイッチ４は短絡時に移相器６の出力を注入信号として発振器５に入力し、開放時に遮断する。なお、この実施の形態ではスイッチ４を移相器６の後段に設けたが、スイッチ４を移相器６の前段に設けて、注入信号を発振器５に入力しない場合にはスイッチ４の開放により発振器５の出力信号が移相器６に入力されないようにしてもよい。

図３は発振器５の制御信号を固定した場合で、発振器５の出力信号を注入信号として入力（自己注入）する場合の、移相器６が注入信号に与える移相量と発振器５の発振周波数の関係を示すグラフである。図３に示すように、注入同期型の発振器５の発振周波数（出力信号の周波数）は注入信号に与えられる移相量に応じて変化し、発振器５の出力信号の位相と注入信号の位相が同じになる移相量のとき、発振周波数は自己注入をしない場合の発振周波数と同じになる。

次にこの実施の形態の自己注入同期発振器の動作を説明する。図４は制御回路１が行う制御フローの一例を示すフロー図である。以下、図４の制御フローに沿って動作を説明する。

はじめに制御回路１はスイッチ４を開放する（S001）。次に、制御回路１は第１のサンプルホールド回路２をスルー状態にする（S002）。このとき第２のサンプルホールド回路３の状態はスルーとホールドのどちらであってもよい。S002の処理により図５に示すように、信号差検出器８、第１のサンプルホールド回路２、発振器５による第１のループ（発振器ループ）１００が形成される。ロック検出器７はこの発振器ループ１００において信号差検出器８の出力の差分信号を監視しており、差分信号の所定の期間内の最大値と最小値の差が所定のしきい値以下になるまでは、ロック検出器７は「０」を出力する。制御回路１は検出器７からの入力に基づいて検出器７がロック状態となったかどうかを判定し、検出器７がロック状態となるまで待つ（S003）。この状態を「発振器ループ収束待ち状態」と称する。

図５に示した発振器ループ１００が形成された状態では、信号差検出器８の出力（すなわち発振器５の制御信号）は、発振器５の発振周波数（すなわち発振器５の出力信号の周波数）が基準信号の周波数を逓倍した周波数となる値に収束する。信号差検出器９が出力する差分信号の所定の期間内の最大値と最小値の差が所定のしきい値以下になると、ロック検出器７から「１」が出力される。制御回路１はロック検出器７から「１」が出力されるとロック検出器７のロック状態を検知して、次の処理に移行する。

次に制御回路１は第１のサンプルホールド回路２をホールド状態にする（S004）。次に制御回路１は第２のサンプルホールド回路３をスルー状態にする（S005）。そして、制御回路１はスイッチ４を短絡する（S006）。S006の処理により図６に示すように、信号差検出器８、第１のサンプルホールド回路２、発振器５による第２のループ（移相器ループ）２００が形成される。ここで、発振器５の出力信号と注入信号の位相があっていない場合、図３に示したように発振周波数が変化して、信号差検出器９が出力する差分信号が変化し、ロック検出器７の出力が「０」となる。制御回路１は再び検出器７からの入力に基づいて検出器７がロック状態となったかどうかを判定し、検出器７がロック状態となるまで待つ（S007）。この状態を「移相器ループ収束待ち状態」と称する。

図６に示した移相器ループ２００が形成された状態では、信号差検出器９が出力する差分信号（すなわち移相器６の制御信号）は、移相器６の出力（すなわち発振器５の注入信号）と発振器５の出力信号とを同相にする値に収束する。このとき発振器５の発振周波数は、図３に示したように注入信号が無い状態の発振周波数、すなわち基準信号の周波数を逓倍した周波数となる。発振器５の発振周波数が基準信号の周波数を逓倍した周波数に収束して信号差検出器９が出力する差分信号の所定の期間内の最大値と最小値の差が所定のしきい値以下になると、再びロック検出器７から「１」が出力される。制御回路１はロック検出器７のロック状態を検知して、次の処理に移行する。

次に制御回路１は第２のサンプルホールド回路３をホールド状態にする（S008）。そして、制御回路１は第１のサンプルホールド回路２をスルー状態にする（S009）。S009の処理の完了後、自己注入同期発振器には、図７に示すように再び発振器ループ１００が形成され、発振器５の発振周波数は信号差検出器８が出力する差分信号によって制御されるようになる。このとき、移相器６からの注入信号は発振器５の出力信号とほぼ同相になっている。

この実施の形態の自己注入同期発振器は以上に説明したように動作して、発振器５の出力を自己注入する際に、移相器６が発振器５の出力信号を移相して出力信号と同相の注入信号として発振器５に入力することができる。このとき、基準信号と発振器５の位相差を検出する信号差検出器８は発振器５の出力信号を分周して基準信号と比較し位相差を検出するので、最大でも出力信号の１／２の周波数の信号を比較すればよい。また、制御回路１、第１のサンプルホールド回路２、第２のサンプルホールド回路３、スイッチ４、ロック検出器７も信号差検出器８の出力に応じた処理を行うので、最大でも出力信号の１／２の周波数で動作すればよい。従って、この実施の形態の自己注入同期発振器は出力信号と同じ周波数の注入信号と出力信号を比較して位相差を検出する必要はなく、大幅に低い周波数で動作すればよいので、消費電力を低減することができる。また、この実施の形態の自己注入同期発振器は目的とする発振器５の発振周波数が更新された場合に上述の動作をすればよく消費電力を低減することができる。

上述のようにこの実施の形態の自己注入同期発振器は、発振周波数を制御する制御信号と出力信号が同期する注入信号とが入力される注入同期型の発振器と、移相の対象である発振器の出力信号の位相を入力された制御信号に応じた移相量で移相して出力する移相器と、発振器の出力信号を分周した信号と基準信号との位相および周波数の差を検出し差分信号として出力する信号差検出器と、発振器の制御信号として入力された差分信号を通過させた信号と入力された差分信号を記憶した信号のいずれかを出力する第１のサンプルホールド回路と、移相器の制御信号として入力された差分信号を通過させた信号と入力された差分信号を記憶した信号のいずれかを出力する第２のサンプルホールド回路と、発振器の注入信号として移相器が移相した発振器の出力信号を入力するか否かを切り替えるスイッチと、を備えるようにした。

これにより、この実施の形態の自己注入同期発振器は、移相器が移相した発振器の出力信号が発振器の注入信号として入力されないようにするとともに、発振器、信号差検出器、第１のサンプルホールド回路を経由する発振器ループを形成し、発振器ループを形成した状態で信号差検出器が出力する差分信号が収束した後、第１のサンプルホールド回路が入力された差分信号を記憶して当該記憶した信号を出力するようにするとともに、発振器、信号差検出器、第２のサンプルホールド回路、移相器を経由する移相器ループを形成し、移相器ループを形成した状態で差分信号が収束した後に、前記第２のサンプルホールド回路が入力された差分信号を記憶して当該記憶した信号を出力するようにし、前記第１のサンプルホールド回路が入力された差分信号を通過させた信号を出力するようにすることで、発振器の出力信号を分周した信号と発振周波数よりも低周波数の基準信号との位相差に基づいて移相器が発振器の注入信号の位相を移相することができるので、発振器の出力信号と自己注入する注入信号との位相差を直接検出する必要がなく、自己注入同期発振器の消費電力を低減することができる。

実施の形態２．
次に、この発明の実施の形態２に関わる自己注入同期発振器を説明する。図８はこの発明の実施の形態２に関わる自己注入同期発振器の構成の一例を示すブロック図である。この実施の形態の自己注入同期発振器は、図１に示した実施の形態１の自己注入同期発振器に対して、信号差検出器８ａが出力する差分信号をデジタル信号とし、第１のサンプルホールド回路２ａと第２のサンプルホールド回路３ａをそれぞれデジタル信号入力に特化して入力のスルー出力もしくは記憶した入力のホールド出力が可能な第１のラッチ回路２ａおよび第２のラッチ回路３ａにそれぞれ置き換え、さらに発振器５をデジタル制御発振器５ａに、移相器６をデジタル制御移相器６ａにしたものである。

次に動作を説明する。この実施の形態の自己注入同期発振器の動作は基本的に実施の形態１の自己注入同期発振器と同様である。異なるのは、信号差検出器８ａが差分信号をデジタル信号で出力することと、信号差検出器８ａが出力するデジタル信号の差分信号を第１のラッチ回路２ａ、第２のラッチ回路３ａがスルー出力するか、ある時点の入力をラッチして記憶し、記憶した入力をホールド出力するかの切り替えを行うことである。また、デジタル制御発振器５ａ、デジタル制御移相器６ａはデジタル信号の制御信号、注入信号の入力を受けて動作するが、行う動作は実施の形態１と同様である。

この実施の形態の自己注入同期発振器によれば、実施の形態１の自己注入同期発振器が備えるサンプルホールド回路と比較して、ラッチ回路を小型のデジタル素子で構成することが可能であるので、実施の形態１の自己注入同期発振器が奏する効果に加えて、小面積化の効果がある。

上述の実施の形態１および実施の形態２では、発振器の出力が移相器に入力される構成を示したが、移相器に入力される前段もしくは後段に信号を遅延させる遅延器を挿入するようにしてもよい。

１ 制御回路、２ サンプルホールド回路、２ａ ラッチ回路、３ サンプルホールド回路、３ａ ラッチ回路、４ スイッチ、５ 発振器、５ａ デジタル制御発振器、６ 移相器、６ａ デジタル制御移相器、７ ロック検出器、８、８ａ 信号差検出器、９ 端子、１０ 端子、１１ 分周器、１２ 比較器、１３ ループフィルタ。

Claims (3)

1. 発振周波数を制御する制御信号と自己の出力信号が同期する注入信号とが入力される注入同期型の発振器と、
   移相量を制御する制御信号が入力され、移相の対象である前記発振器の出力信号の位相を前記移相量に応じて移相して出力する移相器と、
   前記発振器の出力信号を分周した信号と基準信号との位相および周波数の差を検出し差分信号として出力する信号差検出器と、
   前記発振器の制御信号として、入力された前記差分信号を通過させた信号と入力された前記差分信号を記憶した信号のいずれかを出力する第１のサンプルホールド回路と、
   前記移相器の制御信号として、入力された前記差分信号を通過させた信号と入力された前記差分信号を記憶した信号のいずれかを出力する第２のサンプルホールド回路と、
   前記発振器の注入信号として前記移相器が移相した前記発振器の出力信号を入力するか否かを切り替えるスイッチと、
   を備えることを特徴とする自己注入同期発振器。
2. 前記第１のサンプルホールド回路、前記第２のサンプルホールド回路および前記スイッチを制御する制御回路を備え、
   前記制御回路は、
   前記移相器が移相した前記発振器の出力信号が前記発振器に入力されないように前記スイッチを制御し、入力された前記差分信号を通過させた信号を出力するように前記第１のサンプルホールド回路を制御して、前記発振器、前記信号差検出器、前記第１のサンプルホールド回路を経由する第１のループを形成し、
   前記第１のループを形成した状態で前記差分信号が収束した後、入力された前記差分信号を記憶して当該記憶した信号を出力するように前記第１のサンプルホールド回路を制御し、入力された前記差分信号を通過させた信号を出力するように前記第２のサンプルホールド回路を制御し、前記移相器が移相した前記発振器の出力信号が前記発振器に入力されないように前記スイッチを制御して、前記発振器、前記信号差検出器、前記第２のサンプルホールド回路、前記移相器を経由する第２のループを形成し、
   前記第２のループを形成した状態で前記差分信号が収束した後に、入力された前記差分信号を記憶して当該記憶した信号を出力するように前記第２のサンプルホールド回路を制御し、入力された前記差分信号を通過させた信号を出力するように前記第１のサンプルホールド回路を制御する
   ことを特徴とする請求項１に記載の自己注入同期発振器。
3. 前記発振器はデジタル信号の制御信号で制御されるデジタル制御発振器であり、
   前記移相器はデジタル信号の制御信号で制御されるデジタル制御移相器であり、
   前記第１および前記第２サンプルホールド回路はデジタル信号の入力をラッチして出力するラッチ回路であり、
   前記信号差検出器はデジタル信号の前記差分信号を出力する、
   ことを特徴とする請求項１または請求項２に記載の自己注入同期発振器。

Images