CN110690897A - 宽频带锁定范围的低功耗注入锁定分频器 - Google Patents

宽频带锁定范围的低功耗注入锁定分频器 Download PDF

Info

Publication number
CN110690897A
CN110690897A CN201910942103.2A CN201910942103A CN110690897A CN 110690897 A CN110690897 A CN 110690897A CN 201910942103 A CN201910942103 A CN 201910942103A CN 110690897 A CN110690897 A CN 110690897A
Authority
CN
China
Prior art keywords
nmos tube
frequency
injection
circuit
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910942103.2A
Other languages
English (en)
Other versions
CN110690897B (zh
Inventor
李振荣
李臻
王泽渊
刘博宇
庄奕琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Original Assignee
Xian University of Electronic Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201910942103.2A priority Critical patent/CN110690897B/zh
Publication of CN110690897A publication Critical patent/CN110690897A/zh
Application granted granted Critical
Publication of CN110690897B publication Critical patent/CN110690897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明公开了一种宽频率锁定范围的低功耗注入锁定分频器电路，主要解决现有技术结构复杂、锁定范围小的问题。其包括：注入分频电路、多相滤波器、射频开关以及移相注入电路。该注入分频电路对注入信号进行二分频，经多相滤波器后产生多个不同相位的同频率信号，移相后的信号通过射频开关选择由移相注入电路注入到分频器输出端，移相注入电路的电流与注入分频电路的电流矢量合成，使流入谐振腔的总电流产生相移，控制频率向高频带或低频带移动，展宽了锁定范围，且该电路采用体偏置，可使分频器满足低压低功耗要求。本发明在减小面积和功耗的前提下，提高了分频器的锁定范围，可用于通信、车载雷达和高速率数据传输技术标准的射频信号接收机芯片。

Description

宽频带锁定范围的低功耗注入锁定分频器
技术领域
本发明属于电子元器件技术领域，特别涉及一种注入锁定分频器，可用于通信、车载雷达和高速率数据传输技术标准的射频信号接收机芯片。
背景技术
分频器用于对振荡器输出信号的降频，它是锁相环电路中的关键单元，其最重要的一个指标就是在低功耗下实现宽锁定范围。它在高频段工作时功耗较低，被广泛应用于毫米波锁相环电路中。
现有的模拟分频器结构主要包括：电流模逻辑分频器、再生式分频器、注入锁定分频器等。其中电流模逻辑分频器锁定范围大，但工作频率较低，再生式分频器工作频率较高，但功耗大，且锁定范围较窄。注入锁定分频器，如图1所示，其包括五个NMOS管N1、N2、N3、N4、N5和一个电感L，N4和N5构成电流镜为电路提供偏置电流，N1和N2交叉耦合构成负阻，补偿LC谐振腔的损耗，注入信号从N3栅极注入，与N3源和漏极信号混频，电感L与电感两端的MOS管寄生电容在工作频率处谐振，滤除杂波，选择正确的分频信号，从而实现二分频。
该电路虽说可以工作在较高频率下，且功耗较低，但是，由于锁定范围较窄，需要通过提升注入效率来展宽锁定范围，但提升注入效率又增加了额外的电感，从而增加了整个器件的面积与功耗。
发明内容
本发明的目的在于针对上述现有注入锁定分频器的不足，提出一种宽频带锁定范围的低功耗注入锁定分频器，以展宽锁定范围，减小电路面积，并降低功耗。
为实现上述目的，本发明的宽频带锁定范围的低功耗注入锁定分频器，包括注入分频电路，该注入分频电路包括五个NMOS管N1、N2、N3、N4、N5和一个电感L，该第四NMOS管N4与第五NMOS管N5构成电流镜，第五NMOS管的栅极和漏极与外部基准电流的输入端Iref相连，且第四NMOS管N4与第五NMOS管N5的源极均与地GND相连；第二NMOS管N2与第三NMOS管N3交叉耦合构成负阻对，且第二NMOS管N2的源极与第四NMOS管N4的漏极相连；第一NMOS管N1的栅极接注入信号Vinj，源极和漏极分别接第二NMOS管N2和第三NMOS管N3的漏极；差分电感L的中心抽头接电源VDD，两端分别接第一NMOS管N1的源极和漏极，其特征在于：
注入分频电路的输出端连接有多相滤波器，用于将注入分频电路的输出信号移相；该多相滤波器的输出端连接有射频开关，用于选择正确的相位信号；该射频开关的输出端连接有移相注入电路，用于产生与注入分频电路中不同相位的电流；该移相注入电路的漏极与注入分频电路的输出端相连，以将新产生的电流注入到注入分频电路，通过合成注入分频电路和移相注入电路中不同相位的电流，使流入注入分频电路谐振腔中的总电流产生相移，控制频率向高频带或低频带移动，以展宽锁定范围。
注入分频电路中的第二NMOS管N2与第三NMOS管N3的体端通过电阻R5与外部偏置电压Vbb连接，且差分电感L与其自身两端的寄生电容构成一个高品质因子的谐振腔，以降低功耗。
作为优先，所述多相滤波器，包括四个电阻R1、R2、R3、R4和四个电容C1、C2、C3、C4；其中第一电阻R1、第二电阻R2、第一电容C1、第二电容C2的一端均与第三NMOS管N3的漏极连接；第三电阻R3、第四电阻R4、第三电容C3和第四电容C4的一端均与第二NMOS管N2的漏极连接；
作为优先，所述射频开关，包括两个内部结构完全相同、外部连接关系不同的开关电路(1，2)，每个开关电路的内部结构均包括四个NMOS管N6、N7、N8、N9，其中第六NMOS管N6的漏极与第八NMOS管N8的源极连接第一电阻R1的另一端，第七NMOS管N7的漏极与第九NMOS管N9的源极连接第三电阻R3的另一端，第六NMOS管N6的源极与第七NMOS管N7的源极相连；
两个开关电路的外部连接关系如下：
第一个开关电路中的第八NMOS管N8和第七NMOS管N7的栅极均与外部数字信号VB1相连，第九NMOS管N9和第六NMOS管N6的栅极均与外部数字信号VB2相连；
第二个开关电路中的第八NMOS管N8和第七NMOS管N7的栅极均与外部数字信号VB2相连，第九NMOS管N9和第六NMOS管N6的栅极均与外部数字信号VB1相连。
作为优先，所述移相注入电路，包括四个NMOS管N10、N11、N12、N13，其中:
第十NMOS管N10的漏极与第二NMOS管N2的漏极相连，其栅极与第二开关电路中第六NMOS管N6的源极相连，其源极与第十二NMOS管N12的漏极相连；
第十一NMOS管N11的漏极与第三NMOS管N3的漏极相连，其栅极与第一开关电路中第六NMOS管N6的源极相连，其源极与第十三NMOS管N13的漏极相连；
第十二NMOS管N12和第十三NMOS管N13均为电流镜，其栅极均与第五NMOS管的栅极连接，源极均接地。
本发明与现有技术相比，具有以下优势：
第一，本发明由于在注入分频电路输出端连接多相滤波器，可使注入分频电路的输出移相，同时由于多相滤波器为无源电路，因而不会引入额外功耗。
第二，本发明由于在多相滤波器的输出端连接了射频开关，可选择正确的相位信号，同时由于射频开关损耗小，因而可最大程度减小信号损耗。
第三，本发明由于在射频开关的输出端连接了移相注入电路，可产生与注入分频电路中不同相位的电流。
第四，本发明由于通过合成注入分频电路和移相注入电路中不同相位的电流，可使流入注入分频电路谐振腔中的总电流产生相移，从而可控制频率向高频带或低频带移动，等效展宽了锁定范围。
第五，本发明的整个电路，由于只使用一个电感，大大降低了芯片面积。
第六，本发明由于注入分频电路中负阻对的体端接外部偏置，降低了负阻对所需的过驱动电压，从而降低了注入分频电路所需的电源电压，同时由于电感与电感两端的寄生电容构成一个高品质因子的谐振腔，使寄生电阻减小，降低了所需偏置电流，进一步降低了功耗。
附图说明
图1是传统结构的注入锁定分频器；
图2是本发明的结构框图；
图3是本发明的电路原理图；
图4是本发明的电流矢量合成图；
图5是对本发明输入功率敏感度函数的仿真结果；
图6是本发明的瞬态输出波形仿真结果图。
具体实施方式
下面结合附图，对本发明的实施例及效果做进一步详细描述。
参照图2和图3，本发明包括注入分频电路、多相滤波器、射频开关和移相注入电路，其中多相滤波器连接在注入分频器的输出端，用于对注入分频电路的输出信号进行移相；射频开关连接在多相滤波器的输出端，用于选择正确的相位信号；移相注入电路连接在射频开关的输出端，用于产生与注入分频电路中不同相位的电流；移相注入电路与注入分频电路的输出端相连，形成闭环电路结构，以将新产生的电流注入到注入分频电路，并通过合成注入分频电路和移相注入电路中不同相位的电流，使流入注入分频电路谐振腔中的总电流产生相移，控制频率向高频带或低频带移动，以展宽锁定范围。
所述注入分频电路，包括：五个NMOS管N1、N2、N3、N4、N5、一个电感L和一个电阻R5，即第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第五电阻R5，其中：第五NMOS管N5的栅极与源极相连，第五NMOS管N5的栅极与第四NMOS管的栅极相连，且这两个NMOS的源极都接地GND；第二NMOS管N2的栅极与第三NMOS管N3漏极相连，第三NMOS管N3的栅极与第二NMOS管N2漏极相连，构成负阻对，且N2、N3的源极都与第四NMOS管的漏极相连、体端均通过第五电阻R5接外部偏置Vbb，降低了负阻对所需的过驱动电压，从而降低了注入分频电路所需的电源电压；第一NMOS管N1的源极、漏极分别接第二NMOS管N2的漏极与第三NMOS管N3的漏极，第一NMOS管栅极接注入信号；差分电感L与第一NMOS管N1并联，其中心抽头接电源VDD，且电感与其自身两端的寄生电容形成一个高品质因子的谐振腔，因为品质因子高，所以寄生电阻小，降低了所需偏置电流；第五NMOS管N5漏极与输入直流电流Iref相连。
所述多相滤波器，包括：四个电阻R1、R2、R3、R4和四个电容C1、C2、C3、C4，即第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一电容C1、第二电容C2、第三电容C3、第四电容C4，其中：第一电阻R1两端分别与第一电容C1和第四电容C4一端相连，第二电阻R2两端分别与第一电容C1的另一端和第二电容C2一端相连，第三电阻R3两端分别与第二电容C2的另一端和第三电容C3一端相连，第四电阻C4两端分别与第三电容C3和第四电容C4的另一端相连，且第一电阻R1和第二电阻R2的一端与第二NMOS管N2漏极相连，第三电阻R3与第四电阻R4的一端与第三NMOS管N3漏极相连。
所述射频开关，包括：两个内部结构完全相同，但外部连接不同的第一开关电路1与第二开关电路2，其中第一开关电路1包括四个NMOS管N6、N7、N8、N9，即第六NMOS管N6、第七NMOS管N7、第八NMOS管N8和第九NMOS管N9，其中第一开关电路1中，第六NMOS管N6的漏极与第八NMOS管N8的漏极相连，第七NMOS管N7的漏极与第九NMOS管N9的漏极，第六NMOS管N6的源极第七NMOS管N7的源极连接，且第六NMOS管N6的漏极与第三电阻R3的另一端相连，第七NMOS管N7的漏极与第三电阻R1的另一端相连，第八NMOS管N8的源极与第九NMOS管N9的源极均接地GND，与第六NMOS管N6和第八NMOS管N8栅极接外部数字信号VB1，第九NMOS管N9和第七NMOS管N7栅极接外部数字信号VB2，第六NMOS管N6的源极与第七NMOS管N7的源极相连；第二开关电路2与第一开关电路1的不同处在于，第六NMOS管N6和第八NMOS管N8栅极接外部数字信号VB2，第九NMOS管N9和第七NMOS管N7栅极接外部数字信号VB1。
所述移相注入电路，包括四个NMOS管N10、N11、N12、N13，即第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12和第十三NMOS管N13，其中：第十NMOS管N10的漏极与第二NMOS管N2的漏极相连，其栅极与第一开关电路1中第六NMOS管N6的源极相连，其源极与第十二NMOS管N12漏极相连；第十一NMOS管N11的漏极与第三NMOS管N3的漏极相连，其栅极与第二开关电路2中第七NMOS管N7的源极相连，其源极与第十三NMOS管N13漏极相连；第十二NMOS管N12和第十三NMOS管N13组成电流镜，其栅极均与第五NMOS管栅极连接，其源极均接地。
本实例的结构参数与工作原理如下：
一、各单元的参数设置与工作原理
1.注入分频电路
第一NMOS管N1为直接注入管，注入信号从N1栅极注入与N1源极、漏极的信号混频，流过N1的电流可以等效为电阻电流i0,ω和注入电流iinj,ω两部分，分别为：
Figure BDA0002223201350000051
其中，VOUT+,ω和VOUT-,ω为注入分频电路的两个差分输出信号，RN1为第一NMOS管N1的导通电阻，gN1为第一NMOS管N1的跨导，
Figure BDA0002223201350000053
为注入信号；混频后的信号经过谐振腔滤波，便可得到正确的分频信号。
在本例中，所述第一NMOS管N1偏置栅电压为1V，第二NMOS管N2和第三NMOS管N3体偏置电压为0.65V，输入偏置电流Iref为400uA，第四NMOS管N4与第五NMOS管的比例为11。
2.多相滤波器的参数与工作原理
多相滤波器将注入分频电路的输出移相，中心频率为2πRC，其电阻和电容的值应当仔细考虑，因为当电阻值较小时，插入损耗大，随着电阻值增大，虽然损耗会减小，但是为了保持中心频率恒定，电容值会减小，这样会增大器件之间的失配，使移相信号的精度变差。
本例中经过反复的迭代优化，选四个电阻阻值均为210Ω，四个电容容值均为10fF。
3.射频开关
当外部控制信号为低电平VB1，高电平为VB2时，第一开关1中的第七NMOS管N7开启，输出为VI-，第二开关2中的第六NMOS管N6开启，输出为VI+；当VB1为高电平，VB2为低电平时，第一开关1中的第六NMOS管N6开启，输出为VI+，第二开关2中的第七NMOS管N7开启，输出为VI-。
4.移相注入电路
第十NMOS管N10与第十一NMOS管N11的漏极和栅极分别接注入分频电路的输出信号和开关电路的输出信号，输出信号经多相滤波器与开关选择，最终产生信号VPS,ω，其与注入分频电路输出信号相位差为γ及移相注入电路产生的电流i1,ω为：
Figure BDA0002223201350000061
γ＝π-θ <4>
其中，VPS,ω为移相注入电路的输入信号，Vout,ω+γ为注入分频电路的输出经多相滤波器移相后产生的信号，Vout,ω-θ为Vout,ω+γ的反相信号，IDC1为移相注入电路的偏置电流，K3为移相注入电路的转换增益，由公式<3>可知，此电流与电阻电流i0,ω具有相位差θ。
二、整体电路的工作原理
注入分频电路对注入信号进行二分频，经多相滤波器后产生多个不同相位的同频率信号，移相后的信号通过射频开关选择由移相注入电路注入到分频器输出端，移相注入电路的电流与注入分频电路的电流矢量合成，使流入谐振腔的总电流产生相移，控制频率向高频带或低频带移动，展宽锁定范围。
本实例中，将通过NMOS管N10、N11上的电流i1与第一NMOS管N1上的电流i0矢量进行合成，产生一个新的电流i2，该i2与i0间的相移为θ1，从而使向量圆的位置移动，如图4所示。当θ1>0时，向量圆正向移动，等效为注入锁定分频器的自谐振频率增大，如图4(a)所示；当θ1<0时，向量圆反向移动，等效为注入锁定分频器的自谐振频率减小，如图4(b)所示，与传统结构注入锁定电路相比，最大相移增大，等效增大了锁定范围。
本发明的效果可以通过以下仿真结果进一步说明：
仿真1，设注入锁定分频器的外接体偏置电压650mV，在电源电压为0.8V的情况下，对本实例中的输入功率敏感度函数进行仿真，结果如图5所示。从图5的可以看出，输入功率敏感度函数的自谐振频率左右移动，从而等效扩展了锁定范围。
仿真2，在当输入信号频率为30GHz，功率为0dBm时，对本实例的瞬态输出波形进行仿真，结果如图6所示。从图6的结果可以看出，本实例能正确的完成二分频。
上述仿真实例验证了本发明的正确性和实效性。
以上描述仅是本发明的一个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人士来说，在了解本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，对各单元电路进行形式和结构上的各种修改和改变，但是这些基于本发明思想的修正和改变仍然在本发明的权利要求保护范围之内。

Claims (6)

1.一种宽频带锁定范围的低功耗注入锁定分频器，包括注入分频电路，其特征在于：注入分频电路的输出端连接有多相滤波器，用于将注入分频电路的输出信号移相；该多相滤波器的输出端连接有射频开关，用于选择正确的相位信号；该射频开关的输出端连接有移相注入电路，用于产生与注入分频电路中不同相位的电流；该移相注入电路与注入分频电路的输出端相连，以将新产生的电流注入到注入分频电路；通过合成注入分频电路和移相注入电路中不同相位的电流，使流入注入分频电路谐振腔中的总电流产生相移，控制频率向高频带或低频带移动，以展宽锁定范围。
2.根据权利要求1所述的分频器，其特征在于：所述注入分频电路，包括：五个NMOS管N1、N2、N3、N4、N5、一个电感L和一个电阻R5，该第四NMOS管N4与第五NMOS管N5构成电流镜，第五NMOS管的栅极和漏极与外部基准电流的输入端Iref相连，且第四NMOS管N4与第五NMOS管N5的源极均与地GND相连；第二NMOS管N2与第三NMOS管N3交叉耦合构成负阻对，为分频器提供振荡所需的能量，且第二NMOS管N2的源极与第四NMOS管N4的漏极相连，第二NMOS管N2与第三NMOS管N3的体端通过第五电阻R5与外部偏置电压Vbb连接；第一NMOS管N1的栅极接注入信号Vinj，源极和漏极分别接第二NMOS管N2和第三NMOS管N3的漏极；中心抽头的差分电感L的抽头接电源VDD，两端分别接第一NMOS管N1的源极和漏极，其与自身两端的寄生电容构成一个高品质因子的谐振腔，以降低功耗。
3.根据权利要求1或2所述的分频器，其特征在于：所述多相滤波器，包括四个电阻R1、R2、R3、R4和四个电容C1、C2、C3、C4；其中第一电阻R1、第二电阻R2、第一电容C1、第二电容C2的一端均与第三NMOS管N3的漏极连接；第三电阻R3、第四电阻R4、第三电容C3和第四电容C4的一端均与第二NMOS管N2的漏极连接。
4.根据权利要求1所述的分频器，其特征在于：所述射频开关，包括两个内部结构完全相同、外部连接关系不同的开关电路(1，2)，每个开关电路的内部结构均包括四个NMOS管N6、N7、N8、N9，其中第六NMOS管N6的漏极与第八NMOS管N8的源极连接第一电阻R1的另一端，第七NMOS管N7的漏极与第九NMOS管N9的源极连接第三电阻R3的另一端，第六NMOS管N6的源极与第七NMOS管N7的源极相连；
两个开关电路的外部连接关系如下：
第一个开关电路(1)中的第八NMOS管N8和第七NMOS管N7的栅极均与外部数字信号VB1相连，第九NMOS管N9和第六NMOS管N6的栅极均与外部数字信号VB2相连；
第二个开关电路(2)中的第八NMOS管N8和第七NMOS管N7的栅极均与外部数字信号VB2相连，第九NMOS管N9和第六NMOS管N6的栅极均与外部数字信号VB1相连。
5.根据权利要求1或2所述的分频器，其特征在于：所述移相注入电路，包括四个NMOS管N10、N11、N12、N13，其中:
第十NMOS管N10的漏极与第二NMOS管N2的漏极相连，其栅极与第二开关电路(2)中第六NMOS管N6的源极相连，其源极与第十二NMOS管N12的漏极相连；
第十一NMOS管N11的漏极与第三NMOS管N3的漏极相连，其栅极与第一开关电路(1)中第六NMOS管N6的源极相连，其源极与第十三NMOS管N13的漏极相连；
第十二NMOS管N12和第十三NMOS管N13均为电流镜，其栅极均与第五NMOS管的栅极连接，源极均接地。
6.根据权利要求5所述的分频器，其特征在于：所述移相注入电路中的第十NMOS管N10与第十一NMOS管N11的尺寸相同，第十二NMOS管N12与第十三NMOS管N13的尺寸相同，且第十NMOS管N10和第十一NMOS管N11的栅极和漏极信号具有相位差，使得移相注入电路中的电流与注入分频电路中的电流有相位差，通过电流矢量合成，使流入谐振腔的总电流产生相移，从而使操作频率向高频带或低频带移动，以等效扩展锁定范围。
CN201910942103.2A 2019-09-30 2019-09-30 宽频带锁定范围的低功耗注入锁定分频器 Active CN110690897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910942103.2A CN110690897B (zh) 2019-09-30 2019-09-30 宽频带锁定范围的低功耗注入锁定分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910942103.2A CN110690897B (zh) 2019-09-30 2019-09-30 宽频带锁定范围的低功耗注入锁定分频器

Publications (2)

Publication Number Publication Date
CN110690897A true CN110690897A (zh) 2020-01-14
CN110690897B CN110690897B (zh) 2023-05-30

Family

ID=69111488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910942103.2A Active CN110690897B (zh) 2019-09-30 2019-09-30 宽频带锁定范围的低功耗注入锁定分频器

Country Status (1)

Country Link
CN (1) CN110690897B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865297A (zh) * 2020-07-27 2020-10-30 北京兆芯电子科技有限公司 高速差分分频器
CN117559915A (zh) * 2024-01-12 2024-02-13 西北工业大学 一种基于双路径电感的双模振荡器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557664B1 (en) * 2005-10-31 2009-07-07 University Of Rochester Injection-locked frequency divider
US20090261868A1 (en) * 2008-04-18 2009-10-22 National Taiwan University Harmonic suppression circuit, an injection-locked frequency divider circuit and associated methods
CN102710260A (zh) * 2012-06-21 2012-10-03 复旦大学 一种低功耗宽锁定范围的除四注入锁定分频器电路
CN103501175A (zh) * 2013-10-24 2014-01-08 清华大学 一种毫米波锁相环
WO2015042814A1 (en) * 2013-09-25 2015-04-02 Huawei Technologies Co., Ltd. Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank
JP2016201685A (ja) * 2015-04-10 2016-12-01 三菱電機株式会社 自己注入同期発振器
CN107124181A (zh) * 2017-03-28 2017-09-01 复旦大学 一种宽锁定范围的注入锁定分频器电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557664B1 (en) * 2005-10-31 2009-07-07 University Of Rochester Injection-locked frequency divider
US20090261868A1 (en) * 2008-04-18 2009-10-22 National Taiwan University Harmonic suppression circuit, an injection-locked frequency divider circuit and associated methods
CN102710260A (zh) * 2012-06-21 2012-10-03 复旦大学 一种低功耗宽锁定范围的除四注入锁定分频器电路
WO2015042814A1 (en) * 2013-09-25 2015-04-02 Huawei Technologies Co., Ltd. Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank
CN103501175A (zh) * 2013-10-24 2014-01-08 清华大学 一种毫米波锁相环
JP2016201685A (ja) * 2015-04-10 2016-12-01 三菱電機株式会社 自己注入同期発振器
CN107124181A (zh) * 2017-03-28 2017-09-01 复旦大学 一种宽锁定范围的注入锁定分频器电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
X. ZHAO, Y. CHEN, P. -I. MAK AND R. P. MARTINS: "A 0.0018-mm2 153% Locking-Range CML-Based Divider-by-2 With Tunable Self-Resonant Frequency Using an Auxiliary Negative- $g_{{m}}$ Cell", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 *
廉琛: "基于注入锁定技术的锁相环、倍频器和分频器的研究与设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865297A (zh) * 2020-07-27 2020-10-30 北京兆芯电子科技有限公司 高速差分分频器
CN111865297B (zh) * 2020-07-27 2024-02-23 北京兆芯电子科技有限公司 高速差分分频器
CN117559915A (zh) * 2024-01-12 2024-02-13 西北工业大学 一种基于双路径电感的双模振荡器
CN117559915B (zh) * 2024-01-12 2024-03-26 西北工业大学 一种基于双路径电感的双模振荡器

Also Published As

Publication number Publication date
CN110690897B (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US7961058B2 (en) Frequency divider using an injection-locking-range enhancement technique
US7522007B2 (en) Injection locked frequency divider
US7383033B2 (en) Differential and quadrature harmonic VCO and methods therefor
US9490745B1 (en) Voltage-controlled oscillator
KR100691281B1 (ko) 쿼드러처 전압제어발진기
US7683681B2 (en) Injection-locked frequency divider embedded an active inductor
CN110661489B (zh) 一种新型结构的f23类压控振荡器
CN110661490A (zh) 一种基于四端口耦合网络的耦合压控振荡器
JP2007282244A (ja) カップリングキャパシタを備える４位相電圧制御発振器
CN110690897B (zh) 宽频带锁定范围的低功耗注入锁定分频器
CN108494397B (zh) 一种压控振荡器电路和锁相环
CN106788410B (zh) 利用注入锁定环形振荡器产生正交本振信号的电路
CN107124181B (zh) 一种宽锁定范围的注入锁定分频器电路
CN111277222B (zh) 一种基于栅源变压器反馈的电流复用压控振荡器
US8829966B2 (en) Current reuse frequency divider and method thereof and voltage control oscillator module and phase-locked loop using the same
CN111313892B (zh) 一种宽锁定范围的可切换双核注入锁定分频器
US9106179B2 (en) Voltage-controlled oscillators and related systems
CN108599762B (zh) 一种双模低功耗宽锁定范围的注入锁定分频器
CN210273972U (zh) 一种自带相移的正交压控振荡器电路
CN112350669A (zh) 用于超宽带毫米波可重构注入锁定多模式单端输出倍频器
US7843276B2 (en) Oscillator
WO2020119292A1 (zh) 一种自带相移的正交压控振荡器电路
CN114513207B (zh) 一种带有二次谐波增强次谐振腔的注入锁定三分频电路
CN117559915B (zh) 一种基于双路径电感的双模振荡器
KR101706866B1 (ko) Ｒｆ 부성저항과 교차 결합된 상보형 발진기 구조를 이용한 고주파 주입동기 주파수 분배기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant