CN108599762B - 一种双模低功耗宽锁定范围的注入锁定分频器 - Google Patents

一种双模低功耗宽锁定范围的注入锁定分频器 Download PDF

Info

Publication number
CN108599762B
CN108599762B CN201810385210.5A CN201810385210A CN108599762B CN 108599762 B CN108599762 B CN 108599762B CN 201810385210 A CN201810385210 A CN 201810385210A CN 108599762 B CN108599762 B CN 108599762B
Authority
CN
China
Prior art keywords
mos transistor
capacitor
injection
unit
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810385210.5A
Other languages
English (en)
Other versions
CN108599762A (zh
Inventor
邓小莺
郭颖颖
朱明程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN201810385210.5A priority Critical patent/CN108599762B/zh
Publication of CN108599762A publication Critical patent/CN108599762A/zh
Application granted granted Critical
Publication of CN108599762B publication Critical patent/CN108599762B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开了一种双模低功耗宽锁定范围的注入锁定分频器，包括负阻单元、注入单元、谐振单元和开关电容阵列单元，所述负阻单元、注入单元、谐振单元和开关电容阵列单元相互并联。本发明通过设置采用电流复用结构和衬底偏置技术的负阻单元，实现了降低电源电压并且减小一半的导通电流，实现了低功耗的性能；通过设计开关电容阵列单元，由开关信号控制电容阵列的电容值来实现宽范围，避免了在电路参数上因锁定范围对功耗和品质因数的折中设计，而且没有明显增加功耗。通过设置双管直接注入方式的注入单元实现了双模分频，且通过对注入管的特定偏置设计降低了注入功率对宽范围的影响，实现了在较低注入功率的情况下保持宽锁定范围的优势。

Description

一种双模低功耗宽锁定范围的注入锁定分频器
技术领域
本发明涉及集成电路领域，特别涉及一种双模低功耗宽锁定范围的注入锁定分频器。
背景技术
随着科技的发展，各类电子设备对集成电路的性能要求越来越高。尤其是伴随5G通信时代的到来，应用在无线通信系统中的射频收发机必须在超高频段具有低功耗、低相位噪声的工作能力。而产生本振信号的频率合成器是射频收发机的关键模块，预分频器又是工作在频率综合器中的最高频段，所以，预分频器的高频性能对整个系统至关重要。
目前，注入锁定分频器是预分频器设计的最佳选择。注入锁定技术在超高频应用中具有超低功耗的优势，且工作在中心频段时其相位噪声不受器件的品质因数限制，而是由注入信号的相位噪声决定，与其它种类的分频器相比具有不可替代的重要地位。不过，注入锁定技术有天然的锁定范围窄的缺点，通常需要在注入功率、电路品质因数等性能上进行折中设计或者额外增加谐波增强单元等结构扩大锁定范围，但这都无疑增加了电路的功耗和面积。而且传统的注入锁定分频器在分频系数的转换上往往需要调整电路，而无法在同一个电路上实现灵活的系数转换。
因而现有技术还有待改进和提高。
发明内容
鉴于上述现有技术的不足之处，本发明的目的在于提供一种双模低功耗宽锁定范围的注入锁定分频器，可实现在降低电路功耗的同时维持宽锁定范围，而且还能实现2/3分频的灵活转换。
为了达到上述目的，本发明采取了以下技术方案：
一种双模低功耗宽锁定范围的注入锁定分频器，包括：
用于降低功耗的负阻单元；
用于给所述谐振单元提供注入信号并进行混频的注入单元；
用于产生谐振信号的谐振单元；
用于扩大谐振单元的频率调节范围的开关电容阵列单元；
所述负阻单元、注入单元、谐振单元和开关电容阵列单元相互并联。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述负阻单元包括第一MOS管、第二MOS管、第一电阻和第二电阻，所述第一MOS管的源极连接电源电压输入端，所述第一MOS管的栅极连接第二MOS管的漏极、第二差分输出节点、注入单元、谐振单元和开关电容阵列单元，所述第一MOS管的漏极连接第二MOS管的栅极、注入单元、第一差分输出节点、谐振单元和开关电容阵列单元，所述第一MOS管的衬底通过第一电阻连接第一反向衬底偏置电压输入端，所述第二MOS管的源极接地，所述第二MOS管的衬底通过第二电阻连接第二反向衬底偏置电压输入端。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述注入单元包括第三MOS管和第四MOS管，所述第三MOS管的栅极连接Vinj+注入信号输入端，所述第三MOS管的漏极连接第一MOS管的漏极、第一差分输出节点、谐振单元和开关电容阵列单元，所述第三MOS管的源极连接第四MOS管的源极，所述第三MOS管的衬底和第四MOS管的衬底连接电源电压输入端，所述第四MOS管的栅极连接Vinj-注入信号输入端，所述第四MOS管的漏极连接第一MOS管的栅极、第二差分输出节点、谐振单元和开关电容阵列单元。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述谐振单元包括第一电容、第二电容和第一电感，所述第一电感的一端连接第一MOS管的漏极、第三MOS管的漏极、第一差分输出节点、第一电容的一端和开关电容阵列单元，所述第一电感的另一端连接第一MOS管的栅极、第四MOS管的漏极、第二差分输出节点、第二电容的一端和开关电容阵列单元，所述第一电容的另一端和第二电容的另一端均连接谐振电压输入端。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述开关电容阵列单元包括第三电容、第四电容、第五电容、第六电容、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第一开关和第二开关，所述第三电容的一端连接第一MOS管的漏极、第三MOS管的漏极、第一差分输出节点、第一电感的一端和第五电容的一端，所述第三电容的另一端连接第五MOS管的源极和第六MOS管的漏极，所述第五MOS管的栅极连接第六MOS管的栅极、第七MOS管的栅极和第一开关，所述第五MOS管的漏极连接第四电容的一端和第七MOS管的漏极，所述第五MOS管的衬底接地，所述第四电容的另一端连接第一MOS管的栅极、第四MOS管的漏极、第二差分输出节点、第一电感的另一端和第六电容的一端，所述第六MOS管的源极和第六MOS管的衬底接地，所述第七MOS管的源极和第七MOS管的衬底接地；所述第五电容的另一端连接第八MOS管的源极和第九MOS管的漏极，所述第八MOS管的栅极连接第九MOS管的栅极、第十MOS管的栅极和第二开关，所述第八MOS管的漏极连接第六电容的一端和第十MOS管的漏极，所述第八MOS管的衬底接地，所述第九MOS管的源极和第九MOS管的衬底接地，所述第十MOS管的源极和第十MOS管的衬底接地。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述第三MOS管和第四MOS管为PMOS管。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管为NMOS管。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述第一电容和第二电容为可调电容，且所述第一电容和第二电容的电容值的变化范围大于第三电容的电容值和第四电容的电容值。
所述的双模低功耗宽锁定范围的注入锁定分频器中，所述第三电容和第四电容的电容值相同，所述第五电容和第六电容的电容值相同，所述第五电容的电容值为第三电容的电容值的两倍。
相较于现有技术，本发明提供的双模低功耗宽锁定范围的注入锁定分频器，包括负阻单元、注入单元、谐振单元和开关电容阵列单元，所述负阻单元、注入单元、谐振单元和开关电容阵列单元相互并联。本发明通过设置采用电流复用结构和衬底偏置技术的负阻单元，实现了降低电源电压并且减小一半的导通电流，实现了低功耗的性能；通过设计开关电容阵列单元，由开关信号控制电容阵列的电容值来实现宽范围，避免了在电路参数上因锁定范围对功耗和品质因数的折中设计，而且没有明显增加功耗。通过设置双管直接注入方式的注入单元实现了双模分频，且通过对注入管的特定偏置设计降低了注入功率对宽范围的影响，实现了在较低注入功率的情况下保持宽锁定范围的优势。
附图说明
图1为本发明提供的双模低功耗宽锁定范围的注入锁定分频器的电路原理图。
图2为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm注入时实现二分频功能的频域仿真图。
图3为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm注入时实现二分频功能的时域仿真图。
图4为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm注入时实现三分频功能的频域仿真图。
图5为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm注入时实现三分频功能的时域仿真图。
图6为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm注入时不同开关状态下的锁定范围示意图。
图7为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm~-10 dBm注入时的锁定范围示意图。
具体实施方式
鉴于现有技术中，注入锁定分频器锁定范围窄、注入功率对锁定范围影响较大等缺点，本发明的目的在于提供一种双模低功耗宽锁定范围的注入锁定分频器。
为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
请参阅图1，本发明提供的双模低功耗宽锁定范围的注入锁定分频器，包括负阻单元10、注入单元20、谐振单元30和开关电容阵列单元40，所述负阻单元10、注入单元20、谐振单元30和开关电容阵列单元40相互并联。
具体实施时，所述负阻单元10用于降低功耗；所述注入单元20用于给所述谐振单元提供注入信号并进行混频；所述谐振单元30用于产生谐振信号；所述开关电容阵列单元40用于扩大谐振单元的频率调节范围。
具体来说，所述负阻单元10、注入单元20、谐振单元30和开关电容阵列单元40并联在一起，组成核心电路，核心电路的两个端口作为注入锁定分频器的两个差分输出节点（即第一差分输出节点和第二差分输出节点），节点信号输出到后级电路中。
进一步来说，请继续参阅图1，所述负阻单元10包括第一MOS管M1、第二MOS管M2、第一电阻R1和第二电阻R2，所述第一MOS管M1的源极连接电源电压输入端VDD，所述第一MOS管M1的栅极连接第二MOS管M2的漏极、第二差分输出节点Vout-、注入单元20、谐振单元30和开关电容阵列单元40，所述第一MOS管M1的漏极连接第二MOS管M2的栅极、注入单元20、第一差分输出节点Vout+、谐振单元30和开关电容阵列单元40，所述第一MOS管M1的衬底通过第一电阻R1连接第一反向衬底偏置电压输入端Vp_g，所述第二MOS管M2的源极接地，所述第二MOS管M2的衬底通过第二电阻R2连接第二反向衬底偏置电压输入端Vn_g。
具体来说，所述负阻单元10由第一MOS管M1和第二MOS管M2交叉耦合组成，并通过第一电阻R1、第二电阻R2分别连接至第一反向衬底偏置电压Vp_g和第二反向衬底偏置电压Vn_g，所述第一MOS管M1为PMOS管，所述第二MOS管为NMOS管。
为了降低功耗，本发明中所述第一MOS管M1和第二MOS管M2采用电流复用结构，在一半的振荡周期内同时导通，另一半的振荡周期内同时截止并将能量储存在谐振单元30中，实现电流复用。与传统同类型管交叉耦合组成的负阻相比，本发明提供的负阻单元10通过采用电流复用结构，可以减少半个周期的电流消耗，在相同的电源电压下可以降低一半的功耗。
另外，为了降低电源电压，本发明采用将第一MOS管M1的衬底接低电压、将第二MOS管M2的衬底接高电压的衬底偏置技术，即将PMOS管接低电压，将NMOS管接高电压。通过阈值电压表达式（1）表明，在其他工艺参数Vth、γ、Փ为正常数的情况下，在PMOS管衬底接低电位，在NMOS管衬底接高电位可以减小vSB，降低阈值电压Vth，从而实现了降低电源电压的功能，达到了低功耗的目的。
Figure 772625DEST_PATH_IMAGE001
（1）
其中，Vth为阈值电压，Vth0为vSB=0时的阈值电压，γ为体效应系数，Փ为强反型层表面势垒，vSB为源衬电压差。
请继续参阅图1，所述注入单元20包括第三MOS管M3和第四MOS管M4，所述第三MOS管M3的栅极连接Vinj+注入信号输入端，所述第三MOS管M4的漏极连接第一MOS管M1的漏极、第一差分输出节点Vout+、谐振单元30和开关电容阵列单元40，所述第三MOS管M3的源极连接第四MOS管M4的源极，所述第三MOS管M3的衬底和第四MOS管M4的衬底连接电源电压输入端VDD，所述第四MOS管M4的栅极连接Vinj-注入信号输入端，所述第四MOS管M4的漏极连接第一MOS管M1的栅极、第二差分输出节点Vout-、谐振单元30和开关电容阵列单元40。
具体来说，为了实现分频器的双模分频功能，本发明中所述注入单元采用第三MOS管M3和第四MOS管M4串接的双端注入且直接注入的注入结构，并充当混频单元，其中所述第三MOS管M3和第四MOS管M4均为PMOS管。在反相注入时，第三MOS管M3和第四MOS管M4的连接处，即共源点Vs处的奇次谐波被抵消，二次谐波等偶次谐波被增强，与原振荡信号混频完成三分频；在同相注入时，在共源点Vs处偶次谐波被抵消，基频及其他奇次谐波被增强，与原振荡信号混频完成二分频。
同时，为了减小锁定范围对注入功率的敏感度，使得在低注入功率的情况下也可以实现锁定分频，本发明将第三MOS管M3和第四MOS管M4的的栅极直流电压接为电源电压VDD，即将第三MOS管M3的衬底和第四MOS管M4的衬底均连接电源电压输入端，实现将第三MOS管M3和第四MOS管M4偏置在截至区，而非和传统的分频器一样偏置在饱和区相比，降低了注入功率对锁定范围的宽度的影响，从而能够达到在略微降低注入效率的条件下保证分频器具有较大锁定范围，而且能够实现在低注入功率下完成锁定分频。
请继续参阅图1，所述谐振单元30包括第一电容C1、第二电容C2和第一电感L1，所述第一电感L1的一端连接第一MOS管M1的漏极、第三MOS管M3的漏极、第一差分输出节点Vout+、第一电容C1的一端和开关电容阵列单元40，所述第一电感L1的另一端连接第一MOS管M1的栅极、第四MOS管M4的漏极、第二差分输出节点Vout-、第二电容C2的一端和开关电容阵列单元40，所述第一电容C1的另一端和第二电容C2的另一端均连接谐振电压输入端Vtune。
具体来说，所述第一电容C1和第二电容C2为可调电容，具体为标准CMOS工艺上的MOS可调电容组成，其电容值随谐振电压Vtune单调变化，通过改变加在可调电容上的谐振电压Vtune来改变谐振腔的电容值，进而改变自激振荡频率，实现了随调谐电压增大而升高的振荡频率，另外，所述第一电感L1为片上集成无源差分电感，与两个电容共同组成谐振腔，控制输出信号的频率。
请继续参阅图1，所述开关电容阵列单元40包括第三电容C3、第四电容C4、第五电容C5、第六电容C6、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第一开关S1和第二开关S2，所述第三电容C3的一端连接第一MOS管M1的漏极、第三MOS管M3的漏极、第一差分输出节点Vout+、第一电感L1的一端和第五电容C5的一端，所述第三电容C3的另一端连接第五MOS管M5的源极和第六MOS管M6的漏极，所述第五MOS管M5的栅极连接第六MOS管M6的栅极、第七MOS管M7的栅极和第一开关S1，所述第五MOS管M5的漏极连接第四电容C4的一端和第七MOS管M7的漏极，所述第五MOS管M5的衬底接地，所述第四电容C4的另一端连接第一MOS管M1的栅极、第四MOS管M4的漏极、第二差分输出节点Vout-、第一电感L1的另一端和第六电容C6的一端，所述第六MOS管M6的源极和第六MOS管M6的衬底接地，所述第七MOS管M7的源极和第七MOS管M7的衬底接地；所述第五电容C5的另一端连接第八MOS管M8的源极和第九MOS管M9的漏极，所述第八MOS管M8的栅极连接第九MOS管M9的栅极、第十MOS管M10的栅极和第二开关S2，所述第八MOS管M8的漏极连接第六电容C6的一端和第十MOS管M10的漏极，所述第八MOS管M8的衬底接地，所述第九MOS管M9的源极和第九MOS管M9的衬底接地，所述第十MOS管M10的源极和第十MOS管M10的衬底接地。
具体来说，为了拓宽注入锁定分频器的锁定范围，本发明采用了开关电容阵列单元40。其中所述第一开关S1和第二开关S2分别为用于控制第五电容C5、第六电容C6、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9和第十MOS管M10的通断来实现电容的粗范围调谐，其中所述第一开关S1和第二开关S2的组合开关状态共有四种模式，分别为00、01、10和11，四种模式下接入谐振腔中的电容值不同，通过调整开关电容阵列单元的电容值和第一电容C1、第二电容C2的电容值，可得到四条频带，进一步展宽自激振荡频率的范围。另外，由于谐振单元30为差分对称结构，所以本发明采用的电容开关阵列单元40也保持对称结构。粗调电容阵列由电容值固定的第三电容C3、第四电容C4、第五电容C5和第六电容C6组成，其中第三电容C3和第四电容C4的电容值相同并对称串接，第五电容C5和第六电容C6的电容值相同并对称串接，所述第五电容C5和第六电容C6的电容值为第三电容C3和第四电容C4的电容值的两倍。第五MOS管M5、第六MOS管M6、第七MOS管M7相同，第八MOS管M8、第九MOS管M9、第十MOS管M10相同，第八MOS管M8、第九MOS管M9、第十MOS管M10为第五MOS管M5、第六MOS管M6、第七MOS管M7的宽长比的两倍。本发明通过扩宽电容的取值范围，增大了振荡频率范围，进而可以拓宽注入锁定分频器的锁定范围，而且该开关电容阵列单元40对电路功耗没有明显影响，只是增加了芯片的面积，与传统的注入锁定分频器相比优势明显，其中，所述第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9和第十MOS管M10均为NMOS管。
进一步来说，本发明设置的第一电容C1和第二电容C2的变化范围大于第三电容C3和第四电容C4的电容值，从而使得细调范围大于粗调跨度保证电容值连续，继而保证拓宽的振荡频率为连续的，满足注入锁定分频器可宽锁定范围的工作要求。
请一并参阅图2、图3、图4和图5，其分别为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm注入时实现二分频/三分频的频域和时域仿真图，可以看到流过电源的电流半周期导通，如图6所示，其为本发明提供的双模低功耗宽锁定范围的注入锁定分频器在0dBm注入时不同开关状态下的锁定范围示意图，在加入开关电容阵列后，二分频的锁定范围由8.74GHz-9.49GHz（8.23%）扩大到8.74GHz-10.78GHz（20.9%），三分频的锁定范围由13.15GHz-14.28GHz（8.24%）扩大到13.15GHz-16.23GHz（20.97%）。图7所示为注入功率为0~-10dBm时的锁定范围，验证了锁定范围对注入功率的低灵敏度的优势。
故换而言之，在在注入信号的注入功率为0dBm时，二分频范围为8.74GHz-10.78GHz（20.9%），三分频范围为13.15GHz-16.23GHz（20.97%），在1V电源电压下功耗为1.43mW。当注入信号的注入功率从0dBm逐渐降低到-10dBm时，锁定范围几乎不受影响。与同类型结构的分频器相比，在功耗、面积和锁定范围等性能上都具有明显的优势。
综上所述，本发明提供的双模低功耗宽锁定范围的注入锁定分频器，包括负阻单元、注入单元、谐振单元和开关电容阵列单元，所述负阻单元、注入单元、谐振单元和开关电容阵列单元相互并联。本发明通过设置采用电流复用结构和衬底偏置技术的负阻单元，实现了降低电源电压并且减小一半的导通电流，实现了低功耗的性能；通过设计开关电容阵列单元，由开关信号控制电容阵列的电容值来实现宽范围，避免了在电路参数上因锁定范围对功耗和品质因数的折中设计，而且没有明显增加功耗。通过设置双管直接注入方式的注入单元实现了双模分频，且通过对注入管的特定偏置设计降低了注入功率对宽范围的影响，实现了在较低注入功率的情况下保持宽锁定范围的优势。
可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (9)

1.一种双模低功耗宽锁定范围的注入锁定分频器，其特征在于，包括：
用于降低功耗的负阻单元；
用于产生谐振信号的谐振单元；
用于给所述谐振单元提供注入信号并进行混频的注入单元；
用于扩大谐振单元的频率调节范围的开关电容阵列单元；
所述负阻单元、注入单元、谐振单元和开关电容阵列单元相互并联；
所述负阻单元包括第一MOS管、第二MOS管、第一电阻和第二电阻，所述第一MOS管的源极连接电源电压输入端，所述第一MOS管的栅极连接第二MOS管的漏极、第二差分输出节点、注入单元、谐振单元和开关电容阵列单元，所述第一MOS管的漏极连接第二MOS管的栅极、注入单元、第一差分输出节点、谐振单元和开关电容阵列单元，所述第一MOS管的衬底通过第一电阻连接第一反向衬底偏置电压输入端，所述第二MOS管的源极接地，所述第二MOS管的衬底通过第二电阻连接第二反向衬底偏置电压输入端。
2.根据权利要求1所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述注入单元包括第三MOS管和第四MOS管，所述第三MOS管的栅极连接Vinj+注入信号输入端，所述第三MOS管的漏极连接第一MOS管的漏极、第一差分输出节点、谐振单元和开关电容阵列单元，所述第三MOS管的源极连接第四MOS管的源极，所述第三MOS管的衬底和第四MOS管的衬底连接电源电压输入端，所述第四MOS管的栅极连接Vinj-注入信号输入端，所述第四MOS管的漏极连接第一MOS管的栅极、第二差分输出节点、谐振单元和开关电容阵列单元。
3.根据权利要求2所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述谐振单元包括第一电容、第二电容和第一电感，所述第一电感的一端连接第一MOS管的漏极、第三MOS管的漏极、第一差分输出节点、第一电容的一端和开关电容阵列单元，所述第一电感的另一端连接第一MOS管的栅极、第四MOS管的漏极、第二差分输出节点、第二电容的一端和开关电容阵列单元，所述第一电容的另一端和第二电容的另一端均连接谐振电压输入端。
4.根据权利要求3所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述开关电容阵列单元包括第三电容、第四电容、第五电容、第六电容、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第一开关和第二开关，所述第三电容的一端连接第一MOS管的漏极、第三MOS管的漏极、第一差分输出节点、第一电感的一端和第五电容的一端，所述第三电容的另一端连接第五MOS管的源极和第六MOS管的漏极，所述第五MOS管的栅极连接第六MOS管的栅极、第七MOS管的栅极和第一开关，所述第五MOS管的漏极连接第四电容的一端和第七MOS管的漏极，所述第五MOS管的衬底接地，所述第四电容的另一端连接第一MOS管的栅极、第四MOS管的漏极、第二差分输出节点、第一电感的另一端和第六电容的一端，所述第六MOS管的源极和第六MOS管的衬底接地，所述第七MOS管的源极和第七MOS管的衬底接地；所述第五电容的另一端连接第八MOS管的源极和第九MOS管的漏极，所述第八MOS管的栅极连接第九MOS管的栅极、第十MOS管的栅极和第二开关，所述第八MOS管的漏极连接第六电容的一端和第十MOS管的漏极，所述第八MOS管的衬底接地，所述第九MOS管的源极和第九MOS管的衬底接地，所述第十MOS管的源极和第十MOS管的衬底接地。
5.根据权利要求4所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管。
6.根据权利要求5所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述第三MOS管和第四MOS管为PMOS管。
7.根据权利要求6所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管为NMOS管。
8.根据权利要求7所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述第一电容和第二电容为可调电容，且所述第一电容和第二电容的电容值的变化范围大于第三电容的电容值和第四电容的电容值。
9.根据权利要求8所述的双模低功耗宽锁定范围的注入锁定分频器，其特征在于，所述第三电容和第四电容的电容值相同，所述第五电容和第六电容的电容值相同，所述第五电容的电容值为第三电容的电容值的两倍。
CN201810385210.5A 2018-04-26 2018-04-26 一种双模低功耗宽锁定范围的注入锁定分频器 Expired - Fee Related CN108599762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810385210.5A CN108599762B (zh) 2018-04-26 2018-04-26 一种双模低功耗宽锁定范围的注入锁定分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810385210.5A CN108599762B (zh) 2018-04-26 2018-04-26 一种双模低功耗宽锁定范围的注入锁定分频器

Publications (2)

Publication Number Publication Date
CN108599762A CN108599762A (zh) 2018-09-28
CN108599762B true CN108599762B (zh) 2022-04-12

Family

ID=63610089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810385210.5A Expired - Fee Related CN108599762B (zh) 2018-04-26 2018-04-26 一种双模低功耗宽锁定范围的注入锁定分频器

Country Status (1)

Country Link
CN (1) CN108599762B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560774B (zh) * 2018-11-28 2021-09-14 电子科技大学 一种能在不同频段实现不同分频比功能的注入锁定分频器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332915A (zh) * 2011-07-25 2012-01-25 复旦大学 一种具有宽锁定范围的次谐波注入锁定压控振荡器
CN103475310A (zh) * 2013-09-21 2013-12-25 复旦大学 一种低功耗注入锁定三倍频器
CN104052404A (zh) * 2014-06-10 2014-09-17 北京大学 一种低相位噪声电感电容压控振荡器
CN106059578A (zh) * 2016-07-19 2016-10-26 清华大学 基于电感值可变的注入锁定分频器电路
CN106487382A (zh) * 2016-10-13 2017-03-08 天津大学 一种多模分频的注入锁定分频器
CN107093984A (zh) * 2017-04-20 2017-08-25 中国电子技术标准化研究院 一种注入锁定三倍频器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201316676A (zh) * 2011-10-14 2013-04-16 Ind Tech Res Inst 注入式除頻器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332915A (zh) * 2011-07-25 2012-01-25 复旦大学 一种具有宽锁定范围的次谐波注入锁定压控振荡器
CN103475310A (zh) * 2013-09-21 2013-12-25 复旦大学 一种低功耗注入锁定三倍频器
CN104052404A (zh) * 2014-06-10 2014-09-17 北京大学 一种低相位噪声电感电容压控振荡器
CN106059578A (zh) * 2016-07-19 2016-10-26 清华大学 基于电感值可变的注入锁定分频器电路
CN106487382A (zh) * 2016-10-13 2017-03-08 天津大学 一种多模分频的注入锁定分频器
CN107093984A (zh) * 2017-04-20 2017-08-25 中国电子技术标准化研究院 一种注入锁定三倍频器

Also Published As

Publication number Publication date
CN108599762A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
US6867656B2 (en) Self-dividing oscillators
US7961058B2 (en) Frequency divider using an injection-locking-range enhancement technique
US7659784B2 (en) Injection-locked frequency divider
TWI418138B (zh) 注入鎖定除頻裝置
US7375596B2 (en) Quadrature voltage controlled oscillator
US7961057B2 (en) Voltage controlled oscillator
US7683681B2 (en) Injection-locked frequency divider embedded an active inductor
Yamamoto et al. 55GHz CMOS frequency divider with 3.2 GHz locking range
US8264290B2 (en) Dual positive-feedbacks voltage controlled oscillator
Kumar A low power voltage controlled oscillator design
CN114710119A (zh) 一种毫米波注入锁定三倍频器
CN108599762B (zh) 一种双模低功耗宽锁定范围的注入锁定分频器
Wan et al. A very low power quadrature VCO with modified current-reuse and back-gate coupling topology
Jang et al. capacitive cross-coupled injection-locked frequency dividers
CN110690897A (zh) 宽频带锁定范围的低功耗注入锁定分频器
TW201421895A (zh) 電流重複使用除頻器及其方法與所應用的電壓控制振盪器模組以及鎖相迴路
Aidoo et al. A 70 GHz rotary traveling wave oscillator (RTWO) in 65-nm CMOS
CN110719070B (zh) 一种基于动态阈值技术的低功耗压控振荡器
TWI338453B (en) Divide-by-three injection-locked frequency divider
Wan et al. A transformer-based injection-locked frequency divider in 65-nm CMOS technology
JP2007208589A (ja) 周波数分周器
CN104333329B (zh) 一种注入增强型低功耗宽锁定范围的注入锁定三倍频器
CN111342774A (zh) 一种基于c类振荡器拓扑的双核压控振荡器
CN112886927B (zh) 宽频带注入锁定分频器
Lee et al. An Inductorless Cascaded Phase‐Locked Loop with Pulse Injection Locking Technique in 90 nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220412