CN112886927B - 宽频带注入锁定分频器 - Google Patents
宽频带注入锁定分频器 Download PDFInfo
- Publication number
- CN112886927B CN112886927B CN202110028046.4A CN202110028046A CN112886927B CN 112886927 B CN112886927 B CN 112886927B CN 202110028046 A CN202110028046 A CN 202110028046A CN 112886927 B CN112886927 B CN 112886927B
- Authority
- CN
- China
- Prior art keywords
- transistor
- oscillator
- injection
- frequency divider
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种宽频带注入锁定分频器,主要解决现有技术锁定范围窄、功耗大的问题。其包括电感电容谐振腔、注入晶体管、Colpitts振荡器和开关电流源。该振荡器由两个晶体管M1、M2与三个电容和二个电感连接组成,三个电容形成正反馈结构,二个电感将该正反馈结构与振荡器信号输出端隔离;开关电流源由两个晶体管M3和M4连接组成,这两个晶体管M3、M4与Colpitts振荡器中的两个晶体管M1、M2连接,为振荡器提供交替导通的直流电流,该振荡器和开关电流源均连接有衬底偏置电路,以减小电源电压。本发明在不增加芯片面积的同时,拓宽了分频器的频率锁定范围,降低了其直流功耗,可用于射频收发机芯片中。
Description
技术领域
本发明属于电子电路技术领域,具体涉及一种宽频带注入锁定分频器,可用于计算机、无线通信、雷达、智慧家居的射频收发芯片中。
背景技术
随着多标准多波段通信系统的兴起,宽带收发机芯片引起了人们的极大关注。锁相环是现代无线通信系统中最重要的部分之一,而分频器则是锁相环中必不可少的模块,所以研究出宽锁定范围LR、低功耗和小尺寸的分频器,具有十分重要的意义。基于交叉耦合振荡器拓扑结构的LC注入锁定分频器由于易于实现,功耗低而得到了广泛的研究,然而,这种注入锁定分频器通常具有较窄的锁定范围LR,为了满足多波段应用、增强鲁棒性,人们急于探索出具有足够宽锁定范围、低功耗、小尺寸的毫米波分频器。
复旦大学在其申请的专利文献“一种注入锁定分频器”(申请号CN200910045161.1,公开号CN101777871A,公开日2010.07.13)中公开了一种注入锁定分频器。它由电感电容振荡器、调谐电路、信号注入电路和电流源偏置电路组成,如图1所示,其中调谐电路包括数字控制电容阵列调谐和变容管调谐。调谐电路通过改变振荡器谐振腔的负载电容实现对自激振荡频率的调谐,信号注入电路通过将输入信号注入到振荡器的谐振腔从而实现对振荡器自激频率的牵引和锁定,从而实现较宽频带的二分频功能。但是,该注入锁定分频器由于其输出端有较大的寄生电容,限制了分频器的锁定范围,同时由于该注入锁定分频器需要较大的电流源来为电路提供直流偏置,增加了整体电路的功耗。
王洁夫在其发表的论文“用于Ka波段锁相环的宽带注入锁定分频器”(华东师范大学微电子电路与系统研究所,微电子学,2018年,第48卷,第6期)中公开了一种采用0.13μmCMOS工艺设计的注入锁定分频器,该注入锁定分频器采用2位可变电容阵列和差分信号互补谐振腔直接注入方法,实现了宽带的注入锁定分频。当注入信号幅度Vp为0.6V时,该注入锁定分频器最终可实现在24.1~35.6GHz频率范围,锁定范围为38.5%。该电路虽然可通过可变电容阵列扩大自谐振频率范围,但是又由于其采用了传统的交叉耦合振荡器结构和多个可变电容,需要较大的直流电流来维持电路振荡,增加了直流功耗。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种宽频带注入锁定分频器,以在减小电路面积的同时,扩大锁定范围,减小直流功耗。
实现本发明目的思路是:使用Colpitts振荡器、开关电流源和衬底偏置电路。利用Colpitts振荡器中的比例电容产生正反馈以保持振荡,并提供比普通交叉耦合MOS管振荡器更小的输出电容值,从而增大频率锁定范围;利用开关电流源将尾电流值减小为原来的一半,同时,利用衬底偏置电路为晶体管提供正向衬底偏置,降低阈值电压,获取更小的工作电压,从而极大地降低电路功耗。
根据上述思路,本发明的宽频带注入锁定分频器,包括注入晶体管Mi、电感电容谐振腔、振荡器和电流源,注入晶体管Mi连接在振荡器的正、负信号输出端之间,电感电容谐振腔连接在电源电压VDD与振荡器信号输出端之间,其特征在于:
所述振荡器,采用Colpitts结构,其包括第一NMOS晶体管M1、第二NMOS晶体管M2及外围元件;这两个晶体管M1和M2的栅端均连接到第三偏置电压VB3;且第一晶体管M1的源端与漏端之间连接有第一电容C1,第二晶体管M2的源端与漏端之间连接有第二电容C2,第一晶体管M1的源端与第二晶体管M2的源端之间连接有第三电容C3,这三个电容形成电容正反馈结构,用于降低振荡器起振条件;第一晶体管M1的漏端与其正信号输出端V1之间连接有第一阻隔电感L1,第二晶体管M2的漏端与其负信号输出端V2之间连接有第二阻隔电感L2,这两个电感用于实现正反馈结构与信号输出端之间的隔离,扩展分频器的锁定范围;
所述电流源,采用开关电流源,其包括第三NMOS晶体管M3和第四NMOS晶体管M4,这两个晶体管的源端均连接电源地GND;该第三晶体管M3,其栅端与第四晶体管M4的漏端连接,其漏端与Colpitts振荡器中第一晶体管M1的源端连接;该第四晶体管M4,其栅端第三晶体管M3的漏端连接,其源端与Colpitts振荡器中第二晶体管M2的源端连接,形成交叉耦合的尾电流源,为振荡器提供交替导通的尾电流;
上述四个晶体管M1、M2、M3、M4的体端均连接有衬底偏置电路,用于减小晶体管阈值电压,降低电路的直流功耗。
进一步,所述注入晶体管Mi,其源端与振荡器的正信号输出端V1连接,其漏端与振荡器的负信号输出端V2连接,其栅端与直流电压VDC和注入信号Vi连接,用于实现注入信号Vi与Colpitts振荡器的振荡信号的混频,在振荡器的信号输出端产生分频信号。
进一步,所述衬底偏置电路,包括第一偏置电阻R1和第二偏置电阻R2,第一偏置电压VB1通过第一偏置电阻R1连接Colpitts振荡器中两个晶体管M1、M2的体端,第二偏置电压VB2通过第二偏置电阻R2连接开关电流源中两个晶体管M3、M4的体端,用于实现晶体管的正向衬底偏置。
进一步,所述电感电容谐振腔,包括第三电感L3和第四电感L4,该第三电感L3连接在电源电压VDD与振荡器的正信号输出端V1之间,该第四电感L4连接电源电压VDD在振荡器的负信号输出端V2之间,这两个电感取值相同。
本发明与现有技术相比,具有如下优点:
第一,本发明由于在Colpitts振荡器中采用三个电容C1、C2、C3组成的电容正反馈结构,降低了振荡器稳定振荡所需的负载电容值,且通过Colpitts振荡器中的第一阻隔电感L1和第二阻隔电感L2,进一步将电容正反馈结构与信号输出端隔离,避免了大输出电容对注入锁定分频器锁定范围LR的限制,从而极大地扩展了注入锁定分频器的带宽。
第二,本发明由于在开关电流源中采用由第三晶体管M3和第四晶体管M4组成的交叉耦合尾电流源,为Colpitts振荡器提供两路交替导通的直流电流,使得Colpitts振荡器的两个晶体管只在饱和状态时流通大电流,减小了分频器的直流偏置电流。
第三,本发明由于通过衬底偏置电路为Colpitts振荡器和开关电流源中的NMOS晶体管提供正向衬底偏置,可减小晶体管的阈值电压,在导通电流不变的条件下降低晶体管的过驱动电压,从而降低电路的电源电压和直流功耗。
附图说明
图1是现有注入锁定分频器的电原理图;
图2是本发明的结构框图;
图3是本发明的电原理图;
图4是本发明的输入功率灵敏度仿真结果图;
图5是本发明的瞬态信号波形仿真结果图。
具体实施方式:
下面结合附图,对本发明的实施例和效果做进一步详细描述。
参照图2,本发明包括注入晶体管Mi、电感电容谐振腔、Colpitts振荡器、开关电流源和衬底偏置电路;注入晶体管Mi连接在Colpitts振荡器的正、负信号输出端之间,电感电容谐振腔连接在电源电压VDD与Colpitts振荡器信号输出端之间,Colpitts振荡器和电源地GND之间连接有开关电流源,以产生交替导通的尾电流,Colpitts振荡器和开关电流源均连接有衬底偏置电路,用于减小晶体管阈值电压,降低电路的直流功耗。
参照图3,本实例各模块的电路结构如下:
所述Colpitts振荡器,其包括第一NMOS晶体管M1、第二NMOS晶体管M2及三个电容与两个电感。这两个晶体管M1和M2的栅端均连接到第三偏置电压VB3;第一电容C1连接在第一晶体管M1的源端与漏端之间,第二电容C2连接在第二晶体管M2的源端与漏端之间,第三电容C3连接在第一晶体管M1的源端与第二晶体管M2的源端之间,这三个电容形成电容正反馈结构,用于降低振荡器起振条件。第一阻隔电感L1连接在第一晶体管M1的漏端与其正信号输出端V1之间,第二阻隔电感L2连接在第二晶体管M2的漏端与其负信号输出端V2之间,这两个电感用于实现正反馈结构与信号输出端之间的隔离,扩展分频器的锁定范围。
所述开关电流源,其包括第三NMOS晶体管M3和第四NMOS晶体管M4,这两个晶体管的源端均连接电源地GND;该第三晶体管M3的栅端与第四晶体管M4的漏端连接,其漏端与Colpitts振荡器中第一晶体管M1的源端连接;该第四晶体管M4的栅端与第三晶体管M3的漏端连接,其源端与Colpitts振荡器中第二晶体管M2的源端连接,形成交叉耦合的尾电流源,为振荡器提供交替导通的尾电流。
上述四个晶体管M1、M2、M3、M4的体端均连接有衬底偏置电路,用于减小晶体管阈值电压,降低电路的直流功耗。
所述注入晶体管Mi,其源端与振荡器的正信号输出端V1连接,其漏端与振荡器的负信号输出端V2连接,其栅端与直流电压VDC和注入信号Vi连接,用于实现注入信号Vi与Colpitts振荡器的振荡信号的混频,在振荡器的信号输出端产生分频信号。
所述电感电容谐振腔,包括第三电感L3和第四电感L4,该第三电感L3连接在电源电压VDD与振荡器的正信号输出端V1之间,该第四电感L4连接在振荡器的负信号输出端V2之间,这两个电感取值相同。
所述衬底偏置电路,包括第一偏置电阻R1和第二偏置电阻R2,第一偏置电压VB1通过第一偏置电阻R1连接到Colpitts振荡器中两个晶体管M1、M2的体端,第二偏置电压VB2通过第二偏置电阻R2连接带开关电流源中两个晶体管M3、M4的体端,用于实现晶体管的正向衬底偏置。
所述Colpitts结构振荡器中的二个阻隔电感L1和L2的取值相同,且小于电感电容谐振腔中两个电感L3和L4的取值。
所述衬底偏置电路中第一偏置电阻R1和第二偏置电阻R2的取值在5KΩ-10KΩ范围内调节,以确保偏置电压的无损传输。
本实施例注入锁定分频器功能的实现是以Colpitts振荡器为基础的,即用Colpitts振荡器作为输出信号的发生器,在其输出端产生振荡信号,其工作原理如下:
在满足稳定振荡的工作条件下,振荡信号与通过信号注入晶体管直接注入的信号进行混频,当注入信号的频率与振荡器自由振荡频率的N倍接近时,注入信号与自由振荡信号的各次谐波进行混频,得到频率为finj-(N-1)fosc的混频信号,其中,finj为注入信号的频率,fosc为振荡器的振荡频率,N为振荡器的谐波次数。由于电感电容谐振腔的滤波作用,频率满足finj-(N-1)fosc=fosc的混频信号被保留下来,从而得到fosc=finj/N,实现了输出振荡频率fosc对注入信号频率finj的N分频。
Colpitts振荡器通过正反馈电容结构和两个阻隔电感L1、L2,拓宽了分频器的注入锁定范围LR。通过小信号简化分析,可得本发明注入锁定分频器的锁定范围LR为:
其中Gm、Reff分别表示分频器信号输出端的等效跨导和等效阻抗,gmax是信号注入晶体管Mi的等效跨导,C1为第一电容C1的电容值,C2为第一电容C2的电容值,L1是第一电感L1的电感值,L=L3+L4,其中L3和L4分别是第三电感L3和第四电感L4的电感值。通过对本发明的电感值进行合理的设计,使得1/(1-L1/L)>1,即可获得更大的频率锁定范围,同时避免了调谐电路的使用,减小了芯片面积。
开关电流源通过在振荡器的两侧切换相同的电流源来复用尾电流,即通过这一对晶体管M3、M4将电流从Colpitts振荡器一边切换到另一边,这种开关动作将减少几乎一半的电流,降低了分频器的直流功耗。
衬底偏置电路的原理可以用电路的直流电流Id来描述:
其中,W为第三晶体管M3和第四晶体管M4的沟道宽度,L为第三晶体管M3和第四晶体管M4的沟道长度,μn为第三晶体管M3和第四晶体管M4的电子迁移率,COX为第三晶体管M3和第四晶体管M4的栅氧化物电容,VGS为第三晶体管M3和第四晶体管M4栅源电压,γ是体效应系数,是费米势,VBS为第三晶体管M3和第四晶体管M4的衬源电压,VTH0为VBS=0时的第三晶体管M3和第四晶体管M4的导通栅源电压。
从上式可以得出结论,当衬底正向偏置时,VBS增大,Vth减小,则在直流电流Id不变的条件下,可以通过降低栅源偏置电压VGS和电路的电源电压VDD,进一步降低电路功耗。
下面结合仿真实验对本发明的效果作进一步的描述。
1.仿真实验条件:
本发明仿真实验的硬件平台为:处理器为Intel(R)Pentium(R)CPU,主频为3GHz,内存为4GB。
本发明仿真实验的软件平台为:Linux操作系统和IC617。
仿真软件为Spectre RF,仿真采用SMIC 55nm CMOS工艺,给定电源电压VDD为0.6V,第一偏置电压VB1和第二偏置电压VB2为550mV,第三偏置电压VB3为1.8V,工作温度为26℃,注入锁定分频器的自由振荡频率为4.07GHz。
2.仿真内容及其结果分析:
仿真实验1,设置输入信号频率的扫描范围为4GHz-13GHz,对本实例的输入功率灵敏度进行仿真,结果如图4所示。图4中的横坐标表示输出信号的频率,单位为GHz,纵坐标表示输入信号的功率,单位为dBm,图4中的曲线是仿真得到的注入锁定分频器的最小输入功率,即输入功率灵敏度。从图4的结果可以看出,本实例的锁定范围可达94.3%,相较现有结构有了很大提升。
仿真实验2,设置注入信号的频率为8GHz,对本实例的交流注入信号和交流输出信号进行瞬态仿真,结果如图5所示。图5的横坐标表示时间变量,单位为nS,纵坐标表示信号电压幅度值,单位为V,图5中的虚曲线代表仿真得到的交流注入信号的瞬态波形,图5中的实曲线代表仿真得到的交流输出信号的瞬态波形。由图5可以看出,本实例的交流输出信号频率为交流注入信号频率的一半,实现了二分频功能。
上述的理论分析和仿真结果表明,本发明的宽频带注入锁定分频器,在实现正常分频功能的同时,具有更宽的注入频率锁定范围和更低的直流功耗。
以上描述仅为本发明的一个具体事例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,对其进行形式和细节上的各种修改和改变。但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (6)
1.一种宽频带注入锁定分频器,包括注入晶体管Mi、电感电容谐振腔、振荡器和电流源,注入晶体管Mi连接在振荡器的正、负信号输出端之间,电感电容谐振腔连接在电源电压VDD与振荡器信号输出端之间,其特征在于:
所述振荡器,采用Colpitts结构,其包括第一NMOS晶体管M1、第二NMOS晶体管M2及外围元件;这两个晶体管M1和M2的栅端均连接到第三偏置电压VB3;且第一晶体管M1的源端与漏端之间连接有第一电容C1,第二晶体管M2的源端与漏端之间连接有第二电容C2,第一晶体管M1的源端与第二晶体管M2的源端之间连接有第三电容C3,这三个电容形成电容正反馈结构,用于降低振荡器起振条件;第一晶体管M1的漏端与其正信号输出端V1之间连接有第一阻隔电感L1,第二晶体管M2的漏端与其负信号输出端V2之间连接有第二阻隔电感L2,这两个电感用于实现正反馈结构与信号输出端之间的隔离,扩展分频器的锁定范围;
所述电流源,采用开关电流源,其包括第三NMOS晶体管M3和第四NMOS晶体管M4,这两个晶体管的源端均连接电源地GND;该第三NMOS 晶体管M3,其栅端与第四晶体管M4的漏端连接,其漏端与Colpitts振荡器中第一晶体管M1的源端连接;该第四晶体管M4,其栅端与 第三NMOS 晶体管M3的漏端连接,其源端与Colpitts振荡器中第二晶体管M2的源端连接,形成交叉耦合的尾电流源,为振荡器提供交替导通的尾电流;
上述四个晶体管M1、M2、M3、M4的体端均连接有衬底偏置电路,用于减小晶体管阈值电压,降低电路的直流功耗。
2.根据权利要求1所述的注入锁定分频器,其特征在于,所述注入晶体管Mi,其源端与振荡器的正信号输出端V1连接,其漏端与振荡器的负信号输出端V2连接,其栅端与直流电压VDC和注入信号Vi连接,用于实现注入信号Vi与Colpitts振荡器的振荡信号的混频,在振荡器的信号输出端产生分频信号。
3.根据权利要求1所述的注入锁定分频器,其特征在于,所述衬底偏置电路,包括第一偏置电阻R1和第二偏置电阻R2,第一偏置电压VB1通过第一偏置电阻R1连接Colpitts振荡器中两个晶体管M1、M2的体端,第二偏置电压VB2通过第二偏置电阻R2连接开关电流源中两个晶体管M3、M4的体端,用于实现晶体管的正向衬底偏置。
4.根据权利要求1所述的注入锁定分频器,其特征在于,所述电感电容谐振腔,包括第三电感L3和第四电感L4,该第三电感L3连接在电源电压VDD与振荡器的正信号输出端V1之间,该第四电感L4连接在电源电压VDD与振荡器的负信号输出端V2之间,这两个电感取值相同。
5.根据权利要求1所述的注入锁定分频器,其特征在于,所述Colpitts结构振荡器中的二个阻隔电感L1和L2的取值相同,且小于电感电容谐振腔中两个电感L3和L4的取值。
6.根据权利要求3所述的注入锁定分频器,其特征在于,所述衬底偏置电路中第一偏置电阻R1和第二偏置电阻R2的取值在5KΩ-10KΩ范围内调节,以确保偏置电压的无损传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110028046.4A CN112886927B (zh) | 2021-01-11 | 2021-01-11 | 宽频带注入锁定分频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110028046.4A CN112886927B (zh) | 2021-01-11 | 2021-01-11 | 宽频带注入锁定分频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112886927A CN112886927A (zh) | 2021-06-01 |
CN112886927B true CN112886927B (zh) | 2022-12-06 |
Family
ID=76047587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110028046.4A Active CN112886927B (zh) | 2021-01-11 | 2021-01-11 | 宽频带注入锁定分频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112886927B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777871A (zh) * | 2009-01-09 | 2010-07-14 | 复旦大学 | 一种注入锁定分频器 |
CN106487382A (zh) * | 2016-10-13 | 2017-03-08 | 天津大学 | 一种多模分频的注入锁定分频器 |
CN107743025A (zh) * | 2017-11-27 | 2018-02-27 | 常州欣盛微结构电子有限公司 | 一种用于芯片电路的超低压两级环形压控振荡器 |
CN108141177A (zh) * | 2016-07-15 | 2018-06-08 | 华为技术有限公司 | 一种振荡器 |
CN111313892A (zh) * | 2018-12-12 | 2020-06-19 | 天津大学青岛海洋技术研究院 | 一种宽锁定范围的可切换双核注入锁定分频器 |
US10771064B1 (en) * | 2019-07-02 | 2020-09-08 | National Chi Nan University | Injection locked frequency divider |
CN111726139A (zh) * | 2020-06-17 | 2020-09-29 | 广州昂瑞微电子技术有限公司 | 一种除二分频电路及蓝牙收发机 |
CN111740705A (zh) * | 2020-07-10 | 2020-10-02 | 西安电子科技大学 | 一种消除非线性的低噪声放大器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI336991B (en) * | 2007-02-15 | 2011-02-01 | Univ Nat Taiwan Science Tech | Injection locked frequency divider |
US7961058B2 (en) * | 2009-05-29 | 2011-06-14 | The Hong Kong University Of Science And Technology | Frequency divider using an injection-locking-range enhancement technique |
-
2021
- 2021-01-11 CN CN202110028046.4A patent/CN112886927B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101777871A (zh) * | 2009-01-09 | 2010-07-14 | 复旦大学 | 一种注入锁定分频器 |
CN108141177A (zh) * | 2016-07-15 | 2018-06-08 | 华为技术有限公司 | 一种振荡器 |
CN106487382A (zh) * | 2016-10-13 | 2017-03-08 | 天津大学 | 一种多模分频的注入锁定分频器 |
CN107743025A (zh) * | 2017-11-27 | 2018-02-27 | 常州欣盛微结构电子有限公司 | 一种用于芯片电路的超低压两级环形压控振荡器 |
CN111313892A (zh) * | 2018-12-12 | 2020-06-19 | 天津大学青岛海洋技术研究院 | 一种宽锁定范围的可切换双核注入锁定分频器 |
US10771064B1 (en) * | 2019-07-02 | 2020-09-08 | National Chi Nan University | Injection locked frequency divider |
CN111726139A (zh) * | 2020-06-17 | 2020-09-29 | 广州昂瑞微电子技术有限公司 | 一种除二分频电路及蓝牙收发机 |
CN111740705A (zh) * | 2020-07-10 | 2020-10-02 | 西安电子科技大学 | 一种消除非线性的低噪声放大器 |
Non-Patent Citations (3)
Title |
---|
CMOS-RC Colpitts Oscillator Design Using Floating Fractional-Order Inductance Simulator;Aslihan Kartci;《2018 IEEE 61st International Midwest Symposium on Circuits and Systems (MWSCAS)》;20190124;全文 * |
一种基于Class-C LC-tank的低压2分频注入锁定分频器;高婉航;《南开大学学报(自然科学版)》;20170228;全文 * |
应用在Ku波段的低功耗宽锁定范围CMOS注入锁定分频器;廉琛等;《复旦学报(自然科学版)》;20121215(第06期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112886927A (zh) | 2021-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7961058B2 (en) | Frequency divider using an injection-locking-range enhancement technique | |
US8792845B2 (en) | Oscillator | |
CN107124157B (zh) | 一种高q值、电感值可粗调细调的宽频带有源电感 | |
CN103684424B (zh) | 一种基于源极退化电容的宽锁定范围电流模锁存分频器 | |
CN102158228A (zh) | 极低电压毫米波注入锁定二分频器 | |
Kumar | A low power voltage controlled oscillator design | |
CN111181553A (zh) | 一种基于有源电感负载的环形振荡器延迟单元 | |
Ghanbari Khorram et al. | Proposed 3.5 µW CNTFET-MOSFET hybrid CSVCO for power-efficient gigahertz applications | |
Yan et al. | A low power wide tuning range two stage ring VCO with frequency enhancing | |
CN106130484B (zh) | 基于缓冲器反馈的压控振荡器 | |
CN112886927B (zh) | 宽频带注入锁定分频器 | |
Rahin et al. | Tunable Ring Oscillator Based on DTMOS and FGMOS Inverters with High Frequency and Low Power in 180 nm CMOS Technology | |
CN111147021B (zh) | 一种压控振荡器 | |
Lai | Design of 1V CMOS 5.8 GHz VCO with switched capacitor array tuning for intelligent sensor fusion | |
Gaoding et al. | A fully integrated sub-GHz inductor-less VCO with a frequency doubler | |
CN108599762B (zh) | 一种双模低功耗宽锁定范围的注入锁定分频器 | |
JP2007208589A (ja) | 周波数分周器 | |
TWI437815B (zh) | Oscillator | |
Eken et al. | Multiple-GHz ring and LC VCOs in 0.18/spl mu/m CMOS | |
CN113746428B (zh) | 一种基于负阻增强的太赫兹振荡器 | |
CN117559915B (zh) | 一种基于双路径电感的双模振荡器 | |
Xiangning et al. | A fully integrated differential double frequency wide tuning range CMOS LC VCO for 2.4 GHz IEEE802. 15.4/ZigBee | |
Hsu et al. | Implementation of 5GHz current-reused VCO with linearity | |
Liu et al. | A 70GHz VCO with 8GHz Tuning Range in 0.13 um CMOS Technology | |
Lai et al. | Divide-by-5 Injection-Locked Frequency Divider Using Assisted Low-modulus Injection Technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |