CN109560774B - 一种能在不同频段实现不同分频比功能的注入锁定分频器 - Google Patents

一种能在不同频段实现不同分频比功能的注入锁定分频器 Download PDF

Info

Publication number
CN109560774B
CN109560774B CN201811435535.6A CN201811435535A CN109560774B CN 109560774 B CN109560774 B CN 109560774B CN 201811435535 A CN201811435535 A CN 201811435535A CN 109560774 B CN109560774 B CN 109560774B
Authority
CN
China
Prior art keywords
frequency
division
signal injection
signal
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811435535.6A
Other languages
English (en)
Other versions
CN109560774A (zh
Inventor
马凯学
王豪
孟凡易
牟首先
马宗琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sctc Tech Co ltd
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201811435535.6A priority Critical patent/CN109560774B/zh
Publication of CN109560774A publication Critical patent/CN109560774A/zh
Application granted granted Critical
Publication of CN109560774B publication Critical patent/CN109560774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device

Abstract

本发明公开了一种能在不同频段实现不同分频比功能的注入锁定分频器,所述注入锁定分频器包括:多分频模式信号注入装置和LC谐振单元;所述多分频模式信号注入装置包括2分频信号注入装置和3分频信号注入装置,所述2分频信号注入装置和3分频信号注入装置分别通过偏置开关装置独立控制其信号注入模式的开启和关断,以在不同频段实现不同分频比;且所述2分频信号注入装置和3分频信号注入装置均注入差分信号,不需要对信号注入做同相信号注入与反相信号注入的改变。本发明应用于5G通信系统可以解决不同频段之间间距过大,不易分频的问题,并且极大的降低了后级分频器设计所需的带宽,降低了后级分频器的设计难度。

Description

一种能在不同频段实现不同分频比功能的注入锁定分频器
技术领域
本发明涉及集成电路技术领域,具体涉及一种能在不同频段实现不同分频比功能的注入锁定分频器(Injection Locked Frequency Divider,ILFD)。
背景技术
微波毫米波电路及其集成系统是无线/移动通讯、雷达、导弹制导、射电天文等无线系统射频前端的关键技术,也是电路与系统学科的热点研究领域。5G通信更是近年来研究的热点。5G通信覆盖多个通信频段且频率较高,并且不同频段之间的间距很大,这给5G通信电路系统的设计带来了不小的挑战。锁相环作为电路系统的频率源,5G通信系统的多频段设计要求是它面临的很大的一个挑战。分频器作为锁相环中的一个重要组成单元,面临着严峻的设计挑战。考虑到5G通信的频段较高,因此应用于5G通信的锁相环中的分频器往往需要多级分频以及多种分频器的联合分频,最终才能将信号分频到MHz的频段,进而与晶振进行鉴相。分频器的带宽,功耗,尺寸等特性直接或间接的决定了锁相环的设计,进而影响微波毫米波电路及其集成系统的发展。
注入锁定分频器是一种能工作在射频频段甚至太赫兹频段的分频器。与数字分频器相比,注入锁定分频器能工作在极高的频段,且高频工作时功耗相对很低。注入锁定分频器是锁相环中工作频率最高的模块之一,占据了锁相环设计中相当一部分的功耗。一般来说,注入锁定分频器的输入功率越大,分频带宽越宽。但在毫米波频段,压控振荡器的输出功率不会太高,这给接在它之后的注入锁定分频器的设计带来了一定难度。考虑到5G通信系统中多个频段的工作频率较高且频段之间的间距很大,比如5G通信中的关键频点28GHz、39GHz,这之间有11个GHz的带宽,并且这11个GHz的频段中大部分不是5G通信的频段范围。如此大的设计带宽给注入锁定分频器的设计更是带来了极大的挑战。并且如果按照同一分频比对上述不同频段进行分频,分频后的相对带宽百分比并不会减少,因此也给后级分频器的设计带来不小的设计难度。
发明内容
为了解决现有技术存在的技术难题,本发明提供了一种能应用于5G通信系统的在不同频段具有不同分频比的注入锁定分频器,不同分频比的实现方式是通过分别导通与关断不同分频比的信号注入装置来实现。例如,在24GHz~30GHz的频段进行2分频时,通过加偏压导通2分频的信号注入装置、关闭3分频的信号注入装置,分频后频率为12GHz~15GHz;在36GHz~45GHz的频段进行3分频时,通过加偏压导通3分频的信号注入装置、关闭2分频的信号注入装置,分频后频率为12GHz~15GHz。也就是说本级注入锁定分频器的带宽是24GHz~30GHz和36GHz~45GHz(频带宽度15个GHz),下一级分频器的带宽设计只需满足12GHz~15GHz(频带宽度3个GHz)即可。这样在5G通信的不同频段中,分频后可以使频率落在相同的频率范围,方便后续继续进行分频操作。上述设计解决了5G通信系统中不同频段之间间距过大,不易分频的问题,并且极大的降低了后级分频器设计所需的带宽,降低了后级分频器的设计难度。本发明提供的一种能够在不同频段实现不同分频比功能的注入锁定分频器,能应用于5G通信系统,但其应用范围并不仅限于5G通信系统。
本发明通过下述技术方案实现:
一种能在不同频段实现不同分频比功能的注入锁定分频器,所述注入锁定分频器包括:多分频模式信号注入装置和LC谐振单元;所述多分频模式信号注入装置包括2分频信号注入装置和3分频信号注入装置,所述2分频信号注入装置和3分频信号注入装置分别通过偏置开关装置独立控制其信号注入模式的开启和关断,以在不同频段实现不同分频比;且所述2分频信号注入装置和3分频信号注入装置均注入差分信号,不需要对信号注入做同相信号注入与反相信号注入的改变。
优选的,所述2分频信号注入装置包括:两个场效应晶体管或双极性晶体管M6和M7,M6的栅极或基极通过电容C3输入信号Vinj+,M6的栅极或基极通过电阻R4接偏置电压V4,M6作为二分频的信号注入,通过开关偏置装置来控制二分频模式的开启与关断,M7的栅极或基极通过电容C4输入信号Vinj-,M7虚置,仅作为差分信号的另一端注入,M7是为保证信号注入的对称性而存在的,并无实际的分频功能;所述3分频信号注入装置包括:两个场效应晶体管或双极性晶体管M4和M5,M4的栅极或基极通过电容C1输入信号Vinj+,且M4的栅极或基极通过电阻R2接偏置电压V2,M5的栅极或基极通过电容C2输入信号Vinj-,且M5的栅极或基极通过电阻R3接偏置电压V3,且M4和M5作为三分频的信号注入,通过开关偏置装置来控制三分频模式的开启与关断;所述信号Vinj+和信号Vinj-是幅度相同、相位相差180度的差分信号。
优选的,通过控制偏置电压V2、V3、V4,实现控制不同分频比的场效应晶体管或双极性晶体管的导通与关断,来选择进行2分频或3分频,当需要实现3分频时需要场效应晶体管或双极性晶体管M4和M5,M4和M5分别从栅极或基极注入差分信号Vinj+和Vinj-;当需要实现2分频时需要场效应晶体管或双极性晶体管M6和M7,M6和M7分别从栅极或基极注入差分信号Vinj+和Vinj-。
优选的,所述注入锁定分频器还包括开关电容阵列,所述开关电容阵列包括四组并联的相同结构的开关电容,所述开关电容由一个场效应晶体管或双极性晶体管、两个电容、三个电阻构成,其中,所述场效应晶体管或双极性晶体管的栅极或基极通过一个电阻接偏置电压,所述场效应晶体管或双极性晶体管的漏极/集电极和源极/发射极分别通过一个电阻接地,且所述场效应晶体管或双极性晶体管的漏极/集电极和源极/发射极分别接一个电容,所述场效应晶体管或双极性晶体管导通与关断时,同时配合电容,通过改变电容值来改变分频范围,增大选频带宽。
优选的,还包括多电感耦合变压器装置,所述多电感耦合变压器装置包括LC谐振单元中的电感单元、信号耦合输出装置和开关耦合电感装置,所述电感单元包括最外圈的谐振电感,提供选频功能;所述信号耦合输出装置为中间一圈的输出级电感,通过电感之间的耦合将信号进行输出;所述开关耦合电感装置包括最内圈的开关耦合电感,所述开关耦合电感的两个端口之间接场效应晶体管或双极性晶体管M12的漏极/集电极和源极/发射极,且所述开关耦合电感的两端分别通过电阻接地,M12的栅极/基极通过电阻接偏置电压,通过M12的导通与关断来改变最外圈电感与最内圈电感之间的电感耦合系数,进而通过改变电感量以改变选频的频率,增大选频带宽。
优选的,所述谐振电感、输出级电感和开关耦合电感组成变压器结构。
优选的,所述LC谐振单元包括:负阻单元、谐振电感与电容、尾电流源。
优选的,所述负阻单元包括两个交叉耦合的场效应晶体管或双极性晶体管M1和M2
优选的,所述尾电流源包括场效应晶体管或双极性晶体管M3,所述M3的栅极/基极通过电阻接偏置电压V1,以保证电路中的电流精确调控。
本发明具有如下的优点和有益效果:
1、本发明的注入锁定分频器可在不同频段实现不同的分频比。应用于5G通信系统可以解决不同频段之间间距过大,不易分频的问题。并且极大的降低了后级分频器设计所需的带宽,降低了后级分频器的设计难度。
2、本发明在同一电路中集成了不同分频比信号注入装置,且不同分频比信号注入装置独立控制,同时本发明的信号注入装置均注入差分信号,不需要对信号注入作同相信号与反向信号注入处理,本发明采用开关偏置即可实现简单切换,实现不同分频比信号注入,结构简单易实现,易于推广。
3、本发明在不同频段实现不同分频比的同时,采用了变压器结构:多个电感耦合构成变压器结构,采用多个电感,但是并没有占据过多的芯片面积。
4、本发明采用开关耦合电感装置与开关电容阵列,可以极大的增加分频带宽。
5、本发明采用信号耦合输出装置,未使用输出缓冲器装置,减少了芯片面积与功耗,进而降低了成本。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1为本发明的注入锁定分频器电路原理图。
图2为本发明提供的多电感耦合变压器装置。
图3为本发明提供的多分频模式注入装置。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例
本实施例提供了一种能应用于5G通信系统的在不同频段具有不同分频比的注入锁定分频器,如图1所示,所述注入锁定分频器包括:多分频模式信号注入装置和LC谐振单元。
其中,多分频模式信号注入装置包括2分频信号注入装置和3分频信号注入装置。2分频信号注入装置包含:单个场效应晶体管或双极性晶体管M6,虚置的单个场效应晶体管或双极性晶体管M7。3分频信号注入装置包括:2个场效应晶体管或双极性晶体管M4和M5。LC谐振单元包括:负阻单元,谐振电感与电容,尾电流源。
如图1和图3所示,本实施例中,M4和M5是NMOS型晶体管,负责3分频模式的信号注入,M4输入信号Vinj+,M5输入信号Vinj-,Vinj+和Vinj-是幅度相同、相位相差180度的差分信号。同时有开关偏置装置来控制三分频模式的开启与关断,M4管的栅极接电阻R2,然后接偏置电压V2,当偏压为1.2V时,M4管导通,Vinj+信号注入;当偏压为0V时,M4管关断,Vinj+信号无法注入。M5管的栅极接电阻R3,然后接偏置电压V3,当偏压为1.2V时,M5管导通,Vinj-信号注入;当偏压为0V时,M5管关断,Vinj-信号无法注入。电容C1和电容C2是隔直电容。电阻R2和电阻R3是大电阻,防止射频信号的泄露。M6和M7是NMOS型晶体管,负责2分频模式的信号注入,M6输入信号Vinj+,M7输入信号Vinj-,M6管接入电路中,作为二分频的信号注入,同时有开关偏置装置来控制二分频模式的开启与关断。M7管是为了维持差分信号注入的对称性而存在的,实际上M7并不起对信号进行分频的作用。M6管的栅极接电阻R4,然后接偏置电压V4,当偏压为1.2V时,M6管导通,Vinj+信号注入;当偏压为0V时,M6管关断,Vinj+信号无法注入。电容C3和电容C4是隔直电容。电阻R4是大电阻,防止射频信号的泄露。综上,通过将控制不同分频比的NMOS管的偏置导通与关断,来选择进行2分频或3分频。要实现3分频的功能时需要晶体管M4和M5,需要设置V2的偏置使M4管导通,设置V3的偏置使M5管导通,设置V4的偏置使M6管关断,M4和M5分别从栅极注入幅度相同,相位相差180度的差分信号Vinj+和Vinj-。要实现2分频的功能时需要晶体管M6,需要设置V2的偏置使M4管关断,设置V3的偏置使M5管关断,设置V4的偏置使M6管导通,从M6的栅极注入Vinj+信号来实现2分频的功能。M7管是为实现和3分频注入信号的相同性,同时与M6管信号注入的对称性而设计的。实际上,M7管在电路中并无实际的分频功能,而是为电路以及注入信号通路的对称性而设计的。M4管和M6管的注入信号是同一信号Vinj+。M5管和M7管的注入信号是同一信号Vinj-。即所述2分频信号注入装置和3分频信号注入装置均注入差分信号,不需要对信号注入做同相信号注入与反相信号注入的改变。如上所述的2分频和3分频信号注入装置实现原理过程,在另外的实施例中,还能将NMOS型晶体管替换为其他场效应晶体管(例如,PMOS型晶体管)或者双极性晶体管(BJT)来实现2分频和3分频,仅根据不同晶体管的特性对控制过程作适应性的变化即可。
作为优选,如图1所示,本实施例的分频器还包括开关电容阵列,由NMOS型晶体管M8,和电容C5、C6,电阻R5、R6、R7组成第一组开关电容。M8管的栅极接电阻R7,然后接偏置电压V5,当偏压为1.2V时,M8管导通;当偏压为0V时,M8管关断。当M8管导通与关断时,同时配合电容C5和C6,则接入电路中的电容值则不同,因此改变了分频范围。电阻R5、R6是大电阻,是为M8管的漏极和源极提供0V的直流电位,这样可以保证在M8管的栅极加偏压时,M8管能够正常的导通与关断。若没有R5和R6,则M8管的漏极与源极直流电位无法确定,当在M8管的栅极加偏压,不能确保M8管的正常导通与关断,因此需要电阻R5和R6。电阻R5、R6、R7是大电阻,可以防止射频信号的泄露。由NMOS型晶体管M9,和电容C7、C8,电阻R8、R9、R10组成第二组开关电容。M9管的栅极接电阻R10,然后接偏置电压V6,当偏压为1.2V时,M9管导通;当偏压为0V时,M9管关断。当M9管导通与关断时,同时配合电容C7和C8,则接入电路中的电容值则不同,因此改变了分频范围。电阻R8、R9是大电阻,是为M9管的漏极和源极提供0V的直流电位,这样可以保证在M9管的栅极加偏压时,M9管能够正常的导通与关断。若没有R8和R9,则M9管的漏极与源极直流电位无法确定,当在M9管的栅极加偏压,不能确保M9管的正常导通与关断,因此需要电阻R8和R9。电阻R8、R9、R10是大电阻,可以防止射频信号的泄露。由NMOS型晶体管M10,和电容C9、C10,电阻R11、R12、R13组成第三组开关电容。M10管的栅极接电阻R13,然后接偏置电压V7,当偏压为1.2V时,M10管导通;当偏压为0V时,M10管关断。当M10管导通与关断时,同时配合电容C9和C10,则接入电路中的电容值则不同,因此改变了分频范围。电阻R11、R12是大电阻,是为M10管的漏极和源极提供0V的直流电位,这样可以保证在M10管的栅极加偏压时,M10管能够正常的导通与关断。若没有R11和R12,则M10管的漏极与源极直流电位无法确定,当在M10管的栅极加偏压,不能确保M10管的正常导通与关断,因此需要电阻R11和R12。电阻R11、R12、R13是大电阻,可以防止射频信号的泄露。由NMOS型晶体管M11,和电容C11、C12,电阻R14、R15、R16组成第四组开关电容。M11管的栅极接电阻R16,然后接偏置电压V8,当偏压为1.2V时,M11管导通;当偏压为0V时,M11管关断。当M11管导通与关断时,同时配合电容C11和C12,则接入电路中的电容值则不同,因此改变了分频范围。电阻R14、R15是大电阻,是为M11管的漏极和源极提供0V的直流电位,这样可以保证在M11管的栅极加偏压时,M11管能够正常的导通与关断。若没有R14和R15,则M11管的漏极与源极直流电位无法确定,当在M11管的栅极加偏压,不能确保M11管的正常导通与关断,因此需要电阻R14和R15。电阻R14、R15、R16是大电阻,可以防止射频信号的泄露。采用开关电容阵列的方式可以增加选频范围。如上所述的开关电容阵列实现原理过程,在另外的实施例中,还能将NMOS型晶体管替换为其他场效应晶体管(例如,PMOS型晶体管)或者双极性晶体管(BJT)来实现,仅根据不同晶体管的特性对控制过程作适应性的变化即可。
作为优选,本实施例的分频器还包括多电感耦合变压器装置,所述多电感耦合变压器装置包括:LC谐振单元中的电感单元,信号耦合输出装置,开关耦合电感装置。如图1和图2所示,多电感耦合变压器装置由3个电感组成,电感1(最外圈的电感)是谐振电感,即LC谐振单元中的电感单元,提供选频功能。电感2(中间一圈的电感)是输出级电感,即信号耦合输出装置,通过电感之间的耦合将信号进行输出,Vout+与Vout-即为输出的差分信号,采用这种方式输出信号,可以不用设计缓冲器电路,有节约电路面积的优点。电感3(最内圈电感)是开关耦合电感,即开关耦合电感装置,电感3的两个端口之间接着NMOS管M12的漏极和源极,在电感3的两端分别接电阻R17和电阻R18到地,电阻R17、R18是大电阻,可以防止射频信号泄露,同时为电感3提供0V的直流电位,并且为NMOS管M12的漏极与源极提供0V的直流电位,防止NMOS管M12的漏极与源极无明确的直流电位而导致在M12管的栅极加偏压时,M12管无法导通与关断,进而无法改变电感3和电感1的耦合状态的情况出现。M12管的栅极接电阻R19,然后接偏置电压V9,当偏压为1.2V时,M12管导通;当偏压为0V时,M12管关断。电阻R19是大电阻,可以防止射频信号的泄露。M12管导通与关断时,电感3与电感1的耦合系数不同,从而改变了电感1的电感量,改变选频的频率。采用多电感耦合变压器装置可以极大的增加选频带宽。同时3个电感组成了变压器结构,并不会占据过多的电路面积。如上所述的多电感耦合变压器装置实现原理和过程,在另外的实施例中,还能将NMOS型晶体管替换为其他场效应晶体管(例如,PMOS型晶体管)或者双极性晶体管(BJT)进行控制,以改变电感3和电感1的耦合系数,仅根据不同晶体管的特性对控制过程作适应性的变化即可。
作为优选,如图1所示,本实施例采用两个交叉耦合的NMOS管M1和M2作为负阻单元,为电路提供负阻单元,帮助电路谐振。在另外的实施例中,还能将NMOS型晶体管替换为其他场效应晶体管(例如,PMOS型晶体管)或者双极性晶体管(BJT)作为负阻单元,仅根据不同晶体管的特性作适应性的变化即可。
作为优选,如图1所示,本实施例采用NMOS型晶体管M3,为电路提供尾电流源,保证电路中的电流可以精确调控,且电流不随温度和电源电压的变化而产生大的变化。M3管的栅极接电阻R1,然后接偏置电压V1,电阻R1是大电阻,防止射频信号的泄露。在另外的实施例中,也可采用其他场效应晶体管(例如,PMOS型晶体管)或双极性晶体管(BJT)为电路提供尾电流源,仅根据不同晶体管的特性作适应性的变化即可。
本实施例提供的一种能应用于5G通信系统的在不同频段具有不同分频比的注入锁定分频器,采用了多分频模式信号注入技术,多电感耦合变压器技术,LC谐振单元,开关电容阵列技术。其中,创新性的提出了多分频模式信号注入技术,解决了5G通信系统中不同频段之间间距过大,不易分频的问题。采用上述技术,设计了1款应用于5G通信系统的在不同频段具有不同分频比的注入锁定分频器,在-5dBm的差分信号注入情况下,二分频模式时,带宽21.00~33.50GHz(45.87%),分频后信号为10.50~16.75GHz,功耗4.60mW;三分频模式时,带宽35.40~45.30GHz(24.54%),分频后信号为11.80~15.10GHz,功耗6.12mW。从上述结果可知,本发明实现了能应用于5G通信系统的在不同频段具有不同分频比的注入锁定分频器。本发明提供的一种能够在不同频段实现不同分频比功能的注入锁定分频器,能应用于5G通信系统,但其应用范围并不仅限于5G通信系统。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种能在不同频段实现不同分频比功能的注入锁定分频器,其特征在于,所述注入锁定分频器包括:多分频模式信号注入装置和LC谐振单元;所述多分频模式信号注入装置包括2分频信号注入装置和3分频信号注入装置,所述2分频信号注入装置和3分频信号注入装置分别通过偏置开关装置独立控制其信号注入模式的开启和关断,以在不同频段实现不同分频比;且所述2分频信号注入装置和3分频信号注入装置均注入差分信号,不需要对信号注入做同相信号注入与反相信号注入的改变;所述2分频信号注入装置包括:两个场效应晶体管或双极性晶体管M6和M7,M6的栅极或基极通过电容C3输入信号Vinj+,M6的栅极或基极通过电阻R4接偏置电压V4,M6作为二分频的信号注入,通过开关偏置装置来控制二分频模式的开启与关断,M7的栅极或基极通过电容C4输入信号Vinj-,M7虚置,仅作为差分信号的另一端注入,M7是为保证信号注入的对称性而存在的,并无实际的分频功能;所述3分频信号注入装置包括:两个场效应晶体管或双极性晶体管M4和M5,M4的栅极或基极通过电容C1输入信号Vinj+,且M4的栅极或基极通过电阻R2接偏置电压V2,M5的栅极或基极通过电容C2输入信号Vinj-,且M5的栅极或基极通过电阻R3接偏置电压V3,且M4和M5作为三分频的信号注入,通过开关偏置装置来控制三分频模式的开启与关断;所述信号Vinj+和信号Vinj-是幅度相同、相位相差180度的差分信号。
2.根据权利要求1所述的注入锁定分频器,其特征在于,通过控制偏置电压V2、V3、V4,实现控制不同分频比的场效应晶体管或双极性晶体管的导通与关断,来选择进行2分频或3分频,当需要实现3分频时需要场效应晶体管或双极性晶体管M4和M5,M4和M5分别从栅极或基极注入差分信号Vinj+和Vinj-;当需要实现2分频时需要场效应晶体管或双极性晶体管M6和M7,M6和M7分别从栅极或基极注入差分信号Vinj+和Vinj-。
3.根据权利要求1-2任一项所述的注入锁定分频器,其特征在于,所述注入锁定分频器还包括开关电容阵列,所述开关电容阵列包括四组并联的相同结构的开关电容,所述开关电容由一个场效应晶体管或双极性晶体管、两个电容、三个电阻构成,其中,所述场效应晶体管或双极性晶体管的栅极或基极通过一个电阻接偏置电压,所述场效应晶体管或双极性晶体管的漏极/集电极和源极/发射极分别通过一个电阻接地,且所述场效应晶体管或双极性晶体管的漏极/集电极和源极/发射极分别接一个电容,所述场效应晶体管或双极性晶体管导通与关断时,同时配合电容,通过改变电容值来改变分频范围,增大选频带宽。
4.根据权利要求3所述的注入锁定分频器,其特征在于,还包括多电感耦合变压器装置,所述多电感耦合变压器装置包括LC谐振单元中的电感单元、信号耦合输出装置和开关耦合电感装置,所述电感单元包括最外圈的谐振电感,提供选频功能;所述信号耦合输出装置为中间一圈的输出级电感,通过电感之间的耦合将信号进行输出;所述开关耦合电感装置包括最内圈的开关耦合电感,所述开关耦合电感的两个端口之间接场效应晶体管或双极性晶体管M12的漏极/集电极和源极/发射极,且所述开关耦合电感的两端分别通过电阻接地,M12的栅极/基极通过电阻接偏置电压,通过M12的导通与关断来改变最外圈电感与最内圈电感之间的电感耦合系数,进而通过改变电感量以改变选频的频率,增大选频带宽。
5.根据权利要求4所述的注入锁定分频器,其特征在于,所述谐振电感、输出级电感和开关耦合电感组成变压器结构。
6.根据权利要求1-2任一项所述的注入锁定分频器,其特征在于,所述LC谐振单元包括:负阻单元、谐振电感与电容、尾电流源。
7.根据权利要求6所述的注入锁定分频器,其特征在于,所述负阻单元包括两个交叉耦合的场效应晶体管或双极性晶体管M1和M2
8.根据权利要求6所述的注入锁定分频器,其特征在于,所述尾电流源包括场效应晶体管或双极性晶体管M3,所述M3的栅极/基极通过电阻接偏置电压V1,以保证电路中的电流精确调控。
CN201811435535.6A 2018-11-28 2018-11-28 一种能在不同频段实现不同分频比功能的注入锁定分频器 Active CN109560774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811435535.6A CN109560774B (zh) 2018-11-28 2018-11-28 一种能在不同频段实现不同分频比功能的注入锁定分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811435535.6A CN109560774B (zh) 2018-11-28 2018-11-28 一种能在不同频段实现不同分频比功能的注入锁定分频器

Publications (2)

Publication Number Publication Date
CN109560774A CN109560774A (zh) 2019-04-02
CN109560774B true CN109560774B (zh) 2021-09-14

Family

ID=65867955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811435535.6A Active CN109560774B (zh) 2018-11-28 2018-11-28 一种能在不同频段实现不同分频比功能的注入锁定分频器

Country Status (1)

Country Link
CN (1) CN109560774B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115580291B (zh) * 2022-09-27 2024-03-26 电子科技大学 无直流功耗的低温低噪声参数分频器电路及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105262478A (zh) * 2015-11-16 2016-01-20 东南大学 一种基于e-tspc结构的低功耗2/3分频器电路
CN106487382A (zh) * 2016-10-13 2017-03-08 天津大学 一种多模分频的注入锁定分频器
CN107017912A (zh) * 2017-04-12 2017-08-04 电子科技大学 一种多标准全双工二次变频式收发机
CN108599762A (zh) * 2018-04-26 2018-09-28 深圳大学 一种双模低功耗宽锁定范围的注入锁定分频器
CN108768302A (zh) * 2018-05-18 2018-11-06 南京邮电大学 一种除三注入锁定分频器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961058B2 (en) * 2009-05-29 2011-06-14 The Hong Kong University Of Science And Technology Frequency divider using an injection-locking-range enhancement technique
CN102356547B (zh) * 2010-01-22 2014-04-09 松下电器产业株式会社 注入锁定分频器、以及锁相环电路
CN102386915B (zh) * 2010-09-06 2014-06-18 财团法人工业技术研究院 注入锁定分频器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105262478A (zh) * 2015-11-16 2016-01-20 东南大学 一种基于e-tspc结构的低功耗2/3分频器电路
CN106487382A (zh) * 2016-10-13 2017-03-08 天津大学 一种多模分频的注入锁定分频器
CN107017912A (zh) * 2017-04-12 2017-08-04 电子科技大学 一种多标准全双工二次变频式收发机
CN108599762A (zh) * 2018-04-26 2018-09-28 深圳大学 一种双模低功耗宽锁定范围的注入锁定分频器
CN108768302A (zh) * 2018-05-18 2018-11-06 南京邮电大学 一种除三注入锁定分频器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Divide-by-Three Injection-Locked Frequency Divider Combined With Divide-by-Two Locking;Janne-Wha Wu 等;《IEEE Microwave and Wireless Components Letters》;20131130;第23卷(第11期);第590-592页,图1,4 *

Also Published As

Publication number Publication date
CN109560774A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
US7656205B2 (en) Dual-injection locked frequency dividing circuit
CN102201789B (zh) Lnb下变频芯片电路及芯片、lnb下变频电路及方法
CN106487382B (zh) 一种多模分频的注入锁定分频器
US8067987B2 (en) Millimeter-wave wideband voltage controlled oscillator
TWI548202B (zh) 具有強耦合lc槽的積體電路架構
US8193868B2 (en) Switched capacitor circuit for a voltage controlled oscillator
US7592875B2 (en) Injection-locked oscillator circuit
US8792845B2 (en) Oscillator
CN113839619B (zh) 一种高功率、高效率的片上硅基双模太赫兹信号源结构
CN105515579A (zh) 一种基于Lange耦合器反馈结构的注入锁定分频器
CN109560774B (zh) 一种能在不同频段实现不同分频比功能的注入锁定分频器
US10187070B2 (en) Local oscilator distribution and phase shifting circuits
US2181901A (en) Resonant line
Gu et al. 200GHz CMOS prescalers with extended dividing range via time-interleaved dual injection locking
JP2007097148A (ja) 電子回路、分周器及び無線機
Motoyoshi et al. 43μW 6GHz CMOS Divide-by-3 Frequency Divider based on three-phase harmonic injection locking
CN107437938B (zh) 一种压控振荡器电路
CN104953258A (zh) 一种多频段可调谐天线
CN209375613U (zh) 一种用于5g基站通信的电荷泵锁相环cppll
He et al. A Ka-band dual co-tuning frequency synthesizer with 21.9% locking range and sub-200 fs RMS jitter in CMOS for 5G mm-wave applications
Hsieh et al. A V-band divide-by-three injection-locked frequency divider in 28 nm CMOS
US10505512B2 (en) Tunable inductor circuit
Chao et al. A 2.9 mW 53.4–79.4 GHz frequency-tracking injection-locked frequency divider with 39.2% locking range in 65nm CMOS
Yun et al. A 140 GHz single-ended injection locked frequency divider with inductive feedback in SiGe HBT technology
Chaudhry et al. design of a wide band, low-noise differential voltage controlled ring oscillator in 90 nm CMOS process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240117

Address after: No.1 Shuangxing Avenue, Huangjia street, Southwest Airport Economic Development Zone, Shuangliu District, Chengdu

Patentee after: CHENGDU SCTC TECH CO.,LTD.

Address before: 610000 No. 2006 West Yuan Road, Chengdu high tech Zone (West District), Sichuan

Patentee before: University of Electronic Science and Technology of China