JP2017055295A - 自己注入位相同期回路 - Google Patents

Abstract

【課題】自己注入する注入信号を負帰還でＶＣＯに注入することを自動的に行うことができる自己注入位相同期回路を提供する。【解決手段】自己注入位相同期回路１は、制御電圧に応じた発振周波数の発振出力信号を出力するＶＣＯ１１と、発振出力信号と基準信号との位相及び周波数を比較し、その比較の結果を示す比較結果信号を出力するＰＦＤ１３と、比較結果信号を電流または電圧に変換するＣＰ１９と、ＣＰ１９によって変換された電流または電圧に応じて制御電圧を生成してＶＣＯ１１に出力するＬＰＦ２０と、発振出力信号を可変な遅延時間だけ遅延させた注入信号を出力する可変遅延器１６と、可変遅延器１６の遅延時間を制御する遅延制御器１５と、を備え、注入信号は、ＶＣＯ１１に注入され、遅延制御器１５は、ＶＣＯ１１に注入される注入信号が負帰還となるように遅延時間を制御する。【選択図】図１

Description

本発明は、位相同期回路において負帰還となるように自己注入を行う自己注入位相同期回路に関する。

従来、発振器に発振周波数に極めて近い摂動を与えて、その印加信号に同期させるインジェクションロックが知られており、集積回路においては、１９７０年代のAdlerらの研究がある（非特許文献１参照）。

近年、自己注入（self-injection）を用いた発振回路についても研究されており、位相同期回路（ＰＬＬ：Phase Locked Loop）において、自己注入同期を行うことも行われている（非特許文献２参照）。その非特許文献２に記載されている自己注入同期においては、発振器からの発振信号を遅延ケーブルで遅延させ、帰還位相を移相器で調整した上で発振器に注入することが行われている。

R. Adler, "A Study of Locking Phenomena in Oscillators," Proc. IEEE, vol.61, pp.1380-1385, Oct. 1973 堤恒次、都留正臣、谷口英司、「SiGe BiCMOSによる自己注入同期VCO内蔵PLL-IC」、2012年電子情報通信学会エレクトロニクスソサイエティ大会，C-2-2，p.28，2012年

しかしながら、上記非特許文献２に記載されている自己注入同期においては、移相器による位相の調整を手動で行う必要があった。そのため、位相同期回路ごとに移相器を調整したり、発振周波数が変更されるごとに移相器を調整したりする必要があり、その調整のための作業が煩雑であるという問題があった。また、その調整が不適切であった場合、例えば、正帰還による注入が行われることになった場合には、注入の効果が得られないという問題もあった。

本発明は、上記課題を解決するためになされたものであり、適切な位相での自己注入を自動的に実現できる自己注入位相同期回路を提供することを目的とする。

上記目的を達成するため、本発明による自己注入位相同期回路は、制御電圧に応じた発振周波数の発振出力信号を出力する電圧制御発振器と、発振出力信号と基準信号との位相及び周波数を比較し、比較の結果を示す比較結果信号を出力する位相周波数比較器と、比較結果信号に応じて制御電圧を生成して電圧制御発振器に出力する電圧発生器と、発振出力信号を可変な遅延時間だけ遅延させた注入信号を出力する可変遅延器と、可変遅延器の遅延時間を制御する遅延制御器と、を備え、注入信号は、電圧制御発振器に注入され、遅延制御器は、電圧制御発振器に注入される注入信号が負帰還となるように遅延時間を制御する、ものである。
このような構成により、注入信号を負帰還で電圧制御発振器に注入することを、遅延制御器によって自動的に実現することができ、作業者等による位相の調整の作業が不要になる。また、そのような自己注入を行うことによって、発振出力信号の位相ノイズを低減することができる。なお、電圧制御発振器から出力された発振出力信号は、分周されることなく位相周波数比較器に入力されてもよく、または、分周されて位相周波数比較器に入力されてもよい。後者の場合には、基準信号の周波数に分周比を掛けた周波数の発振出力信号を出力することができるようになる。

また、本発明による自己注入位相同期回路では、注入信号を電圧制御発振器に注入するかどうかを切り替える切替器と、注入信号が、発振出力信号が基準信号に同期するまでは注入されず、同期した後に注入されるように切替器を制御する注入制御器と、をさらに備えてもよい。
このような構成により、発振周波数が安定していない状況で自己注入を行うことによって発振出力信号が不安定になることを回避することができる。

また、本発明による自己注入位相同期回路では、可変遅延器から出力された注入信号の強度及びパルス幅の少なくとも一方を変更した注入信号を出力するパルス発生器をさらに備えてもよい。
このような構成により、例えば、適切な自己注入を実現するために、注入信号の強度やパルス幅を変更することができるようになる。

また、本発明による自己注入位相同期回路では、発振出力信号を分周し、分周後の発振出力信号を位相周波数比較器及び可変遅延器に出力する分周器をさらに備え、パルス発生器は、可変遅延器から出力された注入信号のパルス幅を少なくとも変更してもよい。
このような構成により、分周器によって分周された信号を用いて自己注入を行うことによって、例えば、回路の簡略化や省電力化を実現することができる。また、分周によってパルス幅が変化するが、そのパルス幅を、パルス発生器によって適切なものにすることができる。その結果、例えば、スプリアスノイズを低減させることができる。

また、本発明による自己注入位相同期回路では、パルス発生器は、可変遅延器から出力された注入信号の強度を少なくとも変更するものであり、発振出力信号を用いてノイズ量を検出するノイズ検出器と、ノイズ検出器によって検出されたノイズ量に応じた強度の注入信号が出力されるようにパルス発生器を制御する強度制御器と、をさらに備え、パルス発生器から出力される注入信号の強度は、検出されたノイズ量が多いほど大きくなり、検出されたノイズ量が少ないほど小さくなるように強度制御器によって制御されてもよい。
このような構成により、ノイズ量が多い場合には、注入信号の強度を大きくすることによって、注入の影響を大きくすることができ、その結果、位相ノイズを低減させることができる。一方、注入信号の強度を大きくするとスプリアスノイズが発生するため、ノイズ量が少ない場合には、注入信号の強度を小さくすることによって、注入の影響を小さくすることができ、スプリアスノイズを低減させることができる。

本発明による自己注入位相同期回路によれば、適切な位相での自己注入を自動的に実現することができるようになる。

本発明の実施の形態による自己注入位相同期回路の構成を示すブロック図 同実施の形態における遅延制御器の構成を示すブロック図 同実施の形態における外部ノイズの影響を示すグラフ 同実施の形態における基準信号に対する発振出力信号の周波数特性を示すグラフ 同実施の形態による自己注入位相同期回路の他の構成を示すブロック図

以下、本発明による自己注入位相同期回路について、実施の形態を用いて説明する。なお、以下の実施の形態において、同じ符号を付した構成要素は同一または相当するものであり、再度の説明を省略することがある。本実施の形態による自己注入位相同期回路は、位相同期回路において負帰還となるように自己注入（自己インジェクション）を行うものであり、その自己注入に用いる注入信号の位相を自動的に制御するものである。

図１は、本実施の形態による自己注入位相同期回路１の構成を示すブロック図である。本実施の形態による自己注入位相同期回路１は、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１１と、分周器１２と、位相周波数比較器（ＰＦＤ：Phase Frequency Detector）１３と、電圧発生器１４と、遅延制御器１５と、可変遅延器１６と、切替器１７と、注入制御器１８と、を備える。

電圧制御発振器１１は、電圧発生器１４からの制御電圧に応じた発振周波数の発振出力信号を出力する。この電圧制御発振器１１の種類は問わないが、例えば、ＬＣタンク発振器であってもよく、ＬＣクロスカップル型発振器であってもよく、その他の種類の電圧制御発振器であってもよい。また、電圧制御発振器１１には、自己注入のための注入信号が注入される。その注入信号を電圧制御発振器１１に注入する方法は問わない。その注入信号を電圧制御発振器１１に注入する方法としては、例えば、注入信号の電流を直接、電圧制御発振器１１に注入する方法（direct current injection）や、注入信号のパルスを電圧制御発振器１１に注入する方法（capacitive coupling injection）などがある。その注入方法の具体例については、例えば、次の文献を参照されたい。
文献：S. Morishita, S. Shimizu, T. Kihara, T. Yoshimura, "Subharmonically Injection-Locked PLL with Variable Pulse-Width Injections," ISCAS 2015, pp.557-560, May 2015

分周器１２は、電圧制御発振器１１から出力された発振出力信号を所定の分周比ｎで分周し、分周後の発振出力信号を位相周波数比較器１３と、注入制御器１８とに出力する。この分周器１２によって、発振出力信号の周波数が１／ｎにされる。なお、ｎは正の整数である。分周器１２は、分周比ｎを変更可能なものであってもよく、または、そうでなくてもよい。

位相周波数比較器１３は、発振出力信号と、基準信号との位相及び周波数を比較し、その比較の結果を示す比較結果信号を出力する。基準信号は、自己注入位相同期回路において、発振出力信号を同期させる対象となる信号（参照信号）であり、例えば、水晶発振器等によって発振された安定した低位相ノイズの信号であることが好適である。なお、自己注入位相同期回路１は分周器１２を有するため、基準信号と比較される発振出力信号は、分周器１２によって分周された発振出力信号となる。位相周波数比較器１３の構成は特に限定されないが、例えば、発振出力信号と基準信号との立ち上がりエッジの差を示す比較結果信号を出力するものであってもよい。

電圧発生器１４は、位相周波数比較器１３から出力された比較結果信号に応じて制御電圧を生成して電圧制御発振器１１に出力する。その電圧発生器１４は、チャージポンプ（ＣＰ：Charge Pump）１９と、ループフィルタ（ＬＰＦ：Loop Filter）２０とを備える。

チャージポンプ１９は、位相周波数比較器１３から出力された比較結果信号を電流または電圧に変換してループフィルタ２０に出力する。すなわち、チャージポンプは、電流チャージ型であってもよく、電圧チャージ型であってもよい。このチャージポンプ１９によって、位相周波数比較器１３によって検出された両信号の比較結果が、電流パルスや電圧パルスに変換されることになる。

ループフィルタ２０は、チャージポンプ１９によって変換された電流または電圧に応じて制御電圧を生成して電圧制御発振器１１に出力する。ループフィルタ２０は、チャージポンプ１９からの出力を平滑化して出力するローパスフィルタである。

なお、本実施の形態では、電圧発生器１４が、チャージポンプ１９及びループフィルタ２０を有する場合について説明するが、そうでなくてもよい。電圧発生器１４は、比較結果信号に応じた制御電圧を電圧制御発振器１１に出力するものであればよく、その構成は問わない。すなわち、ＰＬＬにおいて、位相周波数比較器１３と電圧制御発振器１１との間に存在する構成が電圧発生器１４であると考えてもよい。ＰＬＬが集積回路上に構成される場合には、電圧発生器１４は、通常、チャージポンプ１９とループフィルタ２０とを有することが多いが、ＰＬＬがディスクリートに構成される場合には、チャージポンプ１９とループフィルタ２０とを有する以外の電圧発生器１４として、ＯＰアンプを用いた積分器（アクティブ・フィルタ）として動作し、比較結果信号に相当する電圧をサンプル・ホールドする回路などを用いることもできる。なお、ループフィルタをオペアンプなどを用いたアクティブフィルタとした場合、オペアンプを構成しているトランジスタの内部ノイズがＰＬＬの出力クロックの位相ノイズの原因になることがある。また、ＰＬＬが集積回路上に構成される場合には、オペアンプも回路内部にあるためにＰＬＬの動作に伴う電源ノイズの影響を受けやすいと考えられる。一方、チャージポンプ方式にした場合、ループフィルタは単純な抵抗と容量の組み合わせで構成できる。そのようにループフィルタを単純化することにより、フィルタ回路による上記ノイズの影響を受けにくいと考えられる。そのような観点から、ＰＬＬを含む回路が集積回路上に構成される場合は、チャージポンプ方式が特に好ましい。

また、図１で示されるＰＬＬの位相周波数比較器１３やチャージポンプ１９等の構成は便宜上、そのように記載したものであって、任意の２以上の構成が一体に構成されていてもよい。例えば、位相周波数比較器１３とチャージポンプ１９とが一体に構成されていてもよく、チャージポンプ１９とループフィルタ２０とが一体に構成されていてもよい。

遅延制御器１５は、可変遅延器１６の遅延時間を制御する。すなわち、遅延制御器１５は、電圧制御発振器１１に注入される注入信号が負帰還となるように遅延時間を制御する。電圧制御発振器１１に注入される注入信号が、発振出力信号に対してπ／２より大きく、３π／２より小さい位相だけ遅れると、負帰還の注入が行われることになる。したがって、遅延制御器１５は、その範囲内となるように遅延時間を制御することが好適である。なお、後述するように、電圧制御発振器１１に注入される注入信号が、発振出力信号に対してπだけ位相が遅れると、最適の負帰還での注入となる。したがって、遅延制御器１５は、注入信号が発振出力信号に対してπだけ位相が遅れるように可変遅延器１６を制御するようにしてもよい。具体的な制御方法については、図２を用いて後述する。

可変遅延器１６は、電圧制御発振器１１から出力された発振出力信号を、可変な遅延時間だけ遅延させた注入信号を出力する。その遅延時間は、遅延制御器１５によって制御される。また、可変遅延器１６から出力された注入信号は、切替器１７を介して電圧制御発振器１１に注入される。可変遅延器１６は、例えば、制御電圧に応じた遅延時間だけ発振出力信号を遅延させるものであってもよい。

なお、遅延制御器１５及び可変遅延器１６は、いわゆるＤＬＬ（Delay-Locked Loop）と同様に構成されてもよく、または、そうでなくてもよい。本実施の形態では、遅延制御器１５及び可変遅延器１６が、ＤＬＬと同様に構成される場合について主に説明する。

切替器１７は、可変遅延器１６からの注入信号を電圧制御発振器１１に注入するかどうかを切り替える。その切り替えは、注入制御器１８による制御によって行われる。図１で示されるように、切替器１７がＡＮＤ回路で構成されるとすると、注入制御器１８からの注入イネーブル信号が「１」である場合には、可変遅延器１６からの注入信号が電圧制御発振器１１に注入されることになり、注入イネーブル信号が「０」の場合、すなわち注入イネーブル信号が出力されていない場合には、注入信号が電圧制御発振器１１に注入されないことになる。なお、切替器１７は、ＡＮＤ回路以外の開閉器等によって構成されてもよいことは言うまでもない。

注入制御器１８は、発振出力信号が基準信号に同期するまでは注入信号が電圧制御発振器１１に注入されず、発振出力信号が基準信号に同期した後には注入信号が電圧制御発振器１１に注入されるように切替器１７を制御する。注入制御器１８によって、ＰＬＬが基準信号にロックした後に自己注入が行われるようにすることで、発振周波数がまだ安定していないときに注入が行われることを防止できる。その結果、発振周波数が不安定なときに注入が行われ、発振出力信号が不安定になることを回避することができる。なお、上述のように、切替器１７がＡＮＤ回路である場合には、注入制御器１８は、発振出力信号が基準信号に同期するまでは注入イネーブル信号「０」を出力し、同期後は注入イネーブル信号「１」を出力してもよい。また、注入イネーブル信号「０」を出力するとは、注入イネーブル信号を出力しないことであると考えてもよい。また、注入制御器１８が、発振出力信号が基準信号に同期したかどうかを判断する方法は問わない。例えば、注入制御器１８は、発振出力信号と基準信号との比較結果に応じて両者が同期したことを検知してもよい。その比較結果は、位相周波数比較器１３による比較結果を用いてもよく、または、注入制御器１８において比較を行ってもよい。本実施の形態では、後者の場合について主に説明する。また、例えば、注入制御器１８は、ＰＬＬが動作を開始してからあらかじめ決められた時間が経過した場合に、両者が同期したとしてもよい。具体的には、注入制御器１８は、ＰＬＬの動作開始時からの基準信号のクロックカウント値があらかじめ決められた値になった際に、あらかじめ決められた時間が経過したとしてもよい。なお、回路の動作中に分周器１２が分周比を変更可能である場合には、注入制御器１８は、分周器１２が分周比を変更した後においても、発振出力信号が基準信号に同期するまでは注入信号が電圧制御発振器１１に注入されず、発振出力信号が基準信号に同期した後には注入信号が電圧制御発振器１１に注入されるように切替器１７を制御することが好適である。なお、注入制御器１８が同期の検知に応じて制御している場合には、分周比が変更された際にも同期するまでは注入が行われないことになる。一方、動作の開始時からの経過時間に応じて制御を行っている場合には、注入制御器１８は、例えば、分周比が変更された際に、注入信号が電圧制御発振器１１に注入されないように切替器１７を制御し、その変更時からあらかじめ決められた時間が経過した後に、両者が同期したとして、注入信号が電圧制御発振器１１に注入されるように切替器１７を制御してもよい。また、注入信号が電圧制御発振器１１に注入されないように制御するとは、自己注入とならないように制御することである。したがって、その制御は、通常、注入信号を電圧制御発振器１１に入力しないようにすることであるが、自己注入とならない程度の注入信号、すなわち非常に小さい強度の注入信号を電圧制御発振器１１に入力することを含むと考えてもよい。

図２は、本実施の形態による遅延制御器１５の構成を示すブロック図である。図２において、遅延制御器１５は、ＮＯＴ回路２１と、位相比較器（ＰＤ：Phase Detector）２２と、ループフィルタ（ＬＰＦ）２３とを備える。

ＮＯＴ回路２１は、電圧制御発振器１１から出力された発振出力信号を反転させる。この反転によって、発振出力信号の位相がπ（１８０°）だけ移相されることになる。発振出力信号を反転させるのは、電圧制御発振器１１に注入される注入信号と、電圧制御発振器１１から出力される発振出力信号との位相をπだけ異なるようにするためである。両信号の位相差をπにすることによって、注入信号を負帰還で注入することができ、また後述するように、最適な注入とすることができるようになる。

位相比較器２２は、電圧制御発振器１１から出力され、ＮＯＴ回路２１によって反転された発振出力信号と、可変遅延器１６から出力された注入信号との位相を比較し、その比較の結果を示す信号を出力する。なお、位相比較器２２は、位相周波数比較器であってもよいが、ここでは両信号の位相の比較ができれば十分であるため、周波数の比較を行わないものであってもよい。また、位相比較器２２は、例えば、ミキサなどの位相検波器であってもよい。

ループフィルタ２３は、位相比較器２２から出力された信号に応じて、可変遅延器１６を制御する信号を生成して可変遅延器１６に出力する。なお、ループフィルタ２３が出力する信号は、可変遅延器１６の制御電圧であってもよい。

なお、図２で示される遅延制御器１５と可変遅延器１６とのうち、ＮＯＴ回路２１以外の構成によって、ＤＬＬが構成されることになる。また、そのＮＯＴ回路２１が存在することによって、通常のＤＬＬとは異なり、発振出力信号と注入信号とにπの位相差が生じることになる。また、遅延制御器１５において、ＰＬＬと同様に、位相比較器２２とループフィルタ２３との間に、チャージポンプを備えるようにしてもよい。また、図２では、発振出力信号をＮＯＴ回路２１で反転する構成について示しているが、注入信号をＮＯＴ回路２１で反転してもよい。その場合にも、注入信号の位相を、発振出力信号に対してπだけずらすことができる。また、ＮＯＴ回路２１を用いた場合には、注入信号と、発振出力信号との位相差がπになる。したがって、それ以外の位相差にしたい場合には、ＮＯＴ回路２１に代えて、または、ＮＯＴ回路２１と共に、位相比較器２２への入力の少なくとも一方を遅延させる遅延器や移相器等を用いるようにしてもよい。なお、注入信号と発振出力信号との位相差がπ以外に制御される場合であっても、少なくとも注入信号が負帰還で注入される範囲の位相差に制御されるものとする。

次に、自己注入位相同期回路１の動作について簡単に説明する。自己注入位相同期回路１における処理が開始されると、ＰＬＬにおいて、電圧制御発振器１１によって出力される発振出力信号が基準信号にロックするように制御される。なお、その開始時点では、注入制御器１８から出力される注入イネーブル信号が「０」となっているため、切替器１７の出力も「０」となり、電圧制御発振器１１への注入は行われないことになる。

その後、電圧制御発振器１１が出力する発振出力信号が基準信号に同期すると、注入制御器１８は、注入イネーブル信号を「０」から「１」に切り替える。その結果、可変遅延器１６から出力された注入信号が電圧制御発振器１１に注入されるようになる。その注入信号は、前述のように、発振出力信号の位相をπだけずらした信号を用いたＤＬＬの結果であるため、発振出力信号と位相がπだけ異なることになり、負帰還で電圧制御発振器１１に注入されることになる。電圧制御発振器１１では、電圧発生器１４から出力される制御電圧と、可変遅延器１６から出力される負帰還の注入信号とに応じて発振出力信号が出力されることになる。その結果、位相ノイズが低減されることになる。

ここで、ループフィルタ２０と電圧制御発振器１１との間に相当するノードに外部ノイズを印加したシミュレーション結果について説明する。図３は、そのシミュレーションにおける外部ノイズのオフセット角周波数（横軸）と、ＰＬＬのループフィルタＬＰＦへの外部ノイズに対する発振出力信号における位相変動の程度（縦軸）との関係を示すグラフである。なお、図３のグラフにおけるθ_ｎは、可変遅延器１６によって遅延された位相（ｄｅｇ）である。なお、θ_ｎが−６３°よりも大きくなると発散した。図３の結果から、負帰還の場合には、無帰還の場合（θ_ｎ＝−９０°）よりも、出力誤差を抑えることができていることがわかる。一方、正帰還の場合には、無帰還の場合よりも誤差が大きくなっている。そのことから、遅延制御器１５による、負帰還にするための位相制御（遅延時間の制御）が重要であることがわかる。また、発振出力信号と注入信号との位相差がπである場合に、最適な負帰還となることがわかる。したがって、本実施の形態では、遅延制御器１５において、位相比較器２２に入力される信号のうち、一方をＮＯＴ回路２１で反転させている。

次に、基準信号に対する発振出力信号の周波数特性に関するシミュレーション結果についても説明する。図４は、そのシミュレーションにおいて、基準信号のオフセット角周波数（横軸）と、基準信号に対する発振出力信号の位相応答（縦軸）との関係を示すグラフである。図４のグラフにおけるθ_ｎも、図３のグラフと同様のものである。図４のグラフにおいて、θ_ｎ＝−９０°，−６０°においては、入出力特性にピークが生じている。そのようなピークが存在するとノイズの原因になるため、通常、ループフィルタ２０を構成しているコンデンサ等の部品の容量を大きくすることにより、すなわちループフィルタ２０のサイズを大きくすることによって、ピークを下げることになる。一方、本実施の形態による自己注入位相同期回路１のように、負帰還で自己注入を行った場合には、そのようなピークゲインを抑えることができる。このシミュレーション結果では、特に基準信号と発振出力信号との位相差が１２０°以上であるときには、ピークが生じていない。そのため、ループフィルタ２０の設計に自由度が生まれることになる。具体的には、ダンピングファクタが小さいループフィルタ２０を使用したとしても、自己注入によって、ピークゲインを抑制することができるため、ループフィルタ２０を構成している部品の容量を削減することができ、ループフィルタ２０のサイズを小さくできるようになる。

なお、本実施の形態による自己注入位相同期回路１において、電圧制御発振器１１に注入する注入信号の強度やパルス幅を変更するようにしてもよい。図５は、そのような自己注入位相同期回路１の構成の一例を示すブロック図である。図５において、自己注入位相同期回路１は、電圧制御発振器１１と、分周器１２と、位相周波数比較器１３と、電圧発生器１４と、遅延制御器１５と、可変遅延器１６と、切替器１７と、注入制御器１８と、分周器３１と、パルス発生器３２と、ノイズ検出器３３と、強度制御器３４とを備える。分周器３１、パルス発生器３２、ノイズ検出器３３、強度制御器３４以外の構成及び動作については、上述の説明と同様であり、その詳細な説明を省略する。

分周器３１は、電圧制御発振器１１から出力された発振出力信号を所定の分周比ｍで分周し、分周後の発振出力信号を分周器１２と、可変遅延器１６とに出力する。この場合には、分周器３１と分周器１２とによって分周されるため、発振出力信号の周波数は１／（ｎ×ｍ）になって位相周波数比較器１３に入力されることになる。なお、ｍは正の整数である。そのｍは、大きな値でないことが好適である。例えば、分周器３１によって分周された発振出力信号を遅延させた注入信号に応じた注入を行うと、分周器３１が存在しなかった場合と比較して、電圧制御発振器１１に注入されるパルスの頻度が１／ｍとなる。その頻度が少なくなりすぎると、注入信号に同期させることが困難になるからである。ｍは、８以下であることが好適であり、４以下であることがより好適である。この分周器３１を備えることによって、発振出力信号とは独立して、自己注入の周波数を決めることができるようになる。なお、分周器３１によって分周された発振出力信号に応じた注入信号が電圧制御発振器１１に注入される場合には、その注入信号の注入が発振出力信号の周期ごとに行われるのではなく、飛び飛びに行われることになる。したがって、その場合には、注入信号のパルスを注入する方法（capacitive coupling injection）によって電圧制御発振器１１に対する注入が行われることが好適である。分周器３１は、分周比ｍを変更可能なものであってもよく、または、そうでなくてもよい。

パルス発生器３２は、可変遅延器１６から出力された注入信号の強度及びパルス幅の少なくとも一方を変更した注入信号を出力する。注入信号の強度とは、注入信号に含まれるパルスの振幅である。注入信号のパルス幅とは、注入信号に含まれるパルスの立ち上がり時点から立ち下がり時点までの時間的な長さである。なお、パルス発生器３２に入力される注入信号と、パルス発生器３２から出力される注入信号との位相は同じであることが好適である。位相が同じであるとは、注入信号に含まれるパルスの立ち上がりのタイミングが一致していることであってもよい。本実施の形態では、パルス発生器３２が、注入信号の強度及びパルス幅の両方を調整する場合について主に説明する。

パルス発生器３２がパルス幅を変更する場合には、変更後のパルス幅は、発振出力信号の周期の半整数の長さとなることが好適である。そのようにすることで、スプリアスノイズを低減することができるからである。例えば、変更後のパルス幅は、発振出力信号の半周期の長さであってもよい。分周器３１が存在する場合には、その分周によって可変遅延器１６から出力される注入信号のパルス幅が大きくなるため、パルス発生器３２によって、そのパルス幅が小さくなるように調整してもよい。

ノイズ検出器３３は、電圧制御発振器１１から出力された発振出力信号を少なくとも用いてノイズ量を検出する。ノイズ検出器３３は、図５で示されるように、基準信号をも用いてノイズ量を検出してもよい。そのノイズ量は、ノイズの程度を知ることができるものであり、例えば、発振出力信号のジッタ量であってもよく、発振出力信号の周波数スペクトルにおいて、中心周波数から所定のオフセット周波数だけ離れた周波数における信号強度であってもよく、ノイズの量を知ることができるその他の値であってもよい。中心周波数とは、発振出力信号の理想的な周波数であり、中心周波数をｆ_０とし、基準信号の周波数をｆ_１とすると、ｆ_０＝ｆ_１×ｎ×ｍとなる。なお、ｎ，ｍは、上述の分周比である。したがって、オフセット周波数をｆ_ｍとすると、ノイズ量は、周波数スペクトルにおけるｆ_０±ｆ_ｍの値となる。なお、その２個の値のうち、いずれか一方のみをノイズ量として用いてもよく、または、両方を用いてもよい。後者の場合には、例えば、２個の値の代表値をノイズ量としてもよく、２個の値の合計値をノイズ量としてもよい。代表値は、例えば、平均値、最大値、最小値であってもよい。ノイズ量がジッタ量である場合には、ノイズ検出器３３は、ジッタを測定できる機器、例えば、オシロスコープ（ジッタモニタ）であってもよい。ノイズ検出器３３がオシロスコープである場合には、ノイズ検出器３３に基準信号も入力されることが好適である。また、ノイズ量が周波数スペクトルにおけるｆ_０±ｆ_ｍの値である場合には、ノイズ検出器３３は、周波数スペクトルを取得するスペクトラムアナライザと、そのスペクトラムアナライザによって取得された周波数スペクトルにおいて、ｆ_０±ｆ_ｍのノイズ量を取得する構成とを有するものであってもよい。

強度制御器３４は、ノイズ検出器３３によって検出されたノイズ量に応じた強度の注入信号が出力されるようにパルス発生器３２を制御する。その制御において、強度制御器３４は、検出されたノイズ量が多いほど、電圧制御発振器１１に注入される注入信号の強度が大きくなり、検出されたノイズ量が少ないほど、電圧制御発振器１１に注入される注入信号の強度が小さくなるように制御してもよい。強度制御器３４は、検出されたノイズ量に対応する注入信号の強度を特定する際に、例えば、ノイズ量と注入信号の強度とを対応付けるテーブル等の情報を用いてもよく、ノイズ量を引数とする関数を用いてもよい。ノイズ量と注入信号の強度とを対応付ける情報において、ノイズ量が多くなるほど、注入信号の強度が大きくなるように両者が対応付けられているものとする。また、ノイズ量を引数とする関数は、ノイズ量に対する増加関数であり、その関数の値が注入信号の強度となるものであることが好適である。なお、増加関数は、単調非減少関数であると考えてもよい。このような制御を行うことにより、外部ノイズなどのノイズが多い場合に注入の影響を大きくすることができ、その結果、位相ノイズを低減させることができる。一方、注入信号の強度を大きくするとスプリアスノイズが大きくなるため、外部ノイズなどのノイズが少ない場合には、注入の影響を小さくすることによって、スプリアスノイズを低減させることができる。また、そのような注入信号の強度に関する制御は、外部ノイズ以外に起因する位相ノイズ、すなわちＰＬＬ自体の位相ノイズを低減するためにも有効であると考えられる。また、そのようにしてＰＬＬを安定化させることに応じて、ループフィルタ２０の容量を削減させることも可能になり得る。

なお、発振出力信号をモニタしてＰＬＬの応答を最適化する方法としては、ＰＬＬのループ帯域やノイズ源（例えば、出力ドライバなど）の動作タイミングを変更することなどが考えられる。しかしながら、ＰＬＬのループ帯域は、基準信号のジッタ抑圧効果や、分周比の設定などを考慮して決める必要があり、調整幅に限界がある。また、ノイズ源のタイミング変更については、ノイズ源が明らかになっている場合にはある程度、行うことができるが、多くの場合にはそのノイズ源の特定は困難であり、現実的には行うことが難しい。一方、強度制御器３４によって注入信号の強度を制御することによって、ＰＬＬのループ帯域やノイズ源の動作タイミングを変更することなく、外部ノイズに対する応答を調整することができるようになるメリットがある。

また、図５で示される自己注入位相同期回路１においては、可変遅延器１６に入力される発振出力信号を分周しているため、遅延制御器１５では、図２で示されるように、注入信号ではなく、発振出力信号を反転させて位相比較器２２に入力することが好適である。また、図５で示される自己注入位相同期回路１において、パルス発生器３２によってパルス幅を変更する場合には、遅延制御器１５に入力される注入信号のデューティー比（ＨとＬとの比）が５０％にはならないため、位相比較器２２は、ミキサ型ではないことが好適である。

また、図５では、自己注入位相同期回路１が分周器３１を備えている場合について説明したが、そうでなくてもよい。自己注入位相同期回路１は、分周器３１を備えていなくてもよい。その場合には、パルス発生器３２において、パルス幅の調整が行われなくてもよい。なお、分周器３１が存在しない場合であっても、パルス発生器３２は、パルス幅を調整してもよい。その場合には、例えば、操作者等が、パルス発生器３２が発生するパルスのパルス幅を調整（設定）するようにしてもよい。

また、図５では、自己注入位相同期回路１がノイズ検出器３３及び強度制御器３４を備えている場合について説明したが、そうでなくてもよい。自己注入位相同期回路１は、ノイズ検出器３３及び強度制御器３４を備えていなくてもよい。その場合には、パルス発生器３２において、パルスの強度の調整が行われなくてもよい。なお、ノイズ検出器３３及び強度制御器３４が存在しない場合であっても、パルス発生器３２は、パルスの強度を調整してもよい。その場合には、例えば、操作者等が、パルス発生器３２が発生するパルスの強度を調整（設定）するようにしてもよい。例えば、θ_ｎ＝−１８０°の負帰還において、図４の位相応答を得たときよりも強度の大きい注入信号を注入すれば、図４におけるθ_ｎ＝−１８０°の特性曲線よりも、コーナーの箇所においてさらに下の方（応答が小さくなる方向）の特性曲線となり、ノイズの抑制効果がさらに大きくなる。したがって、求められるノイズの抑制の程度に応じた強度のパルスが生成されるように、パルス発生器３２を調整してもよい。

以上のように、本実施の形態による自己注入位相同期回路１によれば、位相同期回路において負帰還の自己注入を行うことによって、位相ノイズを低減させることができる。また、その負帰還の自己注入によって、外部ノイズに対するロバスト性も向上していることがわかる。さらに、周波数特性におけるピークゲインを抑制することもできるため、ループフィルタ２０の容量を削減することも可能となる。また、自己注入ＶＣＯを有する同期回路において、注入信号の発振出力信号に対する遅延量、すなわち注入信号の位相を自動的に調整することができるため、作業者等が位相を調整する必要がなく、作業者の負担が軽減されることになる。特に、ＰＬＬの分周比や基準信号の周波数が変更された場合でも、変更後の周波数に応じた遅延量となるように適切に自動的に調整されることになり、分周比や周波数が変更されるごとに手動で遅延量を調整する必要がないことになる。また、そのような遅延量の自動調整が行われることによって、位相ノイズなどの影響で発振出力信号の周期が微少量だけ変化した場合であっても、それに応じて遅延量が変更されることになり、例えば、発振出力信号に対する移相量がπである注入信号を注入することができる。その結果、位相ノイズの低減効果が高くなる。また、注入制御器１８を備えたことによって、発振周波数が安定していない状況において自己注入が行われることによって発振出力信号が不安定になることを回避できる。また、可変遅延器１６に入力される発振出力信号を分周した場合には、回路の簡略化や省電力化を実現することができる。また、検出されたノイズ量に応じた強度の注入信号を注入することによって、ノイズ量が多い場合であっても、位相ノイズを低減させることができ、また、ノイズ量が少ない場合におけるスプリアスノイズを低減させることができる。

なお、本実施の形態による自己注入位相同期回路１は、例えば、Ｉｎｔｅｇｅｒ−Ｎ及びＦｒａｃｔｉｏｎａｌ−Ｎクロック生成回路におけるループ帯域のノイズ低減手法として用いることが可能である。Ｉｎｔｅｇｅｒ−Ｎクロック生成回路では、ＰＬＬのループ帯域を基準信号の周波数の数十分の１から数分の１以下に抑える必要がある。なぜなら、これよりループ帯域を大きくすると、位相周波数比較器の出力変動がＰＬＬの動作に影響を与え、クロック出力が不安定になるからである。具体的には、クロック出力が周期的に時間変動し、また、基準信号に起因するノイズがループ帯域付近に生じることになる。また、Ｆｒａｃｔｉｏｎａｌ−Ｎクロック生成回路についても同様であり、さらにループ帯域に関して制限が大きくなる。一方、本実施の形態による自己注入位相同期回路１は、そのようなＰＬＬのループ帯域付近のノイズに対する抑制効果を有しているため、ＰＬＬのループ帯域を小さくしなくても、出力クロックに変動が起こらないことが期待できる。また、本実施の形態による自己注入位相同期回路１は、一般的に、高周波ノイズ耐性が懸念されるＬＣタンク発振器を用いた同期回路や、同じ周波数でチップ内が動作するトランシーバ回路等において用いることも可能である。トランシーバ回路においては、具体的には、クロックリカバリ回路やローカル発振器用ＰＬＬとして用いることができ得る。

また、本実施の形態では、自己注入位相同期回路１が切替器１７及び注入制御器１８を備えている場合について説明したが、そうでなくてもよい。自己注入位相同期回路１は、切替器１７及び注入制御器１８を備えていなくてもよい。その場合には、ＰＬＬがロックするまでの期間が長くなり得るが、ロック後は、上述の自己注入位相同期回路１と同様のものとなる。

また、本実施の形態では、自己注入位相同期回路１が分周器１２を備えている場合について説明したが、そうでなくてもよい。自己注入位相同期回路１は、分周器１２を備えていなくてもよい。その場合には、図１において、電圧制御発振器１１から出力された発振出力信号が位相周波数比較器１３と注入制御器１８とに入力されてもよく、図５において、分周器３１から出力された分周後の発振出力信号が、位相周波数比較器１３と可変遅延器１６と注入制御器１８とに入力されてもよい。

また、本実施の形態では、上述のように、図２で示される遅延制御器１５において、発振出力信号及び注入信号の一方をＮＯＴ回路２１で反転させて位相比較器２２に入力する場合について説明したが、そうでなくてもよい。上述のように、発振出力信号と、注入信号との位相は、πだけ異なっていることが好適であるが、位相比較器２２の前段の段階で両者の位相がπだけ異なるように設定した場合には、それ以降の回路における遅延等に応じて電圧制御発振器１１に注入される時点では、発振出力信号と、注入信号との位相がπ以上異なることもあり得る。そのような場合には、電圧制御発振器１１への注入時点において、発振出力信号と注入信号との位相差がπとなるように、位相比較器２２より後段の回路における遅延時間も考慮して、位相比較器２２の前段における反転等の処理を行ってもよい。具体的には、位相比較器２２の前段において、注入信号を時間Ｔ_ｄだけ遅延させるようにしてもよい。注入信号側にＮＯＴ回路２１が存在する場合には、その遅延は、ＮＯＴ回路２１の前段で行われてもよく、または後段で行われてもよい。また、その時間Ｔ_ｄは、位相比較器２２より後段の回路における遅延時間に相当する時間であることが好適である。本実施の形態では注入信号の遅延量を自動調整することができるため、このようにオフセット（Ｔ_ｄ）を設定することによって、最適なタイミング調整を行うこともできるようになる。

また、本実施の形態による自己注入位相同期回路１において、各構成要素のうち、アナログでもデジタルでも実現できるものについては、そのどちらで実現されてもよいことは言うまでもない。

また、上記実施の形態において、各処理または各機能は、単一の装置または単一のシステムによって集中処理されることによって実現されてもよく、または、複数の装置または複数のシステムによって分散処理されることによって実現されてもよい。

また、上記実施の形態において、各構成要素間で行われる情報の受け渡しは、例えば、その情報の受け渡しを行う２個の構成要素が物理的に異なるものである場合には、一方の構成要素による情報の出力と、他方の構成要素による情報の受け付けとによって行われてもよく、または、その情報の受け渡しを行う２個の構成要素が物理的に同じものである場合には、一方の構成要素に対応する処理のフェーズから、他方の構成要素に対応する処理のフェーズに移ることによって行われてもよい。

また、上記実施の形態において、各構成要素が実行する処理に関係する情報、例えば、各構成要素が受け付けたり、取得したり、選択したり、生成したり、送信したり、受信したりした情報や、各構成要素が処理で用いる閾値や数式、アドレス等の情報等は、上記説明で明記していなくても、図示しない記録媒体において、一時的に、または長期にわたって保持されていてもよい。また、その図示しない記録媒体への情報の蓄積を、各構成要素、または、図示しない蓄積部が行ってもよい。また、その図示しない記録媒体からの情報の読み出しを、各構成要素、または、図示しない読み出し部が行ってもよい。

また、上記実施の形態において、各構成要素等で用いられる情報、例えば、各構成要素が処理で用いる閾値やアドレス、各種の設定値等の情報がユーザによって変更されてもよい場合には、上記説明で明記していなくても、ユーザが適宜、それらの情報を変更できるようにしてもよく、または、そうでなくてもよい。それらの情報をユーザが変更可能な場合には、その変更は、例えば、ユーザからの変更指示を受け付ける図示しない受付部と、その変更指示に応じて情報を変更する図示しない変更部とによって実現されてもよい。その図示しない受付部による変更指示の受け付けは、例えば、入力デバイスからの受け付けでもよく、通信回線を介して送信された情報の受信でもよく、所定の記録媒体から読み出された情報の受け付けでもよい。

また、上記実施の形態において、各構成要素は専用のハードウェアにより構成されてもよく、または、ソフトウェアにより実現可能な構成要素については、プログラムを実行することによって実現されてもよい。例えば、ハードディスクや半導体メモリ等の記録媒体に記録されたソフトウェア・プログラムをＣＰＵ等のプログラム実行部が読み出して実行することによって、各構成要素が実現され得る。その実行時に、プログラム実行部は、記憶部や記録媒体にアクセスしながらプログラムを実行してもよい。このプログラムは、サーバなどからダウンロードされることによって実行されてもよく、所定の記録媒体（例えば、ＣＤ−ＲＯＭなどの光ディスクや磁気ディスク、半導体メモリなど）に記録されたプログラムが読み出されることによって実行されてもよい。また、このプログラムは、プログラムプロダクトを構成するプログラムとして用いられてもよい。また、このプログラムを実行するコンピュータは、単数であってもよく、複数であってもよい。すなわち、集中処理を行ってもよく、または分散処理を行ってもよい。

また、本発明は、以上の実施の形態に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

以上より、本発明による自己注入位相同期回路によれば、位相ノイズを低減できるという効果が得られ、位相同期回路（ＰＬＬ）として有用である。

１ 自己注入位相同期回路
１１ 電圧制御発振器（ＶＣＯ）
１２、３１ 分周器
１３ 位相周波数比較器（ＰＦＤ）
１４ 電圧発生器
１５ 遅延制御器
１６ 可変遅延器
１７ 切替器
１８ 注入制御器
１９ チャージポンプ（ＣＰ）
２０、２３ ループフィルタ（ＬＰＦ）
２１ ＮＯＴ回路
２２ 位相比較器（ＰＤ）
３２ パルス発生器
３３ ノイズ検出器
３４ 強度制御器

Claims (5)

1. 制御電圧に応じた発振周波数の発振出力信号を出力する電圧制御発振器と、
   前記発振出力信号と基準信号との位相及び周波数を比較し、当該比較の結果を示す比較結果信号を出力する位相周波数比較器と、
   前記比較結果信号に応じて前記制御電圧を生成して前記電圧制御発振器に出力する電圧発生器と、
   前記発振出力信号を可変な遅延時間だけ遅延させた注入信号を出力する可変遅延器と、
   前記可変遅延器の遅延時間を制御する遅延制御器と、を備え、
   前記注入信号は、前記電圧制御発振器に注入され、
   前記遅延制御器は、前記電圧制御発振器に注入される注入信号が負帰還となるように遅延時間を制御する、自己注入位相同期回路。
2. 前記注入信号を前記電圧制御発振器に注入するかどうかを切り替える切替器と、
   前記注入信号が、前記発振出力信号が前記基準信号に同期するまでは注入されず、同期した後に注入されるように前記切替器を制御する注入制御器と、をさらに備えた、請求項１記載の自己注入位相同期回路。
3. 前記可変遅延器から出力された注入信号の強度及びパルス幅の少なくとも一方を変更した注入信号を出力するパルス発生器をさらに備えた、請求項１または請求項２記載の自己注入位相同期回路。
4. 前記発振出力信号を分周し、分周後の発振出力信号を前記位相周波数比較器及び前記可変遅延器に出力する分周器をさらに備え、
   前記パルス発生器は、前記可変遅延器から出力された注入信号のパルス幅を少なくとも変更する、請求項３記載の自己注入位相同期回路。
5. 前記パルス発生器は、前記可変遅延器から出力された注入信号の強度を少なくとも変更するものであり、
   前記発振出力信号を用いてノイズ量を検出するノイズ検出器と、
   前記ノイズ検出器によって検出されたノイズ量に応じた強度の注入信号が出力されるように前記パルス発生器を制御する強度制御器と、をさらに備え、
   前記パルス発生器から出力される注入信号の強度は、検出されたノイズ量が多いほど大きくなり、検出されたノイズ量が少ないほど小さくなるように前記強度制御器によって制御される、請求項３または請求項４記載の自己注入位相同期回路。

Images