JP2003134098A - シリアル受信装置 - Google Patents
シリアル受信装置Info
- Publication number
- JP2003134098A JP2003134098A JP2001326239A JP2001326239A JP2003134098A JP 2003134098 A JP2003134098 A JP 2003134098A JP 2001326239 A JP2001326239 A JP 2001326239A JP 2001326239 A JP2001326239 A JP 2001326239A JP 2003134098 A JP2003134098 A JP 2003134098A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- reception
- data
- serial
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【課題】 情報処理システムにおいては、様々な周辺装
置及び他の情報処理システムと通信を行う必要があるた
め、幅広いシリアル転送周波数に柔軟に対応できること
が望まれている。 【解決手段】 図２におけるシリアル転送回路におい
て、シリアルデータ入力信号ａのエッジをエッジ検出回
路１０１で検出し、α（αは正の整数）ビットのデータ
幅を計数カウンタ１０４で計測する。計測値をビットシ
フタ１０５にて1ビット幅のデータカウント数に変換
し、ダウンカウンタ１０６に初期値として入力する。ま
た、この除算の際に切捨てられるビット幅を比較値発生
回路１０８に入力し、除算の際の誤差を補正する信号を
発生する。以上の構成により、通常時やＣＬＫを通常時
から半分にした低消費電力時においても、幅広いシリア
ル転送周波数に柔軟に対応できるシリアル通信回路とな
る。
置及び他の情報処理システムと通信を行う必要があるた
め、幅広いシリアル転送周波数に柔軟に対応できること
が望まれている。 【解決手段】 図２におけるシリアル転送回路におい
て、シリアルデータ入力信号ａのエッジをエッジ検出回
路１０１で検出し、α（αは正の整数）ビットのデータ
幅を計数カウンタ１０４で計測する。計測値をビットシ
フタ１０５にて1ビット幅のデータカウント数に変換
し、ダウンカウンタ１０６に初期値として入力する。ま
た、この除算の際に切捨てられるビット幅を比較値発生
回路１０８に入力し、除算の際の誤差を補正する信号を
発生する。以上の構成により、通常時やＣＬＫを通常時
から半分にした低消費電力時においても、幅広いシリア
ル転送周波数に柔軟に対応できるシリアル通信回路とな
る。
Description
【０００１】
【発明の属する技術分野】本発明はシリアル転送回路に
関し、特にマイクロコンピュータ等に内蔵されるシリア
ルデータ転送回路に関する。
関し、特にマイクロコンピュータ等に内蔵されるシリア
ルデータ転送回路に関する。
【０００２】
【従来の技術】一般に、情報処理システムの周辺装置に
おけるシリアル転送回路は、パラレル転送回路と比較し
てもデータ転送に必要な信号線数が少なく、経済的であ
るという理由で広く普及している。一方、情報処理シス
テムにおいては、様々な周辺装置及び他の情報処理シス
テムと通信を行う必要があるが、このとき用いているシ
リアル転送周波数は情報処理システムにより様々である
ため。情報処理システムに含まれるシリアル転送回路は
幅広いシリアル転送周波数に柔軟に対応できることが望
まれている。
おけるシリアル転送回路は、パラレル転送回路と比較し
てもデータ転送に必要な信号線数が少なく、経済的であ
るという理由で広く普及している。一方、情報処理シス
テムにおいては、様々な周辺装置及び他の情報処理シス
テムと通信を行う必要があるが、このとき用いているシ
リアル転送周波数は情報処理システムにより様々である
ため。情報処理システムに含まれるシリアル転送回路は
幅広いシリアル転送周波数に柔軟に対応できることが望
まれている。
【０００３】特に、シリアル転送方式の中ではシリアル
データを送受するための送受信クロックが送信されない
シリアル通信方式では、受信側においてシリアルデータ
を取り込む為の受信クロックを生成する必要がある。か
かる受信クロックを生成する第１の方法としては、予め
転送周波数を定め、デジタル位相同期回路や非同期通信
方式のスタートビットを利用してシリアルデータと位相
のあった受信クロックを生成する場合がある。
データを送受するための送受信クロックが送信されない
シリアル通信方式では、受信側においてシリアルデータ
を取り込む為の受信クロックを生成する必要がある。か
かる受信クロックを生成する第１の方法としては、予め
転送周波数を定め、デジタル位相同期回路や非同期通信
方式のスタートビットを利用してシリアルデータと位相
のあった受信クロックを生成する場合がある。
【０００４】また第２の方法としては、予め転送周波数
を定めないでおき、例えば公衆回線を利用した不特定多
数の情報処理システムと接続する場合がある。このよう
な場合の受信側は送信側の送信周波数の如何にかかわら
ず、固定の受信周波数で受信する。一方、送信側は受信
側の受信周波数と一致するまで送信周波数を変更しなが
らデータの送信をおこなう。
を定めないでおき、例えば公衆回線を利用した不特定多
数の情報処理システムと接続する場合がある。このよう
な場合の受信側は送信側の送信周波数の如何にかかわら
ず、固定の受信周波数で受信する。一方、送信側は受信
側の受信周波数と一致するまで送信周波数を変更しなが
らデータの送信をおこなう。
【０００５】また、送信側は送信周波数と同じ周波数で
受信側からの返信を受信する。すなわち、受信側は送信
されたデータを固定の受信周波数で受信し、受信したデ
ータをそのまま受信周波数と同じ周波数で送信側に送信
する。したがって、受信周波数と送信周波数が異なって
いる間は送信側のデータと受信側の返送データが異なっ
ている。要するに、送信側は自己の送信したデータと受
信側からの返信データが一致するところで送信周波数と
受信側周波数とが一致したことを認識し、実際のデータ
転送を開始する。
受信側からの返信を受信する。すなわち、受信側は送信
されたデータを固定の受信周波数で受信し、受信したデ
ータをそのまま受信周波数と同じ周波数で送信側に送信
する。したがって、受信周波数と送信周波数が異なって
いる間は送信側のデータと受信側の返送データが異なっ
ている。要するに、送信側は自己の送信したデータと受
信側からの返信データが一致するところで送信周波数と
受信側周波数とが一致したことを認識し、実際のデータ
転送を開始する。
【０００６】更に、第３の方法としては、シリアルデー
タに対して送信クロックの周波数成分を含むような符号
化を行う場合がある。このときは受信側でシリアルデー
タより周波数成分を抽出し、受信クロックを生成してデ
ータ受信を行うものである
タに対して送信クロックの周波数成分を含むような符号
化を行う場合がある。このときは受信側でシリアルデー
タより周波数成分を抽出し、受信クロックを生成してデ
ータ受信を行うものである
【０００７】
【発明が解決しようとする課題】上述した従来のシリア
ル転送回路を用いた第１の方法の場合には、予め転送周
波数を定めなければならないので、不特定の情報処理シ
ステムのときは送信側と受信側とを接続することができ
ないという欠点がある。
ル転送回路を用いた第１の方法の場合には、予め転送周
波数を定めなければならないので、不特定の情報処理シ
ステムのときは送信側と受信側とを接続することができ
ないという欠点がある。
【０００８】また、従来のシリアル転送回路を用いた第
２の方法の場合には、転送周波数が受信周波数に制限さ
れてしまうため、転送速度を送信側の情報処理システム
に適した転送速度にすることができず、更に送信周波数
を受信周波数に合わせて変更できない情報処理システム
においては、送信側と受信側との間を接続することさえ
不可能となる。
２の方法の場合には、転送周波数が受信周波数に制限さ
れてしまうため、転送速度を送信側の情報処理システム
に適した転送速度にすることができず、更に送信周波数
を受信周波数に合わせて変更できない情報処理システム
においては、送信側と受信側との間を接続することさえ
不可能となる。
【０００９】従って、送信側は送信周波数を変更する手
段をもたなければならず、経済的に負担になるという欠
点がある。
段をもたなければならず、経済的に負担になるという欠
点がある。
【００１０】更に、第３の方法の場合は送信データの符
号化回路や受信データの符号化回路及び受信データに基
づくクロック抽出回路等が必要であり、構成ハードウェ
アが複雑になるという欠点がある。
号化回路や受信データの符号化回路及び受信データに基
づくクロック抽出回路等が必要であり、構成ハードウェ
アが複雑になるという欠点がある。
【００１１】また、内部クロックを通常の動作周波数の
２分の１にするといった低消費電力モードを実装した場
合、受信クロックの生成において新たな問題が発生す
る。この問題点について、図１を用いて説明する。
２分の１にするといった低消費電力モードを実装した場
合、受信クロックの生成において新たな問題が発生す
る。この問題点について、図１を用いて説明する。
【００１２】まず図１の例では、内部クロック５回分の
データ幅で受信データが転送されている例を示す。図１
−１に通常時の波形を示す。
データ幅で受信データが転送されている例を示す。図１
−１に通常時の波形を示す。
【００１３】まず、において受信データＡを受信し、
さらに内部クロック５回先のにおいて受信データＢを
受信し、さらに内部クロック５回先のにおいて受信デ
ータＣを受信している。ここで、低消費電力モードにし
た場合、図１−２の内部クロックに示すように、周波数
が半減する為、内部クロックのカウント数を半分にする
必要がある。
さらに内部クロック５回先のにおいて受信データＢを
受信し、さらに内部クロック５回先のにおいて受信デ
ータＣを受信している。ここで、低消費電力モードにし
た場合、図１−２の内部クロックに示すように、周波数
が半減する為、内部クロックのカウント数を半分にする
必要がある。
【００１４】ここで、５を２で除算した場合、商は２で
１の余りが発生する。クロックカウント数は正の整数を
扱うため、余りを繰り上げた３でカウントする場合と、
余りを切捨てる２でカウントする場合が想定できる。
１の余りが発生する。クロックカウント数は正の整数を
扱うため、余りを繰り上げた３でカウントする場合と、
余りを切捨てる２でカウントする場合が想定できる。
【００１５】まず、余りを繰り上げた例を図１−２に示
す。において受信データＡを受信し、さらに内部クロ
ック３回先のにおいて受信データＣを受信する。以上
のように、余りを繰り上げた場合は受信データが受信で
きないという問題（データ抜け）が発生する。
す。において受信データＡを受信し、さらに内部クロ
ック３回先のにおいて受信データＣを受信する。以上
のように、余りを繰り上げた場合は受信データが受信で
きないという問題（データ抜け）が発生する。
【００１６】また、余りを切捨てた例を図１−３に示
す。において受信データＡを受信し、さらに内部クロ
ック２回先のにおいて受信データＢを受信し、さらに
内部クロック２回先のにおいて受信データＣを受信
し、さらに内部クロック２回先のにおいて受信データ
Ｃを受信する。
す。において受信データＡを受信し、さらに内部クロ
ック２回先のにおいて受信データＢを受信し、さらに
内部クロック２回先のにおいて受信データＣを受信
し、さらに内部クロック２回先のにおいて受信データ
Ｃを受信する。
【００１７】以上のように、余りを切捨てた場合は受信
データを重複して取得してしまうという問題（データ重
複）が発生する。このように従来のシステム通信回路
を、通常動作モードから周波数が小さくなる低消費電力
モードにおいてそのまま使用した場合、データ抜けやデ
ータ重複が発生し、品質を著しく落とすといった欠点が
ある。
データを重複して取得してしまうという問題（データ重
複）が発生する。このように従来のシステム通信回路
を、通常動作モードから周波数が小さくなる低消費電力
モードにおいてそのまま使用した場合、データ抜けやデ
ータ重複が発生し、品質を著しく落とすといった欠点が
ある。
【００１８】本発明の目的は、かかる送信データに基づ
き、送信周波数を解析し、送信周波数と同じ受信周波数
の受信クロックを発生させることにある。また、低消費
電力モードにおいても同様の品質の受信クロックを発生
させることにある。
き、送信周波数を解析し、送信周波数と同じ受信周波数
の受信クロックを発生させることにある。また、低消費
電力モードにおいても同様の品質の受信クロックを発生
させることにある。
【００１９】
【課題を解決するための手段】本発明のシリアル転送回
路は、αビット（αは正の整数）で構成される周期計測
用のデータを受信するシリアルデータの第１及び第２の
レベル変化点を検出するエッジ検出回路と、前記第１の
レベル変化および前記第２のレベル変化における時間間
隔をクロックに基づき周期を計数する計数カウンタと、
前記計数カウンタの値をαによって除算することにより
１ビット分の周期を演算する演算装置と、前記演算装置
によって生成された値を初期値としてダウンカウントす
るダウンカウンタと、前記ダウンカウンタの値を判定し
受信クロックを発生する比較器を有し、前記計数カウン
タの計数値と同じ周波数の受信クロックを生成して構成
される。
路は、αビット（αは正の整数）で構成される周期計測
用のデータを受信するシリアルデータの第１及び第２の
レベル変化点を検出するエッジ検出回路と、前記第１の
レベル変化および前記第２のレベル変化における時間間
隔をクロックに基づき周期を計数する計数カウンタと、
前記計数カウンタの値をαによって除算することにより
１ビット分の周期を演算する演算装置と、前記演算装置
によって生成された値を初期値としてダウンカウントす
るダウンカウンタと、前記ダウンカウンタの値を判定し
受信クロックを発生する比較器を有し、前記計数カウン
タの計数値と同じ周波数の受信クロックを生成して構成
される。
【００２０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図２は本発明の一実施例を説明
するためのシリアル転送回路におけるクロック発生回路
のブロック図である。
面を参照して説明する。図２は本発明の一実施例を説明
するためのシリアル転送回路におけるクロック発生回路
のブロック図である。
【００２１】本実施例は８ビットのシリアルデータにス
タートビットを付加する非同期通信方式に適用したもの
である。本実施例では、１ビットのシリアル入力データ
が実施例における内部クロック１１回分のデータ幅であ
る場合について説明する。
タートビットを付加する非同期通信方式に適用したもの
である。本実施例では、１ビットのシリアル入力データ
が実施例における内部クロック１１回分のデータ幅であ
る場合について説明する。
【００２２】ここで通常モードの動作例として、図３の
波形を示す。まず、入力信号Ａに外部より周期計測用信
号（１バイト）“０００００００１”を入力する。エッ
ジ検出回路１０１にて、時間に計数カウンタ１０４に
カウント開始が通知され、前記入力波形Ａが“１”に変
化する変化点をエッジ検出回路１０１が時間に通知す
る。このとき、計数カウンタ１０４には“８８”が保持
される。前記１バイト入力信号の“０”は、スタートビ
ット“０”を含めると１バイト長となるため、“８８”
を８で除算した値が１ビット長のクロック数となる。
「８で除算」は３ビットシフトであるため、ビットシフ
タ１０５にて３ビットシフトし、ダウンカウンタ１０６
に初期値ｆを通知する。
波形を示す。まず、入力信号Ａに外部より周期計測用信
号（１バイト）“０００００００１”を入力する。エッ
ジ検出回路１０１にて、時間に計数カウンタ１０４に
カウント開始が通知され、前記入力波形Ａが“１”に変
化する変化点をエッジ検出回路１０１が時間に通知す
る。このとき、計数カウンタ１０４には“８８”が保持
される。前記１バイト入力信号の“０”は、スタートビ
ット“０”を含めると１バイト長となるため、“８８”
を８で除算した値が１ビット長のクロック数となる。
「８で除算」は３ビットシフトであるため、ビットシフ
タ１０５にて３ビットシフトし、ダウンカウンタ１０６
に初期値ｆを通知する。
【００２３】次に、時間からデータの受信を開始す
る。時間における“０”（スタートビット）をスター
トビット検出回路１０２にて検出し、ダウンカウンタ１
０６がカウントを開始する。現モードは、図３に示す入
力信号Ｂのレベルが“０”であることにより通常モード
であり、本実施例において比較値発生回路１０８は、通
常モード時“０”固定で使用されるため、時間におい
てダウンカウンタ１０６の値が“０”になった時、比較
器１０７で受信クロックが生成される。以上により、受
信周波数と周波数の一致した受信クロックが得られる。
る。時間における“０”（スタートビット）をスター
トビット検出回路１０２にて検出し、ダウンカウンタ１
０６がカウントを開始する。現モードは、図３に示す入
力信号Ｂのレベルが“０”であることにより通常モード
であり、本実施例において比較値発生回路１０８は、通
常モード時“０”固定で使用されるため、時間におい
てダウンカウンタ１０６の値が“０”になった時、比較
器１０７で受信クロックが生成される。以上により、受
信周波数と周波数の一致した受信クロックが得られる。
【００２４】次に、同様の入力信号を低消費電力モード
時に入力した動作例を図４に示す。まず、入力信号Ａに
外部より周期計測用信号（１バイト）“０００００００
１”を入力する。エッジ検出回路１０１にて、時間に
計数カウンタ１０４にカウント開始が通知され、前記入
力波形Ａが“１”に変化する変化点をエッジ検出回路１
０１が時間に通知する。このとき、計数カウンタ１０
４には“４４”が保持される。
時に入力した動作例を図４に示す。まず、入力信号Ａに
外部より周期計測用信号（１バイト）“０００００００
１”を入力する。エッジ検出回路１０１にて、時間に
計数カウンタ１０４にカウント開始が通知され、前記入
力波形Ａが“１”に変化する変化点をエッジ検出回路１
０１が時間に通知する。このとき、計数カウンタ１０
４には“４４”が保持される。
【００２５】前記１バイト入力信号の“０”は、スター
トビット“０”を含めると１バイト長となるため、“４
４”を８で除算した値が１ビット長のクロック数とな
る。「８で除算」は３ビットシフトであるため、ビット
シフタ１０５にて３ビットシフトし、ダウンカウンタ１
０６に初期値fを通知する。
トビット“０”を含めると１バイト長となるため、“４
４”を８で除算した値が１ビット長のクロック数とな
る。「８で除算」は３ビットシフトであるため、ビット
シフタ１０５にて３ビットシフトし、ダウンカウンタ１
０６に初期値fを通知する。
【００２６】次に、時間からデータの受信を開始す
る。時間における“０”（スタートビット）をスター
トビット検出回路１０２にて検出し、ダウンカウンタ１
０６がカウントを開始する。
る。時間における“０”（スタートビット）をスター
トビット検出回路１０２にて検出し、ダウンカウンタ１
０６がカウントを開始する。
【００２７】現モードは、図４に示す入力信号Ｂのレベ
ルが“１”であることにより低消費電力モードであり、
本実施例では前記ダウンカウンタ１０６の初期値生成の
際、「８で除算」するために計数カウンタ１０４の下位
３ビットは切捨てられる。よって、切捨てられた分の３
ビットを補正する分の信号として上位１ビットを使用
し、後の２ビットを誤差として切捨てるものとする。
ルが“１”であることにより低消費電力モードであり、
本実施例では前記ダウンカウンタ１０６の初期値生成の
際、「８で除算」するために計数カウンタ１０４の下位
３ビットは切捨てられる。よって、切捨てられた分の３
ビットを補正する分の信号として上位１ビットを使用
し、後の２ビットを誤差として切捨てるものとする。
【００２８】本実施例において比較値発生回路１０８
は、低消費電力モード時モード時、仮に計数カウンタの
下位３ビット目が“１”である場合、受信クロックによ
り比較値発生回路が出力する値が“１”・“０”に切り
替わる回路になっている。
は、低消費電力モード時モード時、仮に計数カウンタの
下位３ビット目が“１”である場合、受信クロックによ
り比較値発生回路が出力する値が“１”・“０”に切り
替わる回路になっている。
【００２９】時間においては“０”であるから、ダウ
ンカウンタ１０６の値が“０”になった時、比較器１０
７で受信クロックが生成される。
ンカウンタ１０６の値が“０”になった時、比較器１０
７で受信クロックが生成される。
【００３０】また、前記受信クロックは前記比較値発生
回路に通知され、時間において出力ｈは“１”とな
る。よって次ビット送信時は、ダウンカウンタ１０６が
“１”の時、比較器１０７で受信クロックが生成され
る。
回路に通知され、時間において出力ｈは“１”とな
る。よって次ビット送信時は、ダウンカウンタ１０６が
“１”の時、比較器１０７で受信クロックが生成され
る。
【００３１】以上により、ダウンカウンタ１０６のカウ
ント数は、“６”・“５”を繰り返し、２ビット単位で
は前記通常モードと一致する。
ント数は、“６”・“５”を繰り返し、２ビット単位で
は前記通常モードと一致する。
【００３２】以上の構成を有することにより低消費電力
モード時においても、受信周波数と周波数の一致した受
信クロックが得られる。
モード時においても、受信周波数と周波数の一致した受
信クロックが得られる。
【００３３】
【発明の効果】以上、説明したように、本発明のシリア
ル通信回路は、通常・低消費電力両モードにおいても、
固定値の受信シリアルデータから受信クロックを生成で
きるため、あらかじめ転送周波数を定める必要がなく、
しかも複雑な処理をすることなく、不特定の情報処理シ
ステムと接続可能である。
ル通信回路は、通常・低消費電力両モードにおいても、
固定値の受信シリアルデータから受信クロックを生成で
きるため、あらかじめ転送周波数を定める必要がなく、
しかも複雑な処理をすることなく、不特定の情報処理シ
ステムと接続可能である。
【図１】低消費電力モードにおけるデータ重複・データ
抜け発生を示す図
抜け発生を示す図
【図２】本発明の実施の形態におけるシリアル通信回路
図
図
【図３】本発明の実施の形態における通常モード時のタ
イミングを表す図
イミングを表す図
【図４】本発明の実施の形態における低消費電力モード
時のタイミングを表す図
時のタイミングを表す図
１０１ エッジ検出回路
１０２ スタートビット検出回路
１０４ 計数カウンタ
１０５ ビットシフタ
１０６ ダウンカウンタ
１０７ 比較器
１０８ 比較値発生回路
フロントページの続き
Ｆターム(参考） 5B077 GG02 GG25 GG32 MM02 NN02
5B079 AA04 BA01 BC01 DD17
5K029 AA13 AA20 EE07 LL19
5K047 AA11 GG24 JJ03 MM56
Claims (3)
- 【請求項１】 受信シリアルデータにおけるαビット
（αは正の整数）のデータから構成される所定部の変化
点を検出する所定部検出手段と、 前記所定部を内部動作クロックで計数するカウンタと、 前記カウンタの値をαによって除算することにより１ビ
ット分のクロック数を演算する演算手段と、 前記クロック数ごとに受信クロックを生成する受信クロ
ック生成手段とを有するシリアル受信装置。 - 【請求項２】 内部動作クロックの周波数を通常動作時
の２分の１に設定できる請求項１に記載のシリアル受信
装置において、 前記受信クロック生成手段は、αが２Ｎ＋１（Ｎは１以
上の整数）であり、かつ内部動作クロックが通常動作時
の２分の１で動作している場合には、受信クロック生成
をＮ回経過時とＮ＋１経過時との交互のタイミングで生
成することを特徴とするシリアル受信装置。 - 【請求項３】 内部動作クロックの周波数を通常動作時
の２分の１に設定できるシリアル受信装置において、 通常動作時に、受信データの所定部を内部動作クロック
でカウントすることにより受信データ単位期間のクロッ
ク数を決定するクロック数決定手段と、 前記クロック数が２Ｎ＋１（Ｎは１以上の整数）であ
り、かつ内部動作クロックが通常動作時の２分の１で動
作している場合には、受信クロック生成をＮ回経過時と
Ｎ＋１経過時との交互のタイミングで生成する受信クロ
ック生成手段とを有するシリアル受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001326239A JP2003134098A (ja) | 2001-10-24 | 2001-10-24 | シリアル受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001326239A JP2003134098A (ja) | 2001-10-24 | 2001-10-24 | シリアル受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003134098A true JP2003134098A (ja) | 2003-05-09 |
Family
ID=19142650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001326239A Pending JP2003134098A (ja) | 2001-10-24 | 2001-10-24 | シリアル受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003134098A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166179A (ja) * | 2005-12-13 | 2007-06-28 | Denso Corp | シリアル通信装置 |
| JP2010504698A (ja) * | 2006-09-21 | 2010-02-12 | アナログ・デバイシズ・インコーポレーテッド | シリアルディジタルデータ通信インターフェイス |
| JP2014082696A (ja) * | 2012-10-18 | 2014-05-08 | New Japan Radio Co Ltd | シリアル通信装置 |
| JP2015073762A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073759A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073763A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073761A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073760A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
-
2001
- 2001-10-24 JP JP2001326239A patent/JP2003134098A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166179A (ja) * | 2005-12-13 | 2007-06-28 | Denso Corp | シリアル通信装置 |
| JP4736775B2 (ja) * | 2005-12-13 | 2011-07-27 | 株式会社デンソー | シリアル通信装置 |
| JP2010504698A (ja) * | 2006-09-21 | 2010-02-12 | アナログ・デバイシズ・インコーポレーテッド | シリアルディジタルデータ通信インターフェイス |
| JP2014082696A (ja) * | 2012-10-18 | 2014-05-08 | New Japan Radio Co Ltd | シリアル通信装置 |
| JP2015073762A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073759A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073763A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073761A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
| JP2015073760A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社藤商事 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003134098A (ja) | シリアル受信装置 | |
| US6985546B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| JP4582932B2 (ja) | 同期補正回路 | |
| WO2012009160A1 (en) | Methods and apparatus for determining a phase error in signals | |
| CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
| JP2653284B2 (ja) | データ同期検出装置 | |
| US6154509A (en) | Data phase recovery system | |
| US6970527B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JP2679474B2 (ja) | データ同期検出方法 | |
| JP2005020308A (ja) | シリアル通信方法、およびシリアル通信装置 | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPH0653955A (ja) | パラレルビット同期方式 | |
| JP2004247856A (ja) | データ受信装置及びデータ送受信方法 | |
| KR101092850B1 (ko) | 기지국과 단말기 통신 시스템의 클럭 주파수 옵셋 보상방법 및 장치 | |
| KR100435558B1 (ko) | 데이터 캐리어 검출회로 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JPH04145566A (ja) | シリアル転送回路 | |
| JP3246044B2 (ja) | 固定パターンのエラー測定装置 | |
| JP2010213204A (ja) | データ送受信方法 | |
| JPS62132450A (ja) | フレ−ムデ−タサンプリング同期獲得装置 | |
| EP1331750A1 (en) | Method and circuit arrangement for clock recovery | |
| JPH0616619B2 (ja) | 同期外れ検出回路 | |
| KR20020026964A (ko) | 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |