KR100435558B1 - 데이터 캐리어 검출회로 - Google Patents
데이터 캐리어 검출회로 Download PDFInfo
- Publication number
- KR100435558B1 KR100435558B1 KR1019970079818A KR19970079818A KR100435558B1 KR 100435558 B1 KR100435558 B1 KR 100435558B1 KR 1019970079818 A KR1019970079818 A KR 1019970079818A KR 19970079818 A KR19970079818 A KR 19970079818A KR 100435558 B1 KR100435558 B1 KR 100435558B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- data
- terminal
- counter
- frequency
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 데이터 통신시 수신된 데이터의 시작시점을 인식하기 위한 데이터 캐리어 검출회로에 관한 것으로써, 인가된 입력주파수를 분주하여 동기주파수를 생성하는 카운터와 완전한 역상을 만들기 위한 제 1,2 D F/F과 그 출력파형을 배타적 논리합하기 위한 배타적 오아게이트와 일정한 주기의 폭만큼의 펄스를 출력하기 위한 단안정 멀티바이브레이터로 구성되며, 수신데이터의 앞부분에 수바이트의 일련 펄스를 공중파 노이즈와 혼합하여 송신하고, 송신된 신호를 단안정 멀티바이브레이터를 이용하여 하나의 펄스를 생성하여 이 펄스를 데이터 캐리어 검출신호로 이용하도록 동작하며, 수신데이터가 공중파 노이즈와 혼합하여 수신되는 경우에 계속하여 수신데이터를 확인해야 하는 불편함을 해소하고, 공중파 노이즈가 데이터로 인식되는 오동작을 줄일 수 있는 효과가 있다.
Description
본 발명은 데이터 캐리어 검출회로에 관한 것으로써, 보다 상세하게는 수신데이터의 앞부분에 수바이트의 일련 펄스를 공중파 노이즈와 혼합하여 송신하고, 송신된 신호를 단안정 멀티바이브레이터를 이용하여 하나의 펄스를 생성하여 이 펄스를 데이터 캐리어 검출신호로 이용하는 데이터 캐리어 검출회로에 관한 것이다.
일반적으로 데이터 통신시스템에 있어서 수신축의 데이터단말에서는 데이터의 캐리어를 검출함으로써 데이터의 송신 및 송신완료를 감지하고 있다.
도 1은 종래의 캐리어 검출회로도로써, 일정주기를 가지는 클럭신호(CLK)에 의해 주기적으로 리셋트되며 수신되는 데이터(RxD)에 의해 셋트되어 데이터의 수신 유무를 감지하는 제 1 플립플롭(1)과 제 1 플립플롭(1)의 데이터의 수신 감지출력에 의해 리셋트되며 데이터의 수신이 감지되지 않는 것에 의해 상기 클럭신호를 카운팅하여 설정된 시간이 경과하는 것을 검출하는 카운터(2)와 제 1플립플롭(1)의 데이터의 수신 감지출력에 의해 셋트되며 카운터(2)의 시간경과 검출출력에 의해 리셋트되어 캐리어 검출신호를 발생하는 제 2 플립플롭(3)으로 구성된다.
도 2는 상기 도 1의 각 부분의 동작 타이밍도이다.
이하에는 종래의 캐리어 검출회로의 동작을 도 2의 동작 타이밍도를 참조하여 상세하게 설명한다.
제 1 플립플롭(1)은 일정주기의 클럭신호를 리셋트 입력단자( 
)에 입력하여 클럭신호의 로우신호에 의해 리셋트되어 출력단자로 로우신호를 출력하며, 클럭신호가 하이신호인 동안 클럭 입력단자에 입력되는 데이터 캐리어신호(RxD)에 의해 출력단자로 하이신호를 출력한다. 따라서 제 1 플립플롭(1)은 데이터 캐리어신호(RxD)가 계속하여 수신되지 않을 때에는 이를 나타내는 로우신호를 출력하며 데이터 캐리어신호가 연속적으로 수신될 때에는 이를 나타내는 하이신호를 출력한다.
이에 따라 카운터(2)는 제 1 플립플롭(1)의 출력을 리셋트 입력단자에 입력하여 제 1 플립플롭(1)의 출력이 하이신호가 될 때마다 리셋트되어 출력단자(OUT)로 하이신호를 출력하며, 제 1 플립플롭의 출력이 하이신호가 될 때마다 리셋트되어 출력단자로 하이신호를 출력하며, 제 1 플립플롭(1)의 출력이 로우신호가 되는 구간동안 상기 클럭신호를 카운팅하여 설정값까지 카운팅을 완료하면 시간경과 검출출력으로서 출력단자로 로우신호를 출력한다. 여기서 상기 카운터(2)가 카운팅을 계속하여 로우신호를 발생하는 시간을 도 2과 같이 T시간으로 설정하면 상기 카운터(2)의 출력은 제 1 플립플롭(1)에 데이터 캐리어신호(RxD)가 연속적으로 입력되거나 상기 T시간보다 짧은 시간인 T0시간동안 중단될 경우에는 하이신호를 출력하며, T시간이 경과할 때까지 제 1 플립플롭(1)에 데이터 캐리어신호(RxD)가 입력되지 않으면 로우를 출력하는 것이다.
한편 제 2 플립플롭(2)은 제 1 플립플롭(1)의 출력을 클럭입력단자(CP)에 입력하고 카운터(2)의 출력을 리셋트 입력단자( )에 입력하게 되어 있다. 그러므로 제 1 플립플롭(1)에 데이터 캐리어신호(RxD)가 연속적으로 입력되거나 T시간보다 짧은 시간인 T0시간동안 중단될 경우에는 하이신호를 캐리어 검출신호(SD)로서 출력하여 캐리어가 검출됨을 나타낸다. 반면에 T시간이 경과할 때까지 제 1 플립플롭(1)에 데이터캐리어신호(RxD)가 입력되지 않을 때에는 카운터(2)의 로우신호에 의해 로우신호를 캐리어 검출신호(SD)로서 출력하여 캐리어가 검출되지 않음을 나타낸다. 여기서 카운터(2)의 카운팅 설정시간 T는 데이터 캐리어신호(RxD)가 연속적으로 수신되지 않을 경우에 어느 정도의 시간동안 수신을 대기하도록 하기 위하여 설정하는 것으로 필요에 따라 시간을 설정한다. 따라서, 데이터단말에서는 캐리어 검출신호(SD)에 의해 데이터의 계속적인 수신 유무를 알 수 있게 되어 데이터를 수신하여 처리하거나 데이터의 수신을 완료할 수 있게 된다.
그러나, 실제 수신 신호가 공중파 노이즈와 혼합하여 입력되므로 원하는 신호만을 수신하여 동작하도록 계속해서 수신데이터를 확인하고 있어야 하고, 잘못하여 공중파 노이즈가 데이터로 인식되는 경우는 오동작의 위험을 야기한다. 또한, 데이터 캐리어 검출신호가 있는 회로는 계속해서 수신데이터를 확인해야 하는 불편함은 수신장치에서 데이터 캐리어 검출신호가 발생했는지만을 확인하다가 신호 발생후에 수신모드로 절환하면 계속해서 데이터를 수신할 필요없이 원하는 데이터만을 수신할 수 있으나, 상기의 회로는 복잡해지거나 비용이 올라가거나 소비전력의 상승을 야기하는 문제점이 발생하고 있다.
이에 본 발명은 이같은 문제점을 해결하기 위해 안출된 것으로써, 본 발명의 목적은 송신측에서는 수신데이터의 시작시점을 인식하기 위해 실제 데이터의 앞단에 수바이트의 일련 펄스를 삽입하여 송신하는 데이터 캐리어 검출회로를 제공하는 데 있다.
본 발명의 또다른 목적은 공중파 노이즈와 혼합하여 수신되는 실제 데이터를 일정시간이 경과한 후에 단 하나의 펄스를 생성하여 이 펄스를 데이터 캐리어 검출신호로 이용하고, 수신측에서는 데이터 캐리어 검출신호가 인가되면 수신모드로 절환할 수 있는 데이터 캐리어 검출회로를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명은 데이터 통신시 수신된 데이터의 시작시점을 인식하기 위하여 데이터의 캐리어를 검출하는 회로에 있어서, 높은 주파수를 입력받아 이 입력주파수를 카운터에 의해 분주하여 기준주파수(f0)와 두 배의 기준주파수(2f0)의 동기주파수를 생성하는 제 1단계와 데이터의 앞단에 기준주파수(f0)와 동일한 주파수를 가진 일련의 펄스열을 수바이트 전송하고, 상기 카운터에 연결된 입력데이터의 라이징에지에서 미분된 짧은 펄스로 상기 카운터에 입력된 주파수를 클리어하는 제 2단계와 상기 카운터의 클리어 신호만큼 지연된 기준주파수(f0)의 파형과 수신데이터의 파형을 비교하여 완전한 역상을 만들기 위해 두 배의 기준주파수(2f0)로 상기 지연된 기준주파수의 파형과 수신데이터의 파형을 샘플링하는 제 3단계와 상기 제 3단계에서 샘플링된 파형을 배타적 논리합하고, 그 출력파형의 라이징에지에서 일정한 주기의 단 하나의 펄스를 생성하여 데이터 캐리어 검출신호로 이용하는 제 4단계로 구성된 것을 특징으로 한다.
도 1은 종래의 캐리어 검출회로도.
도 2는 종래의 캐리어 검출회로의 각 부분별 동작을 설명하기 위한 타이밍도.
도 3은 본 발명에 따른 데이터 캐리어 검출회로의 구성을 보여주기 위한 회로도.
도 4는 본 발명에 따른 데이터 캐리어 검출회로의 동작을 보여주기 위한 각부분별 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
10: 카운터 20: 제 1 D F/F
30: 제 2 D F/F 40: 배타적 오아게이트
50: 단안정 멀티바이브레이터
이하 본 발명의 바람직한 실시예를 첨부도면을 참조로 하여 상세히 설명한다.
도 3은 본 발명에 따른 데이터 캐리어 검출회로의 전체적인 구성을 상세하게 보여주기 회로도이다.
도 3에 도시된 바와 같이, 본 발명은 기준주파수(f0)보다 상당히 높은 주파수(nf0)를 클럭단자에 연결하고 후술하는 수신데이터를 미분회로를 통과시켜 수신데이터의 라이징에지(rising edge)에서 짧은 펄스로 변환하고, 그 변환된 짧은 펄스를 클리어단자에 연결하여 출력단자(QC단자)에는 두 배의 기준주파수(2f0)의 동기주파수로 분주하고, 또다른 출력단자(QD단자)에는 기준주파수(f0)의 동기주파수로 분주하는 카운터(10)와 카운터(10)의 출력단자(QC단자)에서 출력되는 두 배의 기준주파수(2f0)을 클럭단자에 연결하고, 수신데이터를 D단자에 연결한 제 1 D F/F(20)과 카운터(10)의 출력단자(QC단자)에서 출력되는 두 배의 기준주파수(2f0)을 클럭단자에 연결하고, 카운터(10)의 출력단자(QD단자)에서 출력되는 기준주파수(f0)를 D단자에 연결한 제 2 D F/F(30)과 제 1,2 D F/F(20,30)에서 출력되는 파형을 배타적 논리합하는 배타적 오아게이트(40)와 배타적 오아게이트(40)의 출력파형을 입력받아 일정한 시정수(Td)에 해당하는 주기만큼 하나의 펄스를 생성하는 단안정 멀티바이브레이터(50)로 구성되어 있다.
이하에는 상기한 구성을 가지는 본 발명의 동작을 도 4를 참조하여 상세하게 설명한다.
도 4는 본 발명에 따른 데이터 캐리어 검출회로의 각 부분의 동작파형을 보여주기 위한 타이밍도이다.
도 4에 도시된 바와 같이, 시스템의 정밀도가 높이고 오차를 줄이기 위해 기준주파수(f0)보다 높은 주파수(nf0)를 카운터(10)의 클럭단자에 입력(a파형)하고 카운터(10)에 의해 분주된 기준주파수(f0)와 두 배의 기준주파수(2f0)의 두가지 클럭을 생성한다. 이 클럭은 카운터(10)에서 출력으로 제공되며, 카운터(10)는 입력데이터의 라이징에지에서 미분된 짧은 펄스로 클리어된다. 이 클리어신호는 실제 데이터의 앞부분에 수바이트(예: 4바이트)의 일련의 펄스열(예: 66H)의 기준주파수(f0)를 미분회로를 통과시킨 짧은 펄스를 이용한다.
카운터(10)에 의해 분주된 기준주파수의 파형(c파형)과 수신데이터의 파형(d파형)을 비교하면 역상이 됨을 알 수 있으나, 실제로는 미분회로를 통과한 짧은 펄스(e파형) 때문에 카운터(10)의 클리어신호의 폭만큼 기준주파수(f0)가 지연된다. 따라서, 완전한 역상을 만들기 위해 카운터(10)의 출력단자(QC단자)를 제 1 D F/F(20)의 클럭단자에 연결(b파형)하고 수신데이터를 제 1 D F/F(20)의 D단자에 연결하여 샘플링(f파형)하고, 카운터(10)의 출력단자(QC단자)를 제 2 D F/F(30)의 클럭단자에 연결(b파형)하고 카운터(10)의 출력단자(QD단자)를 제 2 D F/F(30)의 D단자에 연결하여 완전한 역상으로 샘플링(g파형)한다.
제 1,2 D F/F(20,30)에 의해 샘플링된 파형(f,g파형)을 배타적 오아게이트(40)에 연결하여 배타적 논리합하면, 일련의 펄스열(예: 66H)를 수신하는 시점부터는 계속하여 하이신호를 유지한다(h파형). 반면에, 일련의 펄스열(예: 66H)를 수신하기 전에는 랜덤(random)한 공중파 노이즈에 의해 f0클럭, 2f0클럭, 수신데이터가 모두 랜덤한 펄스로 되고 제 1,2 D F/F(20,30)에 의해 샘플링된 펄스도 랜덤한 펄스로 된다.
배타적 오아게이트(40)를 통과한 파형(f파형)을 단안정 멀티바이브레이터(50)에 입력하면 입력된 파형을 라이징에지에서 일정한 주기(Td=0.7RC)를 갖는 하나의 펄스를 생성한다(i파형). 이 때, 주기 Td의 길이는 수신데이터의 수바이트(예: 4바이트)의 길이와 동일하게 설정한다. 그러면, 일련의 펄스열(예: 66H)을 수신하기 전에는 단안정 멀티바이브레이터(50)의 출력이 계속하여 일정한 주기(Td)보다 짧은 랜덤한 리트리거 (re-trigger)신호 때문에 계속 하이신호를 유지한다.
일련의 펄스열(예: 66H)을 수신하는 시점부터는 일정한 주기(Td)보다 짧은 랜덤한 리트리거 신호가 없으므로, 단안정 멀티바이브레이터(50)의 출력은 일정한 주기(Td)이후에 로우신호를 발생하게 된다(i파형).
이 로우신호가 데이터 캐리어 검출신호로 동작하여 정확한 데이터를 수신할 수 있도록 동작한다.
이상에서와 같이 본 발명에 따른 데이터 캐리어 검출회로에 의하면, 단안정 멀티바이브레이터에서 출력되는 로우신호를 데이터 캐리어 검출신호로 이용하여 데이터 캐리어 검출신호가 발생하면 수신모드로 절환하여 정확한 데이터를 수신할 수 있으므로 수신데이터가 공중파 노이즈와 혼합하여 수신되는 경우에 계속하여 수신데이터를 확인해야 하는 불편함을 해소하고, 공중파 노이즈가 데이터로 인식되는 오동작을 줄일 수 있는 효과가 있다.
Claims (3)
- 데이터 통신시 수신된 데이터의 시작시점을 인식하기 위하여 데이터의 캐리어를 검출하는 회로에 있어서,높은 주파수를 입력받아 이 입력주파수를 카운터(10)에 의해 분주하여 기준주파수(f0)와 두 배의 기준주파수(2f0)의 동기주파수를 생성하는 제 1단계와데이터의 앞단에 기준주파수(f0)와 동일한 주파수를 가진 일련의 펄스열을 수바이트 전송하고, 상기 카운터(10)에 연결된 입력데이터의 라이징에지에서 미분된 짧은 펄스로 상기 카운터에 입력된 주파수를 클리어하는 제 2단계와상기 카운터(10)의 클리어 신호만큼 지연된 기준주파수(f0)의 파형과 수신데이터의 파형을 비교하여 완전한 역상을 만들기 위해 두 배의 기준주파수(2f0)로 상기 지연된 기준주파수의 파형과 수신데이터의 파형을 샘플링하는 제 3단계와상기 제 3단계에서 샘플링된 파형을 배타적 논리합하고, 그 출력파형의 라이징에지에서 일정한 주기의 단 하나의 펄스를 생성하여 데이터 캐리어 검출신호로 이용하는 제 4단계로 구성된 것을 특징으로 하는 데이터 캐리어 검출회로.
- 제 1항에 있어서, 상기 제 3단계는 상기 카운터(10)의 출력단자(QC단자)에서 출력되는 두 배의 기준주파수(2f0)을 클럭단자에 연결하고, 수신데이터를 D단자에 연결한 제 1 D F/F(20)과 상기 카운터(10)의 출력단자(QC단자)에서 출력되는 두 배의 기준주파수(2f0)을 클럭단자에 연결하고, 상기 카운터(10)의 출력단자(QD단자)에서 출력되는 기준주파수(f0)를 D단자에 연결한 제 2 D F/F(30)으로 이루어진 것을 특징으로 하는 데이터 캐리어 검출회로.
- 제 1항에 있어서, 상기 제 4단계는 상기 제 1,2 D F/F(20,30)에서 출력되는 파형을 배타적 논리합하는 배타적 오아게이트(40)와 상기 배타적 오아게이트(40)의 출력파형을 입력받아 일정한 시정수(Td)에 해당하는 주기만큼 하나의 펄스를 생성하는 단안정 멀티바이브레이터(50)로 이루어진 것을 특징으로 하는 데이터 캐리어 검출회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079818A KR100435558B1 (ko) | 1997-12-31 | 1997-12-31 | 데이터 캐리어 검출회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079818A KR100435558B1 (ko) | 1997-12-31 | 1997-12-31 | 데이터 캐리어 검출회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990059606A KR19990059606A (ko) | 1999-07-26 |
| KR100435558B1 true KR100435558B1 (ko) | 2004-07-16 |
Family
ID=37348797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970079818A KR100435558B1 (ko) | 1997-12-31 | 1997-12-31 | 데이터 캐리어 검출회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100435558B1 (ko) |
-
1997
- 1997-12-31 KR KR1019970079818A patent/KR100435558B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990059606A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102611447B (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| CN114422063B (zh) | 一种时间戳脉冲同步方法 | |
| KR100435558B1 (ko) | 데이터 캐리어 검출회로 | |
| CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
| JP3990892B2 (ja) | Ｓｏｎｅｔ送受信器上で使用する自動ビットレート検出方式 | |
| JP3522126B2 (ja) | 同期検出方法及び装置、並びに位相同期方法及び装置 | |
| US6154509A (en) | Data phase recovery system | |
| EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
| JP2003134098A (ja) | シリアル受信装置 | |
| US4644563A (en) | Data transmission method and system | |
| KR20010034344A (ko) | 펄스 에지 검출기 | |
| CN210518362U (zh) | 一种单线通信电路及通信系统 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| CN110046125B (zh) | 一种同频连续串行数据同步方法及装置 | |
| CN102332975A (zh) | 一种接口自适应采样方法和装置 | |
| US7457387B2 (en) | Method for generating transmitter clock | |
| US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
| US6275952B1 (en) | Information transmission system and information transmission apparatus | |
| JP3463212B2 (ja) | データ伝達装置 | |
| JP3424600B2 (ja) | マンチェスタ符号受信装置 | |
| CN101326470A (zh) | 电子计数器电路 | |
| RU2109406C1 (ru) | Передатчик сигналов типа частотно-временной матрицы | |
| JP2004247856A (ja) | データ受信装置及びデータ送受信方法 | |
| KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090525 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |