JP3424600B2 - マンチェスタ符号受信装置 - Google Patents
マンチェスタ符号受信装置Info
- Publication number
- JP3424600B2 JP3424600B2 JP13530799A JP13530799A JP3424600B2 JP 3424600 B2 JP3424600 B2 JP 3424600B2 JP 13530799 A JP13530799 A JP 13530799A JP 13530799 A JP13530799 A JP 13530799A JP 3424600 B2 JP3424600 B2 JP 3424600B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- manchester code
- manchester
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明はマンチェスタ符号信
号をＮＲＺ（Non Return to Zero)符号信号に変換する
マンチェスタ符号受信装置に関するものである。
号をＮＲＺ（Non Return to Zero)符号信号に変換する
マンチェスタ符号受信装置に関するものである。
【０００２】
【従来の技術】従来のマンチェスタ符号信号をＮＲＺ符
号信号に変換し、受信クロックを抽出する手段として、
特開平５−１２２２０３号、特開平５−８３１４０号等
があるが、特開平５−１２２２０３号と特開平５−８３
１４０号では排他的論理和の出力結果により、ＮＲＺ符
合信号に変換した際の「０」から「１」および「１」か
ら「０」への変化点を得て、ＮＲＺ符号信号に変換する
変換方法である。
号信号に変換し、受信クロックを抽出する手段として、
特開平５−１２２２０３号、特開平５−８３１４０号等
があるが、特開平５−１２２２０３号と特開平５−８３
１４０号では排他的論理和の出力結果により、ＮＲＺ符
合信号に変換した際の「０」から「１」および「１」か
ら「０」への変化点を得て、ＮＲＺ符号信号に変換する
変換方法である。
【０００３】次に、従来のプリアンブル（１０１０１
０．．．パターン）検出の手段を図面を用いて説明す
る。
０．．．パターン）検出の手段を図面を用いて説明す
る。
【０００４】図５は、従来のプリアンブル検出回路の例
を示すブロック図である。図５において、２０１はシフ
トレジスタ、２０２は比較器、２０３はマンチェスタ符
号信号、２０４はクロック、２０５〜２０９はシフトレ
ジスタのレジスタ値、２１０はプリアンブル検出信号で
ある。
を示すブロック図である。図５において、２０１はシフ
トレジスタ、２０２は比較器、２０３はマンチェスタ符
号信号、２０４はクロック、２０５〜２０９はシフトレ
ジスタのレジスタ値、２１０はプリアンブル検出信号で
ある。
【０００５】シフトレジスタ２０１では、入力されたマ
ンチェスタ符号信号２０３を、マンチェスタ符号信号の
ビット周期と同周期のクロック２０４の立ち上がりエッ
ジごとにシフトする。比較器２０２ではシフトレジスタ
２０１のレジスタ値２０５〜２０９を比較し、「０１０
１０」または「１０１０１」と一致した時、プリアンブ
ル検出信号２１０が「１」となる。
ンチェスタ符号信号２０３を、マンチェスタ符号信号の
ビット周期と同周期のクロック２０４の立ち上がりエッ
ジごとにシフトする。比較器２０２ではシフトレジスタ
２０１のレジスタ値２０５〜２０９を比較し、「０１０
１０」または「１０１０１」と一致した時、プリアンブ
ル検出信号２１０が「１」となる。
【０００６】図６は、図５における主要各点の波形を示
したタイミング図である。マンチェスタ符号信号２０３
がクロック２０４の立ち上がりエッジで２０５に伝搬さ
れ、その後クロック２０４の立ち上がりエッジごとに２
０６、２０７、２０８、２０９と伝搬する。２０５から
２０９が「０１０１０」または「１０１０１」と一致し
た時、プリアンブル検出信号２１０は「１」となる。
したタイミング図である。マンチェスタ符号信号２０３
がクロック２０４の立ち上がりエッジで２０５に伝搬さ
れ、その後クロック２０４の立ち上がりエッジごとに２
０６、２０７、２０８、２０９と伝搬する。２０５から
２０９が「０１０１０」または「１０１０１」と一致し
た時、プリアンブル検出信号２１０は「１」となる。
【０００７】
【発明が解決しようとする課題】しかしながら特開平５
−１２２２０３号、特開平５−８３１４０号のマンチェ
スタ符号信号からＮＲＺ符号信号への変換方法では固定
遅延回路が必要であり、ディジタル回路では固定遅延回
路の精度を上げにくいということ、設計対象である所望
の動作周波数以外の動作周波数では動作しないという問
題があった。
−１２２２０３号、特開平５−８３１４０号のマンチェ
スタ符号信号からＮＲＺ符号信号への変換方法では固定
遅延回路が必要であり、ディジタル回路では固定遅延回
路の精度を上げにくいということ、設計対象である所望
の動作周波数以外の動作周波数では動作しないという問
題があった。
【０００８】また、この変換方法ではクロック信号を用
いていないために、同期クロック抽出のための別の手段
を用いる必要があった。
いていないために、同期クロック抽出のための別の手段
を用いる必要があった。
【０００９】また、マンチェスタ符号信号のデータの切
り替わりとクロックのエッジが同じタイミングで発生し
ている場合、データを正しく取り込むことができず、プ
リアンブル検出を正確に行えないという問題があった。
り替わりとクロックのエッジが同じタイミングで発生し
ている場合、データを正しく取り込むことができず、プ
リアンブル検出を正確に行えないという問題があった。
【００１０】本発明は、上記従来の問題点を解決するも
ので、動作周波数に依存せず確実なプリアンブル検出を
行い、同期クロックを抽出しながらマンチェスタ符号信
号からＮＲＺ符号信号に変換するマンチェスタ符号受信
装置を提供することを目的とする。
ので、動作周波数に依存せず確実なプリアンブル検出を
行い、同期クロックを抽出しながらマンチェスタ符号信
号からＮＲＺ符号信号に変換するマンチェスタ符号受信
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に、本発明のプリアンブル検出回路には、マンチェスタ
符号信号のビット周期と同周期の第一のクロックと、第
一のクロックと同周期で位相が異なる第二のクロックの
２つのクロックで動作する２つのシフトレジスタとそれ
ぞれのシフトレジスタのレジスタ値を比較するための２
つの比較器を備え、受信クロック抽出回路では、検出し
たプリアンブルの変化点から受信クロックを抽出する機
構を備え、本発明のマンチェスタ符号受信装置は、プリ
アンブル検出回路と受信クロック抽出回路とを備えてい
る。
に、本発明のプリアンブル検出回路には、マンチェスタ
符号信号のビット周期と同周期の第一のクロックと、第
一のクロックと同周期で位相が異なる第二のクロックの
２つのクロックで動作する２つのシフトレジスタとそれ
ぞれのシフトレジスタのレジスタ値を比較するための２
つの比較器を備え、受信クロック抽出回路では、検出し
たプリアンブルの変化点から受信クロックを抽出する機
構を備え、本発明のマンチェスタ符号受信装置は、プリ
アンブル検出回路と受信クロック抽出回路とを備えてい
る。
【００１２】この構成により、動作周波数に依存せず、
かつ、同期クロックを抽出しながらマンチェスタ符号信
号をＮＲＺ符号信号へ確実に変換することができるマン
チェスタ符号受信装置が得られる。
かつ、同期クロックを抽出しながらマンチェスタ符号信
号をＮＲＺ符号信号へ確実に変換することができるマン
チェスタ符号受信装置が得られる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１４】（実施の形態１）図１は、本実施の形態に
おけるプリアンブル検出回路のブロック図を示す。図１
において、１０６はマンチェスタ符号信号入力、１０８
は第一のクロック、１０９は第二のクロック、１１２は
プリアンブル検出信号、４０１は第一のシフトレジス
タ、４０２は第二のシフトレジスタ、４０３は第一の比
較器、４０４は第二の比較器、４０５は論理和回路、４
０６〜４１０は第一のシフトレジスタ４０１のレジスタ
値、４１１〜４１５は第二のシフトレジスタ４０２のレ
ジスタ値、４１６は第一のプリアンブル検出信号、４１
７は第二のプリアンブル検出信号である。
おけるプリアンブル検出回路のブロック図を示す。図１
において、１０６はマンチェスタ符号信号入力、１０８
は第一のクロック、１０９は第二のクロック、１１２は
プリアンブル検出信号、４０１は第一のシフトレジス
タ、４０２は第二のシフトレジスタ、４０３は第一の比
較器、４０４は第二の比較器、４０５は論理和回路、４
０６〜４１０は第一のシフトレジスタ４０１のレジスタ
値、４１１〜４１５は第二のシフトレジスタ４０２のレ
ジスタ値、４１６は第一のプリアンブル検出信号、４１
７は第二のプリアンブル検出信号である。
【００１５】第一のクロック１０８と第二のクロック１
０９とはどちらもマンチェスタ符号信号入力１０６のビ
ット周期と同周期であるが、互いに位相は異なる。マン
チェスタ符号信号入力１０６は、第一のシフトレジスタ
４０１と第二のシフトレジスタ４０２に取り込まれ、第
一の比較器４０３では、第一のシフトレジスタ４０１の
レジスタ値４０６〜４１０が「１０１０１」または「０
１０１０」になったとき、第一のプリアンブル検出信号
４１６を「１」にし、同様に第二の比較器４０４では、
第二のシフトレジスタ４０２のレジスタ値４１１〜４１
５が「１０１０１」または「０１０１０」になったとき
に第二のプリアンブル検出信号４１７を「１」にする。
論理和回路４０５は、第一のプリアンブル検出信号４１
６と第二のプリアンブル検出信号４１７のどちらかが
「１」のとき、プリアンブル検出信号１１２を「１」に
する。
０９とはどちらもマンチェスタ符号信号入力１０６のビ
ット周期と同周期であるが、互いに位相は異なる。マン
チェスタ符号信号入力１０６は、第一のシフトレジスタ
４０１と第二のシフトレジスタ４０２に取り込まれ、第
一の比較器４０３では、第一のシフトレジスタ４０１の
レジスタ値４０６〜４１０が「１０１０１」または「０
１０１０」になったとき、第一のプリアンブル検出信号
４１６を「１」にし、同様に第二の比較器４０４では、
第二のシフトレジスタ４０２のレジスタ値４１１〜４１
５が「１０１０１」または「０１０１０」になったとき
に第二のプリアンブル検出信号４１７を「１」にする。
論理和回路４０５は、第一のプリアンブル検出信号４１
６と第二のプリアンブル検出信号４１７のどちらかが
「１」のとき、プリアンブル検出信号１１２を「１」に
する。
【００１６】２つのシフトレジスタを同周期で位相の異
なるクロックで動作させることにより、一方のシフトレ
ジスタにおいて、マンチェスタ符号信号入力のデータの
切り替わりとクロックの切り替わりとが一致し、正常に
データを取り込めないときでも、他方のシフトレジスタ
では確実にデータを取り込むことが可能である。第一の
プリアンブル検出信号４１６と第二のプリアンブル検出
信号４１７のどちらかが「１」となれば、プリアンブル
検出信号１１２は「１」となる。
なるクロックで動作させることにより、一方のシフトレ
ジスタにおいて、マンチェスタ符号信号入力のデータの
切り替わりとクロックの切り替わりとが一致し、正常に
データを取り込めないときでも、他方のシフトレジスタ
では確実にデータを取り込むことが可能である。第一の
プリアンブル検出信号４１６と第二のプリアンブル検出
信号４１７のどちらかが「１」となれば、プリアンブル
検出信号１１２は「１」となる。
【００１７】以上のように、本実施の形態によれば、プ
リアンブルの検出を位相の異なる２つのクロック信号で
行うことにより、確実なプリアンブル検出を行うことが
できる。
リアンブルの検出を位相の異なる２つのクロック信号で
行うことにより、確実なプリアンブル検出を行うことが
できる。
【００１８】なお、本実施の形態では５段のプリアンブ
ル検出を行う例を示したが、シフトレジスタ４０１と４
０２の段数および比較器４０３と４０４の段数を変化さ
せることにより、任意の段数のプリアンブルの検出が可
能となる。第一のプリアンブル検出信号４１６、第二の
プリアンブル検出信号４１７、プリアンブル検出信号１
１２はプリアンブル検出時「１」としたが、通常を
「１」とし、プリアンブル検出時「０」としてもよい。
ル検出を行う例を示したが、シフトレジスタ４０１と４
０２の段数および比較器４０３と４０４の段数を変化さ
せることにより、任意の段数のプリアンブルの検出が可
能となる。第一のプリアンブル検出信号４１６、第二の
プリアンブル検出信号４１７、プリアンブル検出信号１
１２はプリアンブル検出時「１」としたが、通常を
「１」とし、プリアンブル検出時「０」としてもよい。
【００１９】（実施の形態２）図２は本実施の形態によ
るクロック抽出回路を示すブロック図である。図２にお
いて、１０２はマンチェスタ符号信号のデータ変化点検
出回路、１０３はＮ進カウンタ、１０４はクロック生成
部、１０６はマンチェスター符号信号、１０７は基準ク
ロック、１１１はＮ進カウンタ１０３のカウンタ値、１
１３は受信クロック、１１０はマンチェスタ符号信号の
データ変化点パルス信号、５０１はクロック設定区間信
号である。
るクロック抽出回路を示すブロック図である。図２にお
いて、１０２はマンチェスタ符号信号のデータ変化点検
出回路、１０３はＮ進カウンタ、１０４はクロック生成
部、１０６はマンチェスター符号信号、１０７は基準ク
ロック、１１１はＮ進カウンタ１０３のカウンタ値、１
１３は受信クロック、１１０はマンチェスタ符号信号の
データ変化点パルス信号、５０１はクロック設定区間信
号である。
【００２０】基準クロック１０７はマンチェスタ符号信
号１０６のビット周期の整数倍（Ｎ倍）の周期のクロッ
クとする。マンチェスタ符号信号のデータ変化点検出回
路１０２は、入力されたマンチェスタ符号信号１０６か
ら、前記マンチェスタ符号信号１０６のデータ変化点を
検出し、データ変化点パルス信号１１０を出力する。Ｎ
進カウンタ１０３は、基準クロック１０７で０から（Ｎ
−１）までのカウントを繰り返し、カウンタ値１１１を
出力する。クロック生成部１０４ではクロック設定区間
信号５０１とデータ変化点パルス信号１１０とカウンタ
値１１１により、最適な位相の受信クロック１１３を生
成し出力する。
号１０６のビット周期の整数倍（Ｎ倍）の周期のクロッ
クとする。マンチェスタ符号信号のデータ変化点検出回
路１０２は、入力されたマンチェスタ符号信号１０６か
ら、前記マンチェスタ符号信号１０６のデータ変化点を
検出し、データ変化点パルス信号１１０を出力する。Ｎ
進カウンタ１０３は、基準クロック１０７で０から（Ｎ
−１）までのカウントを繰り返し、カウンタ値１１１を
出力する。クロック生成部１０４ではクロック設定区間
信号５０１とデータ変化点パルス信号１１０とカウンタ
値１１１により、最適な位相の受信クロック１１３を生
成し出力する。
【００２１】図３は図２におけるクロック抽出回路の実
施の形態の動作を示すタイミング図である。マンチェス
タ符号信号のデータ変化点検出回路１０２からデータ変
化点パルス信号１１０が出力される。Ｎ進カウンタ１０
３から出力されるカウンタ値１１１は、０から（Ｎ−
１）までのカウントを繰り返す。クロック生成部１０４
では、クロック設定区間信号５０１が「１」であり、か
つデータ変化点パルス信号１１０が「１」になったと
き、即ちポイントＡのカウンタ値１１１から、マンチェ
スタ符号信号１０６をサンプリングするのに最適な位相
となるような受信クロック１１３の立ち下がりとなるタ
イミングのポイントＢのカウンタ値と受信クロック１１
３の立ち上がりとなるタイミングのポイントＣのカウン
タ値を計算し、位相を調整させた受信クロック１１３を
発生させる。
施の形態の動作を示すタイミング図である。マンチェス
タ符号信号のデータ変化点検出回路１０２からデータ変
化点パルス信号１１０が出力される。Ｎ進カウンタ１０
３から出力されるカウンタ値１１１は、０から（Ｎ−
１）までのカウントを繰り返す。クロック生成部１０４
では、クロック設定区間信号５０１が「１」であり、か
つデータ変化点パルス信号１１０が「１」になったと
き、即ちポイントＡのカウンタ値１１１から、マンチェ
スタ符号信号１０６をサンプリングするのに最適な位相
となるような受信クロック１１３の立ち下がりとなるタ
イミングのポイントＢのカウンタ値と受信クロック１１
３の立ち上がりとなるタイミングのポイントＣのカウン
タ値を計算し、位相を調整させた受信クロック１１３を
発生させる。
【００２２】本実施の形態により、マンチェスタ符号信
号のデータ変化点パルスの発生するタイミングにより、
発生させる受信クロックの位相を調整することで、最適
な位相の受信クロックを発生させることができる。
号のデータ変化点パルスの発生するタイミングにより、
発生させる受信クロックの位相を調整することで、最適
な位相の受信クロックを発生させることができる。
【００２３】（実施の形態３）図４は本実施の形態によ
るマンチェスタ符号受信装置のブロック図を示す。図４
において、１０１はプリアンブル検出回路、１０２はマ
ンチェスタ符号信号のデータ変化点検出回路、１０３は
Ｎ進カウンタ、１０４はクロック生成部、１０５はフリ
ップフロップ、１０６はマンチェスタ符号信号入力、１
０７は基準クロック、１０８はプリアンブル検出のため
の第一のクロック、１０９はプリアンブル検出のための
第二のクロック、１１０はマンチェスタ符号信号のデー
タ変化点パルス信号、１１１はＮ進カウンタ１０３のカ
ウンタ値、１１２はプリアンブル検出回路１０１から出
力されるプリアンブル検出信号、１１３はクロック生成
部１０４で生成される受信クロック、１１４はフリップ
フロップ１０５においてマンチェスタ符号信号１０６を
受信クロック１１３でサンプリングしたＮＲＺ符号信号
である。
るマンチェスタ符号受信装置のブロック図を示す。図４
において、１０１はプリアンブル検出回路、１０２はマ
ンチェスタ符号信号のデータ変化点検出回路、１０３は
Ｎ進カウンタ、１０４はクロック生成部、１０５はフリ
ップフロップ、１０６はマンチェスタ符号信号入力、１
０７は基準クロック、１０８はプリアンブル検出のため
の第一のクロック、１０９はプリアンブル検出のための
第二のクロック、１１０はマンチェスタ符号信号のデー
タ変化点パルス信号、１１１はＮ進カウンタ１０３のカ
ウンタ値、１１２はプリアンブル検出回路１０１から出
力されるプリアンブル検出信号、１１３はクロック生成
部１０４で生成される受信クロック、１１４はフリップ
フロップ１０５においてマンチェスタ符号信号１０６を
受信クロック１１３でサンプリングしたＮＲＺ符号信号
である。
【００２４】プリアンブル検出回路１０１は、Ｎ進カウ
ンタ１０３から基準クロック１０７をＮ分周して作られ
たプリアンブル検出のための第一のクロック１０８と第
一のクロック１０８とは同周期で位相の異なる第二のク
ロック１０９により、マンチェスタ符号信号１０６のプ
リアンブル部を検出してプリアンブル検出信号１１２を
出力する。クロック生成部１０４では、プリアンブル検
出信号１１２とマンチェスタ符号信号のデータ変化点検
出回路１０２から出力されたマンチェスタ符号信号のデ
ータ変化点パルス信号１１０とＮ進カウンタ１０３から
出力されるカウンタ値１１１とからマンチェスタ符号信
号１０６をＮＲＺ符号信号１１４に変換するのに最適な
位相の受信クロック１１３を出力する。フリップフロッ
プ１０５では、クロック生成部１０４で生成された受信
クロック１１３を用いてマンチェスタ符号信号１０６を
サンプリングし、ＮＲＺ符号信号１１４を出力する。
ンタ１０３から基準クロック１０７をＮ分周して作られ
たプリアンブル検出のための第一のクロック１０８と第
一のクロック１０８とは同周期で位相の異なる第二のク
ロック１０９により、マンチェスタ符号信号１０６のプ
リアンブル部を検出してプリアンブル検出信号１１２を
出力する。クロック生成部１０４では、プリアンブル検
出信号１１２とマンチェスタ符号信号のデータ変化点検
出回路１０２から出力されたマンチェスタ符号信号のデ
ータ変化点パルス信号１１０とＮ進カウンタ１０３から
出力されるカウンタ値１１１とからマンチェスタ符号信
号１０６をＮＲＺ符号信号１１４に変換するのに最適な
位相の受信クロック１１３を出力する。フリップフロッ
プ１０５では、クロック生成部１０４で生成された受信
クロック１１３を用いてマンチェスタ符号信号１０６を
サンプリングし、ＮＲＺ符号信号１１４を出力する。
【００２５】本実施の形態によれば、プリアンブルを確
実に検出し、また、最適な位相の受信クロックを発生さ
せることができる。
実に検出し、また、最適な位相の受信クロックを発生さ
せることができる。
【００２６】なお、本実施の形態ではプリアンブル検出
のための第一のクロック１０８と第一のクロック１０８
とは同周期で位相の異なる第二のクロック１０９とは、
Ｎ進カウンタの分周で作られるものとしたが、外部から
の入力としても良い。また、プリアンブル検出回路１０
１からのプリアンブル検出信号１１２を直接クロック生
成部１０４への入力としたが、クロック生成部１０４へ
は、プリアンブル検出信号１１２に、外部からのタイミ
ング信号を付加して入力しても良い。
のための第一のクロック１０８と第一のクロック１０８
とは同周期で位相の異なる第二のクロック１０９とは、
Ｎ進カウンタの分周で作られるものとしたが、外部から
の入力としても良い。また、プリアンブル検出回路１０
１からのプリアンブル検出信号１１２を直接クロック生
成部１０４への入力としたが、クロック生成部１０４へ
は、プリアンブル検出信号１１２に、外部からのタイミ
ング信号を付加して入力しても良い。
【００２７】
【発明の効果】以上のように本発明によれば、位相の異
なる２つのクロック信号でプリアンブルの検出を行うこ
とにより、誤動作のない確実なプリアンブル検出を行う
ことができる点、かつ、マンチェスタ符号信号のデータ
変化点パルスのタイミングから、抽出する受信クロック
の位相を調整することにより、最適な位相の受信クロッ
クを抽出することができる点、かつ、固定遅延回路を用
いないことにより、動作周波数に依存せずに安定したマ
ンチェスタ符号信号の受信を可能とする点で優れた効果
がある。
なる２つのクロック信号でプリアンブルの検出を行うこ
とにより、誤動作のない確実なプリアンブル検出を行う
ことができる点、かつ、マンチェスタ符号信号のデータ
変化点パルスのタイミングから、抽出する受信クロック
の位相を調整することにより、最適な位相の受信クロッ
クを抽出することができる点、かつ、固定遅延回路を用
いないことにより、動作周波数に依存せずに安定したマ
ンチェスタ符号信号の受信を可能とする点で優れた効果
がある。
【図１】実施の形態１におけるプリアンブル検出回路の
ブロック図
ブロック図
【図２】実施の形態２におけるクロック抽出回路のブロ
ック図
ック図
【図３】実施の形態２におけるクロック抽出回路のタイ
ミング図
ミング図
【図４】実施の形態３におけるマンチェスタ符号受信装
置のブロック図
置のブロック図
【図５】従来のプリアンブル検出回路のブロック図
【図６】従来のプリアンブル検出回路におけるタイミン
グ図
グ図
１０１ プリアンブル検出回路
１０２ マンチェスタ符号信号のデータ変化点検出回路
１０３ Ｎ進カウンタ
１０４ クロック生成部
１０５ フリップフロップ
２０１ シフトレジスタ
２０２ 比較器
２１０ プリアンブル検出信号
４０１ 第一のシフトレジスタ
４０２ 第二のシフトレジスタ
４０３ 第一の比較器
４０４ 第二の比較器
４０５ 論理和回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 25/38
H04L 7/027
H04L 25/49
Claims (2)
- 【請求項１】 マンチェスタ符号信号をＮＲＺ符号信号
に変換するマンチェスタ符号受信装置であって、前記マ
ンチェスタ符号信号を入力するための第一のシフトレジ
スタと、前記マンチェスタ符号信号を入力するための第
二のシフトレジスタと、前記第一のシフトレジスタの出
力信号を比較するための第一の比較器と、前記第二のシ
フトレジスタの出力信号を比較するための第二の比較器
と、前記第一の比較器の出力から得られる第一のプリア
ンブル検出信号と前記第二の比較器の出力から得られる
第二のプリアンブル検出信号の論理和をとるための論理
和回路を備え、前記マンチェスタ符号信号のビット周期
と同周期の第一のクロックを前記第一のシフトレジスタ
に入力し、前記第一のクロックと同周期で位相が異なる
第二のクロックを前記第二のシフトレジスタに入力し、
前記論理和回路の出力をプリアンブル検出信号とするこ
とを特徴とするマンチェスタ符号受信装置。 - 【請求項２】 請求項１記載のマンチェスタ符号受信装
置において、基準クロックと前記マンチェスタ符号信号
を入力し、前記マンチェスタ符号信号のデータ変化点パ
ルス信号を出力するデータ変化点検出回路と、前記マン
チェスタ符号信号のビット周期の整数倍の周期で動作す
るＮ進カウンタと、前記データ変化点パルス信号と前記
Ｎ進カウンタのカウンタ値により受信クロックを生成す
るためのクロック生成部と、前記受信クロックで前記マ
ンチェスタ符号信号をサンプリングし、前記ＮＲＺ符号
信号に変換するためのフリップフロップと、を更に備
え、前記プリアンブル検出信号のタイミングで前記受信
クロックの位相を設定し、前記受信クロックをトリガと
して前記フリップフロップにより前記マンチェスタ符号
信号を前記ＮＲＺ符号信号に変換することを特徴とする
マンチェスタ符号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13530799A JP3424600B2 (ja) | 1999-05-17 | 1999-05-17 | マンチェスタ符号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13530799A JP3424600B2 (ja) | 1999-05-17 | 1999-05-17 | マンチェスタ符号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332836A JP2000332836A (ja) | 2000-11-30 |
| JP3424600B2 true JP3424600B2 (ja) | 2003-07-07 |
Family
ID=15148672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13530799A Expired - Fee Related JP3424600B2 (ja) | 1999-05-17 | 1999-05-17 | マンチェスタ符号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3424600B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741747B1 (ko) | 2006-03-13 | 2007-07-23 | 주식회사 옵토스타 | 맨체스터 코드 수신장치 |
-
1999
- 1999-05-17 JP JP13530799A patent/JP3424600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332836A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100877496B1 (ko) | 클록 및 데이터 복구 회로, 및 ｓｅｒｄｅｓ 회로 | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| JP3813151B2 (ja) | 遷移検出、妥当正確認および記憶回路 | |
| EP3846380A1 (en) | Clock and data recovery circuit | |
| JP2771354B2 (ja) | 復調器 | |
| JP3424600B2 (ja) | マンチェスタ符号受信装置 | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| CN113037667B (zh) | 一种基于fpga的数据信号恢复方法 | |
| KR20010034344A (ko) | 펄스 에지 검출기 | |
| US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
| JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
| US4412302A (en) | Digital phase demodulation and correlation | |
| US7010067B2 (en) | Methods and apparatus for feature recognition time shift correlation | |
| US11870444B1 (en) | Entropy source circuit | |
| JP2723078B2 (ja) | 非同期データ伝送回路 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| CN101326470A (zh) | 电子计数器电路 | |
| US6668298B1 (en) | Shifting an input signal from a high-speed domain to a lower-speed domain | |
| KR100435558B1 (ko) | 데이터 캐리어 검출회로 | |
| JPH0744533B2 (ja) | デ−タ抜取クロツク発生回路 | |
| AU539338B2 (en) | A method and apparatus for synchronizing a binary data signal | |
| JP3137090B2 (ja) | エラー検出回路 | |
| JP2001168729A (ja) | データ伝送システム | |
| JP2010213204A (ja) | データ送受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |