CN110046125B - 一种同频连续串行数据同步方法及装置 - Google Patents
一种同频连续串行数据同步方法及装置 Download PDFInfo
- Publication number
- CN110046125B CN110046125B CN201910305471.6A CN201910305471A CN110046125B CN 110046125 B CN110046125 B CN 110046125B CN 201910305471 A CN201910305471 A CN 201910305471A CN 110046125 B CN110046125 B CN 110046125B
- Authority
- CN
- China
- Prior art keywords
- frequency clock
- receiving
- frequency
- same
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种同频连续串行数据同步方法及装置，通过若干个相位不同的接收同频时钟控制接收模块并行采样发送模块发送的连续串行数据信号，得到若干个采样数值，对若干个采样数值进行判断，得到最佳的接收同频时钟，克服现有技术中由于路径延时、时间抖动等导致单拍数据信号采样错误的问题和由于减少时序收敛导致时钟树消耗造成芯片成本开支大的问题，提高同源同频异步信号的采样准确性，保证芯片内部数据的正确性，减少时序收敛导致的时钟树的开销，减少芯片成本，缩小芯片的面积。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种同频连续串行数据同步方法及装置。
背景技术
现有的服务器芯片中需要使用大量的算法模块，一个算法模块命名为module_B，一个芯片中会有上百个重复的module_B，当芯片中主控模块module_A和各个算法模块module_B通信时，需要涉及到信号的同异步处理。参照图1中，主控模块module_A与算法模块module_B连接，主控模块module_A中的时钟信号CLKA与算法模块module_B中的时钟信号CLKB同源同频，主控模块module_A发送数据信号到算法模块module_B时，算法模块module_B通过时钟信号CLKB同步三拍做同步处理，当主控模块module_A与算法模块module_B距离较远时，由于路径延时、时钟的不确定性导致静态时序分析时做同步收敛的难度加大，如果主控模块module_A与算法模块module_B没有按照严格的同步时序收敛，在算法模块module_B通过时钟信号CLKB做3拍同步的异步处理时，也会由于路径延时、时间抖动等原因，导致单拍数据信号采样错误。因为时钟信号和数据信号都需要经过很长的距离才能到达算法模块module_B，在芯片规模较大的情况下，时钟信号和数据信号的相位都是不固定的，如图2所示，当时钟信号处在数据信号的跳变边沿时，第一时钟信号上升沿1采样到的数据信号可能是1或者0；第二时钟信号上升沿2采样到的数据信号可能是1或0，造成数据采样错误。因为算法模块module_B多，芯片规模大，如果全部的算法模块做全同步收敛处理，需要增加时钟树的消耗，造成额外的芯片成本开支。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种同频连续串行数据同步方法及装置，提高同源同频异步信号的采样准确性，减少芯片成本。
本发明所采用的技术方案是：
第一方面，本发明提供一种同频连续串行数据同步方法，其包括步骤：
发送模块发送连续串行数据信号至接收模块；
通过若干个接收同频时钟控制所述接收模块并行采样所述连续串行数据信号，得到若干个采样数值；
所述若干个接收同频时钟的相位不同；
对所述若干个采样数值进行判断，得到最佳的接收同频时钟。
作为上述方案的进一步改进，所述发送模块发送连续串行数据信号至接收模块步骤具体包括：
发送时钟控制发送模块发送连续串行数据信号至接收模块。
作为上述方案的进一步改进，所述通过若干个接收同频时钟控制所述接收模块并行采样所述连续串行数据信号，得到若干个采样数值步骤具体包括：
通过四个接收同频时钟控制所述接收模块并行采样所述连续串行数据信号，得到四个采样数值。
作为上述方案的进一步改进，所述四个接收同频时钟包括第一相位接收同频时钟，第二相位接收同频时钟，第三相位接收同频时钟和第四相位接收同频时钟，所述第一相位接收同频时钟、所述第二相位接收同频时钟、所述第三相位接收同频时钟和所述第四相位接收同频时钟的相位分别为90度、180度、270度和360度。
作为上述方案的进一步改进，所述对所述若干个采样数值进行判断，得到最佳的接收同频时钟步骤具体包括：
判断第一相位接收同频时钟控制采样的采样数值是否为0，若是，则第二相位接收同频时钟为最佳接收同频时钟；
判断第二相位接收同频时钟控制采样的采样数值是否为0，若是，则第三相位接收同频时钟为最佳接收同频时钟；
判断第三相位接收同频时钟控制采样的采样数值是否为0，若是，则第四相位接收同频时钟为最佳接收同频时钟；
判断第四相位接收同频时钟控制采样的采样数值是否为0，若是，则第一相位接收同频时钟为最佳接收同频时钟。
第二方面，本发明提供一种同频连续串行数据同步装置，其包括：
发送模块，用于发送连续串行数据信号至接收模块；
接收模块，用于并行采样所述连续串行数据信号，得到若干个采样数值，对所述若干个采样数值进行判断，得到最佳的接收同频时钟；
所述接收模块由若干个接收同频时钟控制其并行采样所述连续串行数据信号，所述若干个接收同频时钟的相位不同。
作为上述方案的进一步改进，所述装置还包括发送时钟，所述发送时钟用于控制所述发送模块发送连续串行数据信号至所述接收模块。
作为上述方案的进一步改进，所述接收同频时钟包括第一相位接收同频时钟，第二相位接收同频时钟，第三相位接收同频时钟和第四相位接收同频时钟，所述第一相位接收同频时钟、所述第二相位接收同频时钟、所述第三相位接收同频时钟和所述第四相位接收同频时钟的相位分别为90度、180度、270度和360度。
作为上述方案的进一步改进，所述接收模块包括第一判断单元、第二判断单元、第三判断单元和第四判断单元，
所述第一判断单元用于判断第一相位接收同频时钟控制采样的采样数值是否为0，若是，则第二相位接收同频时钟为最佳接收同频时钟；
所述第二判断单元用于判断第二相位接收同频时钟控制采样的采样数值是否为0，若是，则第三相位接收同频时钟为最佳接收同频时钟；
所述第三判断单元用于判断第三相位接收同频时钟控制采样的采样数值是否为0，若是，则第四相位接收同频时钟为最佳接收同频时钟；
所述第四判断单元用于判断第四相位接收同频时钟控制采样的采样数值是否为0，若是，则第一相位接收同频时钟为最佳接收同频时钟。
本发明的有益效果是：
本发明一种同频连续串行数据同步方法及装置，通过若干个相位不同的接收同频时钟控制接收模块并行采样发送模块发送的连续串行数据信号，得到若干个采样数值，对若干个采样数值进行判断，得到最佳的接收同频时钟，克服现有技术中由于路径延时、时间抖动等导致单拍数据信号采样错误的问题和由于减少时序收敛导致时钟树消耗造成芯片成本开支大的问题，提高同源同频异步信号的采样准确性，保证芯片内部数据的正确性，减少时序收敛导致的时钟树的开销，减少芯片成本，缩小芯片的面积。
附图说明
图1是现有技术中主控模块与算法模块间同步三拍电路示意图；
图2是现有技术中采样数据信号时的时钟信号和数据信号波形示意图；
图3是本发明实施例中的一种同频连续串行数据同步方法流程示意图；
图4是本发明实施例中的一种同频连续串行数据同步装置电路示意图；
图5是图4中接收同频时钟信号和连续串行数据信号波形示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图3是本发明实施例中的一种同频连续串行数据同步方法流程示意图，参照图3，一种同频连续串行数据同步方法，其包括步骤：
S1，发送模块发送连续串行数据信号至接收模块；
S2，通过若干个接收同频时钟控制接收模块并行采样连续串行数据信号，得到若干个采样数值；其中，若干个接收同频时钟的相位不同；
S3，对若干个采样数值进行判断，得到最佳的接收同频时钟。
本实施例中，步骤S1具体包括：
发送时钟控制发送模块发送连续串行数据信号至接收模块。
步骤S2具体包括：
通过四个接收同频时钟控制接收模块并行采样连续串行数据信号，得到四个采样数值。
四个接收同频时钟包括第一相位接收同频时钟、第二相位接收同频时钟、第三相位接收同频时钟和第四相位接收同频时钟，本实施例中，第一相位接收同频时钟、第二相位接收同频时钟、第三相位接收同频时钟和第四相位接收同频时钟的相位分别为90度、180度、270度和360度。
步骤S3具体包括：
判断第一相位接收同频时钟控制采样的采样数值是否为0，若是，则第二相位接收同频时钟为最佳接收同频时钟；
判断第二相位接收同频时钟控制采样的采样数值是否为0，若是，则第三相位接收同频时钟为最佳接收同频时钟；
判断第三相位接收同频时钟控制采样的采样数值是否为0，若是，则第四相位接收同频时钟为最佳接收同频时钟；
判断第四相位接收同频时钟控制采样的采样数值是否为0，若是，则第一相位接收同频时钟为最佳接收同频时钟。
本实施例一种同频连续串行数据同步方法，通过若干个相位不同的接收同频时钟控制接收模块并行采样发送模块发送的连续串行数据信号，得到若干个采样数值，对若干个采样数值进行判断，得到最佳的接收同频时钟，克服现有技术中由于路径延时、时间抖动等导致单拍数据信号采样错误的问题和由于减少时序收敛导致时钟树消耗造成芯片成本开支大的问题，提高同源同频异步信号的采样准确性，保证芯片内部数据的正确性，减少时序收敛导致的时钟树的开销，减少芯片成本，缩小芯片的面积。
本发明还提供一种同频连续串行数据同步装置，包括：
发送模块，用于发送连续串行数据信号至接收模块；
接收模块，用于并行采样连续串行数据信号，得到若干个采样数值，对若干个采样数值进行判断，得到最佳的接收同频时钟。
其中，接收模块由若干个接收同频时钟控制其并行采样所述连续串行数据信号，若干个接收同频时钟的相位不同。
图4是本发明实施例中的一种同频连续串行数据同步装置电路示意图，参照图4，本实施例中，该同步装置包括四个接收同频时钟，四个接收同频时钟控制接口模块并行采样连续串行数据信号，四个接收同频时钟包括第一相位接收同频时钟CLK1、第二相位接收同频时钟CLK2、第三相位接收同频时钟CLK3和第四相位接收同频时钟CLK4，第一相位接收同频时钟CLK1、第二相位接收同频时钟CLK2、第三相位接收同频时钟CLK3和第四相位接收同频时钟CLK4的相位分别为90度、180度、270度和360度。
本实施例中，该同步装置还包括发送时钟CLKA，发送时钟CLKA用于控制发送模块发送连续串行数据信号至接收模块。
本实施例中，接收模块包括第一判断单元Q1、第二判断单元Q2、第三判断单元Q3和第四判断单元Q4。本实施例中，判断单元为RS寄存器。
第一判断单元Q1用于判断第一相位接收同频时钟CLK1控制采样的采样数值是否为0，若是，则第二相位接收同频时钟CLK2为最佳接收同频时钟；
第二判断单元Q2用于判断第二相位接收同频时钟CLK2控制采样的采样数值是否为0，若是，则第三相位接收同频时钟CLK3为最佳接收同频时钟；
第三判断单元Q3用于判断第三相位接收同频时钟CLK3控制采样的采样数值是否为0，若是，则第四相位接收同频时钟CLK4为最佳接收同频时钟；
第四判断单元Q4用于判断第四相位接收同频时钟CLK4控制采样的采样数值是否为0，若是，则第一相位接收同频时钟CLK3为最佳接收同频时钟。
图5是图4中接收同频时钟信号和连续串行数据信号波形示意图，参照图5，第一个采样到数据0的时钟为第二相位接收同频时钟CLK2，则最佳采样相位设置为第三相位接收同频时钟CLK3，使用第三相位接收同频时钟CLK3可以稳定采样到串行输入的数据。本实施例中，发送模块和接收模块不需要做时序同步处理，使用更加方便。
本发明一种同频连续串行数据同步装置，通过若干个相位不同的接收同频时钟控制接收模块并行采样发送模块发送的连续串行数据信号，得到若干个采样数值，对若干个采样数值进行判断，得到最佳的接收同频时钟，克服现有技术中由于路径延时、时间抖动等导致单拍数据信号采样错误的问题和由于减少时序收敛导致时钟树消耗造成芯片成本开支大的问题，提高同源同频异步信号的采样准确性，保证芯片内部数据的正确性，减少时序收敛导致的时钟树的开销，减少芯片成本，缩小芯片的面积。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (2)
1.一种同频连续串行数据同步方法，其特征在于，其包括步骤：
发送模块发送连续串行数据信号至接收模块；
通过若干个接收同频时钟控制所述接收模块并行采样所述连续串行数据信号，得到若干个采样数值；
所述若干个接收同频时钟的相位不同；
对所述若干个采样数值进行判断，得到最佳的接收同频时钟；
所述发送模块发送连续串行数据信号至接收模块步骤具体包括：
发送时钟控制发送模块发送连续串行数据信号至接收模块；
所述通过若干个接收同频时钟控制所述接收模块并行采样所述连续串行数据信号，得到若干个采样数值步骤具体包括：
通过四个接收同频时钟控制所述接收模块并行采样所述连续串行数据信号，得到四个采样数值；
所述四个接收同频时钟包括第一相位接收同频时钟，第二相位接收同频时钟，第三相位接收同频时钟和第四相位接收同频时钟，所述第一相位接收同频时钟、所述第二相位接收同频时钟、所述第三相位接收同频时钟和所述第四相位接收同频时钟的相位分别为90度、180度、270度和360度；
所述对所述若干个采样数值进行判断，得到最佳的接收同频时钟步骤具体包括：
判断第一相位接收同频时钟控制采样的采样数值是否为0，若是，则第二相位接收同频时钟为最佳接收同频时钟；
判断第二相位接收同频时钟控制采样的采样数值是否为0，若是，则第三相位接收同频时钟为最佳接收同频时钟；
判断第三相位接收同频时钟控制采样的采样数值是否为0，若是，则第四相位接收同频时钟为最佳接收同频时钟；
判断第四相位接收同频时钟控制采样的采样数值是否为0，若是，则第一相位接收同频时钟为最佳接收同频时钟。
2.一种同频连续串行数据同步装置，其特征在于，其包括：
发送模块，用于发送连续串行数据信号至接收模块；
接收模块，用于并行采样所述连续串行数据信号，得到若干个采样数值，对所述若干个采样数值进行判断，得到最佳的接收同频时钟；
所述接收模块由若干个接收同频时钟控制其并行采样所述连续串行数据信号，所述若干个接收同频时钟的相位不同；
所述装置还包括发送时钟，所述发送时钟用于控制所述发送模块发送连续串行数据信号至所述接收模块；
所述接收同频时钟包括第一相位接收同频时钟，第二相位接收同频时钟，第三相位接收同频时钟和第四相位接收同频时钟，所述第一相位接收同频时钟、所述第二相位接收同频时钟、所述第三相位接收同频时钟和所述第四相位接收同频时钟的相位分别为90度、180度、270度和360度；
所述接收模块包括第一判断单元、第二判断单元、第三判断单元和第四判断单元，
所述第一判断单元用于判断第一相位接收同频时钟控制采样的采样数值是否为0，若是，则第二相位接收同频时钟为最佳接收同频时钟；
所述第二判断单元用于判断第二相位接收同频时钟控制采样的采样数值是否为0，若是，则第三相位接收同频时钟为最佳接收同频时钟；
所述第三判断单元用于判断第三相位接收同频时钟控制采样的采样数值是否为0，若是，则第四相位接收同频时钟为最佳接收同频时钟；
所述第四判断单元用于判断第四相位接收同频时钟控制采样的采样数值是否为0，若是，则第一相位接收同频时钟为最佳接收同频时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910305471.6A CN110046125B (zh) | 2019-04-16 | 2019-04-16 | 一种同频连续串行数据同步方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910305471.6A CN110046125B (zh) | 2019-04-16 | 2019-04-16 | 一种同频连续串行数据同步方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110046125A CN110046125A (zh) | 2019-07-23 |
| CN110046125B true CN110046125B (zh) | 2021-05-14 |
Family
ID=67277516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910305471.6A Expired - Fee Related CN110046125B (zh) | 2019-04-16 | 2019-04-16 | 一种同频连续串行数据同步方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110046125B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110413399A (zh) * | 2019-08-16 | 2019-11-05 | 紫光展锐(重庆)科技有限公司 | 运算方法及运算装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314314A (ja) * | 1989-06-13 | 1991-01-23 | Fujitsu Ltd | 同一周波数クロック乗換え回路 |
| CN102820966A (zh) * | 2012-07-26 | 2012-12-12 | 武汉滨湖电子有限责任公司 | 一种串行数据的随路时钟提取方法 |
| CN103678249A (zh) * | 2013-12-31 | 2014-03-26 | 苏州君嬴电子科技有限公司 | 基于存储器接口的扩展设备及其时钟调试方法 |
| CN104579570A (zh) * | 2015-01-14 | 2015-04-29 | 灿芯半导体(上海)有限公司 | 数据接收器、数据接收系统和数据传输系统 |
| CN108429549A (zh) * | 2017-02-15 | 2018-08-21 | 华为技术有限公司 | 同源时序自适应方法、装置和芯片 |
-
2019
- 2019-04-16 CN CN201910305471.6A patent/CN110046125B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314314A (ja) * | 1989-06-13 | 1991-01-23 | Fujitsu Ltd | 同一周波数クロック乗換え回路 |
| CN102820966A (zh) * | 2012-07-26 | 2012-12-12 | 武汉滨湖电子有限责任公司 | 一种串行数据的随路时钟提取方法 |
| CN103678249A (zh) * | 2013-12-31 | 2014-03-26 | 苏州君嬴电子科技有限公司 | 基于存储器接口的扩展设备及其时钟调试方法 |
| CN104579570A (zh) * | 2015-01-14 | 2015-04-29 | 灿芯半导体(上海)有限公司 | 数据接收器、数据接收系统和数据传输系统 |
| CN108429549A (zh) * | 2017-02-15 | 2018-08-21 | 华为技术有限公司 | 同源时序自适应方法、装置和芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 数字时钟锁相环的设计与实现;裴志强 等;《微处理机》;20120215(第1期);第4-6、11页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110046125A (zh) | 2019-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106253902B (zh) | 具有多器件同步复位识别校正功能的多通道并行采集系统 | |
| CN109032498B (zh) | 一种多fpga的多通道采集系统的波形量化同步方法 | |
| CN103809659A (zh) | 用于高速接口的时钟校准的设备和方法 | |
| US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
| EP3002593B1 (en) | Multi-scope control and synchronization system | |
| US11902015B2 (en) | Multi-channel signal synchronization system, circuit, and method | |
| CN108352829A (zh) | 通过从一个转换器发送到下一个转换器的信号同步数据转换器的方法 | |
| CN109104260A (zh) | 板卡式多通道数据采集系统的同步方法 | |
| CN104297543A (zh) | 一种具有通道同步功能的混合示波器 | |
| CN110046125B (zh) | 一种同频连续串行数据同步方法及装置 | |
| CN102651685B (zh) | 信号延迟装置和方法 | |
| CN101738141B (zh) | 用于弹载数据采集系统的多通道数据信号同步存储方法 | |
| CN102882624A (zh) | 基于pxi/pci总线的测试信号源设备间远程同步设备及方法 | |
| CN114328347A (zh) | 一种提高spi总线频率的方法 | |
| CN108429549A (zh) | 同源时序自适应方法、装置和芯片 | |
| CN106209090A (zh) | 一种基于fpga的合并单元秒脉冲同步输出系统及方法 | |
| US6154509A (en) | Data phase recovery system | |
| CN113885655A (zh) | 一种信号同步器 | |
| WO2023087588A1 (zh) | 采样电路、采样电路的使用方法、存储介质、电子装置 | |
| CN117459064B (zh) | 多路adc采样方法、装置及设备 | |
| CN110161916A (zh) | 一种多板卡采样同步方法 | |
| CN118068063B (zh) | 示波器 | |
| JPH11252132A (ja) | データ伝達装置 | |
| CN116800261A (zh) | 高速时钟信号的相位检测电路、装置、方法和电子设备 | |
| KR100435558B1 (ko) | 데이터 캐리어 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210514 |