WO2023087588A1 - 采样电路、采样电路的使用方法、存储介质、电子装置 - Google Patents

采样电路、采样电路的使用方法、存储介质、电子装置 Download PDF

Info

Publication number
WO2023087588A1
WO2023087588A1 PCT/CN2022/081859 CN2022081859W WO2023087588A1 WO 2023087588 A1 WO2023087588 A1 WO 2023087588A1 CN 2022081859 W CN2022081859 W CN 2022081859W WO 2023087588 A1 WO2023087588 A1 WO 2023087588A1
Authority
WO
WIPO (PCT)
Prior art keywords
loopback
sampling
link
pulse signal
data
Prior art date
Application number
PCT/CN2022/081859
Other languages
English (en)
French (fr)
Inventor
于鹤杰
Original Assignee
深圳市中兴微电子技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市中兴微电子技术有限公司 filed Critical 深圳市中兴微电子技术有限公司
Publication of WO2023087588A1 publication Critical patent/WO2023087588A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本公开实施例提供了一种采样电路、采样电路的使用方法、存储介质、电子装置，电路包括：发生器，设置为生成第一环回脉冲信号；环回选择模块，设置为根据预先配置的连接组合建立起多个环回链路；链路环回脉冲信号传输模块，设置为接收发生器发送的第一环回脉冲信号,将第一环回脉冲信号在多个环回链路中进行传输，第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；环回采样模块，设置为从建立起的多个环回链路中确定待执行采样的目标环回链路，并对目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；采样存储模块，设置为将采样数据存储在随机存取存储器中，采样数据包括：第二链路数据、第一环回脉冲信号。

Description

采样电路、采样电路的使用方法、存储介质、电子装置
本公开要求于2021年11月16日提交中国专利局、申请号为202111355645.3、发明名称“采样电路、采样电路的使用方法、存储介质、电子装置”的中国专利申请的优先权，其全部内容通过引用结合在本公开中。
技术领域
本公开实施例涉及通信领域，具体而言，涉及一种采样电路、采样电路的使用方法、存储介质、电子装置。
背景技术
随着5G通信技术的发展和集成电路工艺的进步，射频收发系统的容量和性能都有了较大的提升，与之相对应，系统的设计难度和稳定性的要求也越来越高，因此作为芯片设计的主要保障手段，维测电路凭借其低设计成本、面积和功耗，可满足系统各部分的功能调试和性能验证需求，便于芯片实际应用中的故障跟踪定位，支持用户快速应用和验证的特点，在设计中占据着越来越重要的地位。数据采样作为主要的维测手段之一，被广泛地应用于维测电路中，而双点同步采样又是数据采样中的一种重要方式，对于进行算法校准跟踪、链路数据及时延分析等具有重要的意义。传统的双点同步采样是在两采样点的时钟域下，分别对软件采样使能信号进行同步后，生成两个采样控制信号进行采样，这种采样结构较为简单，但存在着以下问题：
1、数字后端时钟同步约束复杂。如果两采样点所在的时钟域是同步时钟域，那就需要后端设计时将同步时钟域的时钟做同步处理，进行STA(static Timing Analysis，静态时序分析，简称STA)分析来保证时序，这样采样时钟对同一软件采样使能信号的同步状态是一样的，可以保证完全同步采样。目前随着射频收发系统集成度的提高，对于多链路来说，时钟同步处理的后端设计复杂度越来越高，由此带来的面积和功耗的增长代价也越来越大；
2、采样数据分析过程复杂。如果两采样点处于异步时钟域，那么双点采样就不能做到完全同步，只能保证双点采样数据起始同步关系确定。对于同一软件采样使能信号在异步时钟域下的同步状态就可能存在着1个时钟周期的差异性，这样在每次采样后，都要通过大量复杂的数据相关性算法确定采样数据的匹配关系，才能进行采样数据对比分析，整个过程十分耗时且繁琐，这使得其作为维测手段在解决问题时具有较大的滞后性和限制性。
针对相关技术中，双点同步采样的采样数字后端同步设计复杂，采样数据的分析过程复杂等问题，尚未提出有效的解决方案。
发明内容
本公开实施例提供了一种采样电路、采样电路的使用方法、存储介质、电子装置，以至少解决相关技术中，双点同步采样的采样数字后端同步设计复杂，采样数据的分析过程复杂等问题的技术方案。
根据本公开的一个实施例，提供了一种采样电路，包括：发生器，与链路环回脉冲信号传输模块连接，设置为生成第一环回脉冲信号；环回选择模块，与所述链路环回脉冲信号传输模块连接，设置为根据预先配置的连接组合建立起多个环回链路，所述链路环回脉冲信号传输模块，设置为接收发生器发送的所述第一环回脉冲信号,将所述第一环回脉冲信号在建立起的所述多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；环回采样模块，与所述链路环回脉冲信号传输模块连接，设置为所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据，采样存储模块，与所述环回采样模块连接，设置为将采样数据存储在随机存取存储器中，其中，所述采样数据包括：所述第二链路数据、所述第一环回脉冲信号。
根据本公开的一个实施例，还提供了一种采样电路的使用方法，包括：获取发生器生成第一环回脉冲信号，将所述第一环回脉冲信号在根据预先配置的连接组合建立起的多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；从所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；根据所述第二链路数据以及所述第一环回脉冲信号确定采样数据，并将所述采样数据存储在随机存取存储器中。
根据本公开的又一个实施例，还提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，其中，计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本公开的又一个实施例，还提供了一种电子装置，包括存储器和处理器，存储器中存储有计算机程序，处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
通过本公开，发生器，与链路环回脉冲信号传输模块连接，设置为生成第一环回脉冲信号；环回选择模块，与所述链路环回脉冲信号传输模块连接，设置为根据预先配置的连接组合建立起多个环回链路；所述链路环回脉冲信号传输模块，设置为接收发生器发送的所述第一环回脉冲信号,将所述第一环回脉冲信号在建立起的所述多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；环回采样模块，与所述链路环回脉冲信号传输模块连接，设置为所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；采样存储模块，与所述环回采样模块连接，设置为将采样数据存储在随机存取存储器中，其中，所述采样数据包括：所述第二链路数据、所述第一环回脉冲信号，即通过上述装置构成的采样电路对芯片中传输的链路数据进行采样，实现双点采样数据确定的起始同步关系，而不用再通过复杂的数字后端同步设计来保证采样时延，从而大大节省了电路面积和功耗；利用了环回脉冲信号和链路数据对齐后的同步传输和固定延迟性，实现多数字链路、多采样点的全路由组合选择的固定时延的双点同步采样，消除了传统同步双点采样方式在同步采样使能时的一个时钟周期的不确定性。采用上述技术方案，解决了相关技术中，双点同步采样的采样数字后端同步设计复杂，采样数据的分析过程复杂等问题。
附图说明
图1是本公开实施例的采样电路的结构框图；
图2是根据本公开可选实施例的多链路双点同步采样电路结构示意图；
图3是根据本公开可选实施例的环回脉冲信号组成的示意图；
图4是根据本公开可选实施例的环回信号采样模块电路结构示意图；
图5是根据本公开可选实施例的双点同步采样控制时序图；
图6是根据本公开可选实施例的链路双点同步采样流程示意图；
图7是根据本公开可选实施例的一种采样电路的使用方法的计算机终端的硬件结构框图；
图8是本公开实施例的采样电路的使用方法的流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本公开的实施例。
需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本实施例中提供了一种用于对芯片进行采样的采样电路，图1是根据本公开实施例的采样电路的结构框图，如图1所示，该采样电路包括如下电路：
发生器22，与链路环回脉冲信号传输模块26连接，设置为生成第一环回脉冲信号；
环回选择模块24，与所述链路环回脉冲信号传输模块26连接，设置为根据预先配置的连接组合建立起多个环回链路；
也就是说，通过环回选择模块可以对所述链路环回脉冲信号传输模块中的多种链路类型进行组合连接，继而可以在链路环回脉冲信号传输模块建立起多个可以传输链路数据的环回链路。
所述链路环回脉冲信号传输模块26，设置为接收发生器发送的所述第一环回脉冲信号,将所述第一环回脉冲信号在建立起的所述多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；
环回采样模块28，与所述链路环回脉冲信号传输模块26连接，设置为所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；
采样存储模块30，与所述环回采样模块28连接，设置为将采样数据存储在随机存取存储器中，其中，所述采样数据包括：所述第二链路数据、所述第一环回脉冲信号。
通过上述结构，发生器，与链路环回脉冲信号传输模块连接，设置为生成第一环回脉冲信号；环回选择模块，与所述链路环回脉冲信号传输模块连接，设置为根据预先配置的连接组合建立起多个环回链路；所述链路环回脉冲信号传输模块，设置为接收发生器发送的所述第一环回脉冲信号,将所述第一环回脉冲信号在建立起的所述多个环回链路中进行传输，其 中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；环回采样模块，与所述链路环回脉冲信号传输模块连接，设置为所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；采样存储模块，与所述环回采样模块连接，设置为将采样数据存储在随机存取存储器中，其中，所述采样数据包括：所述第二链路数据、所述第一环回脉冲信号，即通过上述装置构成的采样电路对芯片中传输的链路数据进行采样，实现双点采样数据确定的起始同步关系，而不用再通过复杂的数字后端同步设计来保证采样时延，从而大大节省了电路面积和功耗；利用了环回脉冲信号和链路数据对齐后的同步传输和固定延迟性，实现多数字链路、多采样点的全路由组合选择的固定时延的双点同步采样，消除了传统同步双点采样方式在同步采样使能时的一个时钟周期的不确定性。采用上述技术方案，解决了相关技术中，双点同步采样的采样数字后端同步设计复杂，采样数据的分析过程复杂等问题。
在一个示例性实施例中，上述发生器还包括：第一寄存器，所述第一寄存器设置为配置所述第一环回脉冲信号的脉冲间隔，其中，所述脉冲间隔用于指示在确定所述第一链路数据待执行的采样频率的情况下，根据所述采样频率的时钟域确定的当前脉冲结束到下一个脉冲到来的时间间隔，所述脉冲间隔为N个时钟域的时钟周期，所述N为正整数。
在一个示例性实施例中，上述发生器还包括：滤波器，设置为根据所述滤波器输入输出数据的采样倍数关系，对所述环回脉冲信号进行可配倍数扩展处理，其中，所述采样倍数关系用于指示所述第一环回脉冲信号与第一链路数据在所述环回链路中同步传输时所述第一链路数据通过滤波器处理后的数据变化倍数。
在一个示例性实施例中，上述链路环回脉冲信号传输模块还包括多个时钟域，所述多个时钟域至少包括以下之一：链路数据传输经过的时钟域、链路数据通过高速数/模转换器对应的时钟域、链路数据通过高速模/数转换器对应的时钟域。
在一个示例性实施例中，上述链路环回脉冲信号传输模块包括以下至少之一：发送链路环回脉冲信号传输模块、接收链路环回脉冲信号传输模块、反馈链路环回脉冲信号传输模块；其中，所述发送链路环回脉冲信号传输模块，设置为确定所述发生器生成的所述第一环回脉冲信号；所述接收链路环回脉冲信号传输模块以及所述反馈链路环回脉冲信号传输模块，设置为获取所述第一环回脉冲信号经过传输后的第二环回脉冲信号,并确定所述第一环回脉冲信号与所述第二环回脉冲信号的脉冲信号差异，其中，所述第二环回脉冲信号为所述第一环回脉冲信号在经过与所述第一链路数据同步传输后的脉冲信号。
在一个示例性实施例中，上述环回选择模块包括：数据选择器、FI FO存储器，其中，所述数据选择器，设置为选择通过预先配置的连接组合建立起的多个环回链路对应的高速数/模转换器和高速模/数转换器的时钟以及确定所述环回链路中待传输的第一环回脉冲信号，将所述时钟以及所述第一环回脉冲信号作为所述FI FO存储器的读写时钟和数据；所述FI FO存储器，设置为控制所述第一环回脉冲信号的传输方向，并存储所述时钟以及所述第一环回脉冲信号
在一个示例性实施例中，上述环回采样模块还包括：采样选择单元，设置为对多个第一采样点进行三级选择得到目标采样点，其中，所述三级选择包括：确定目标环回链路包含的 多个链路类型；从所述多个第一采样点中确定出所述多个链路类型中每一个链路类型对应的一个采样点；在所述链路类型下同时存在多条链路情况下，从所述多条链路中选择采样链路；根据预设选择规则对所述多个链路类型进行选择，确定出执行采样的目标链路类型，并确定所述目标链路类型对应的目标环回链路以及确定目标采样点；同步控制单元，设置为获取所述数据选择单元确定的目标采样点，并将所述目标采样点对应的使能信号与所述第一环回脉冲信号进行比较确定。
例如，如图4所示，当需要对A、B两个采样点进行同步采样时，各采样点的采样时钟、环回脉冲信号和链路数据将会在A采样点进行选择data_site_a_choice和B采样点进行选择data_s ite_b_choice相同电路结构下进行各自的三级选择。可选的，第一级的points_tx(rx/orx)_muxs为采样点选择：在每一条TX、RX和ORX链路的(m0(m1/m2)+1)个采样点选出1个采样点；可选的，第二级point_txs(rxs/orxs)_mux为采样链路选择，在TX、RX和ORX的n0、n1和n2条链路中选择出1个采样链路；可选的，第三级data_a(b)_mux为链路类型选择，3-to-1MUX选择TX、RX或者ORX的一种类型，输出最终A(B)的采样时钟、环回脉冲信号和链路采样数据送往SYNC_SAMP_CTRL_A(B)模块进行A(B)两点的同步采样。
为了更好的理解上述采样电路，以下结合可选实施例对上述技术方案进行说明，但不用于限定本公开实施例的技术方案。
本公开可选实施例提供了一种多链路双点同步采样电路,如图2所示为多链路双点同步采样电路结构示意图，包括:
TX(发送)环回脉冲信号发生器32、TX链路环回脉冲信号传输模块34、环回选择模块36、RX(接收)链路环回脉冲信号传输模块38、ORX(反馈)链路环回脉冲信号传输模块40、环回脉冲信号采样模块42和采样RAM(Random Access Memory,随机存取存储器，简称RAM)44。
可选的，在采样电路运行时，环回脉冲信号在TX环回脉冲信号发生器中产生，通过TX(发送)各链路采样点后进行链路环回选择，进入RX(发送)/ORX(反馈)链路依次通过各采样点，构成环路。具体在传输时，环回脉冲信号和链路数据一起通过链路的多时钟域，利用数据有效使能信号与数据进行对齐传输，因此环回脉冲信号和链路数据的跨时钟域同步状态保持一致，可以用来控制同步采样。
作为一种可选的实施方式，TX(发送)环回脉冲信号发生器32生成的环回脉冲信号组成形式如图3所示，在某一个固定采样频率的时钟域里，脉冲间隔是确定的，为N个该时钟域时钟周期，这也是环回脉冲信号的周期；在不同时钟域下，脉冲间隔N值不同，但环回脉冲信号的周期是相同的，且只存在一个时钟周期的高电平信号。环回脉冲信号既可以避免多比特数据在链路传输中存在的抽值和插值多样性的分析，又可以通过在传输过程中各采样点间的固定延迟来确定采样起始时延关系和采样周期。环回脉冲信号的具体N值由寄存器配置，以适配双点间的同步需求，N值一般取各采样时钟频率比例关系的整数倍值，如对于983.04MHz和737.28MHz工作频率，对应的N值可分别取4和3的整数倍值。
在不同收发带宽的工作场景下，链路数据经过滤波器时进行不同的插值、抽取等处理，根据滤波器输入输出数据的采样倍数关系，对环回脉冲信号进行可配倍数扩展处理，通过数 据有效使能信号控制，保证环回脉冲信号与有效数据信号对齐，同步传输给下级电路。在跨时钟域时，环回脉冲信号与数据一起通过FIFO(First input first output，先入先出队列)，从而继续保证了环回脉冲信号与数据的同步关系。
环回选择模块36可以实现TX与RX(ORX)链路间全路由环回连接，从而可以实现环回脉冲信号随路控制不同流向的链路数据进行同步采样。环回选择模块的基本电路结构由MUX(数据选择器)和FIFO组成：MUX(multiplexer,数据选择器,简称MUX)由软件寄存器配置，选择TX链路DAC时钟和环回脉冲信号以及RX(ORX)链路ADC时钟和环回脉冲信号分别作为FIFO的读写时钟和数据，实现TX与RX(ORX)链路的映射关系；同跨时钟域传输一样，利用FIFO控制传输方向，实现环回脉冲信号跨通道传输。可根据实际系统结构和采样需求，选择不同规格的MUX或者复用不同数目的基本电路结构实现映射关系的最优硬件配置。
作为一种可选的实施方式，如图4所示为环回信号采样模块电路结构示意图，各采样点的采样时钟、环回脉冲信号和链路数据将会在data_site_a_choice和data_site_b_choice相同电路结构下进行各自的三级选择。
可选的，第一级的points_tx(rx/orx)_muxs为采样点选择：在每一条TX、RX和ORX链路的(m0(m1/m2)+1)个采样点选出1个采样点；
可选的，第二级point_txs(rxs/orxs)_mux为采样链路选择，在TX、RX和ORX的n0、n1和n2条链路中选择出1个采样链路；
可选的，第三级data_a(b)_mux为链路类型选择，3-to-1MUX选择TX、RX或者ORX的一种类型，输出最终A(B)的采样时钟、环回脉冲信号和链路采样数据送往SYNC_SAMP_CTRL_A(B)模块进行A(B)两点的同步采样。
可选的，如图5所示为本公开可选实施例中的双点同步采样控制时序图:对于A点，当软件配置采样使能信号smp_ena在采样时钟域下同步生效后，COMP电路将开始检测A点的环回脉冲信号值。当脉冲samp_loop_a到达A点后，以此作为起始时间，按照配置好的samp_delay_a值延迟一段确定时间后产生samp_sync_ena来启动A点采数，将数据存入RAMA；而对于B点，用A点的samp_sync_ena作为B点的samp_enb进行同步使能，同样B点的COMP电路完成检测samp_loop_b到达后，再延迟samp_delay_b时间后产生samp_sync_enb启动B点采数，将数据存入RAMB。由于AB两点间环回脉冲信号的传输延迟固定，环回脉冲信号的周期和AB两点的samp_delay可配，这样就可以保证AB两点最终采样使能信号samp_sync_ena和samp_sync_enb的时延差确定，实现固定间隔的双点同步采样。
本公开可选实施例还提供了一种链路双点同步采样流程，如图6所示为链路双点同步采样流程示意图，具体步骤如下：
步骤1、根据实际芯片的维测需要，启动链路双点同步采样；
步骤2、根据产品应用的工作场景，通过软件配置环回脉冲间隔、环回链路选择等环回相关寄存器；产生环回信号在链路中传输，例如，TX环回脉冲信号发生器循环产生脉冲，在配置好连接关系的链路组成的环路中进行传输；
步骤3、根据实际的同步双点采样需求，通过软件配置采样链路和采样点选择、samp_delay及采样数据个数等采样相关寄存器；
步骤4、采样使能，将数据存入RAM，软件启动双点同步采样，将双点采样数据分别保存在两个采样RAM中；
步骤5、软件读取RAM数据，进行采样数据离线分析，可选的，软件检测到双点同步采样完成后，启动读取RAM数据，进行双点采样数据分析；
步骤6、软件采样流程结束。
需要说明的是，如果对于电路的规模大小以及TX与RX\ORX链路在场景下没有交互采样的需求，可以去除环回选择模块，在单TX\RX\ORX链路均建立一个完整的环回电路，包括脉冲信号发生器、链路传输模块和环回信号采样模块；对于环回信号采样模块中A\B采样的三级选择，可根据实际系统结构与需求调整MUX的层次结构以及顺序。例如：如果没有TX与RX\ORX链路交互采样的需求，可以去除第三级的链路类型选择；可以调整选择顺序从采样点选择—>>链路选择—>>类型选择为链路选择—>>采样点选择—>>类型选择等。
可选的，本公开基于可配置环回脉冲信号，提出了一种数字链路的环回双点同步采样电路，结构简单，可适配TDD(Time-division Duplex，时分双工模式)、FDD(Frequency-division Duplex，频分双工模式)等工作模式和不同发射接收带宽的应用场景，实现多数字链路、多采样点的全路由组合选择的双点同步采样。本公开的采样电路基于环回脉冲信号和链路数据对齐后的同步传输和固定延迟性，在两采样点利用与时钟同步的环回脉冲信号代替异步的软件采样使能信号，生成同步后的采样控制信号进行采样。这样无需复杂的数字后端同步设计就可以实现双点采样数据确定的起始同步关系，从而大大节省了电路面积和功耗。
可选的，本公开还基于该环回双点同步采样电路提出了一种采样处理方法，不仅消除了传统同步双点采样方式在同步采样使能时一个时钟周期精度的不确定性，还增加了可配延迟设置，以满足多种同步采样应用需求的调整和容错。本公开的采样方法扩大了双点同步采样电路的应用范围，避免了大量的算法计算，使采样流程更加地便捷和灵活。
可以理解的是，本公开应用于射频收发系统，支持多链路、多时钟域和多应用场景下任意两采样点的同步采样。主要是5G通信领域中射频收发系统中多通道数字链路的双点同步采样技术，适用于采样同步精度要求较高、具有跨时钟域或者异步时钟域的收发系统，可以推广应用于具有相应需求的射频芯片、终端芯片以及基带芯片中。
通过上述技术方案，本公开可选实施例提出通过双点同步采样电路及其采样方法采用软硬件结合的方式，通过软件采样使能信号总体控制、环回脉冲信号直接控制，产生同步双点采样使能来代替传统方式的软件采样使能信号直接产生同步双点采样使能控制采样的方式，实现双点采样数据确定的起始同步关系，而不用再通过复杂的数字后端同步设计来保证采样时延，从而大大节省了电路面积和功耗；此外，双点同步采样电路及其采样方法利用了环回脉冲信号和链路数据对齐后的同步传输和固定延迟性，实现多数字链路、多采样点的全路由组合选择的固定时延的双点同步采样，消除了传统同步双点采样方式在同步采样使能时的一个时钟周期的不确定性，解决了每次采样时都需要进行大量繁琐的算法计算分析带来的复杂 性和滞后性问题。而且还增加了samp延迟等可配置设计，可适用于多种同步采样需求和调整，解决了其作为维测手段时受到限制性的问题。
本申请实施例中所提供的方法实施例可以在计算机终端或者类似的运算装置中执行。以运行在计算机终端上为例，图7是本公开实施例的一种采样电路的使用方法的计算机终端的硬件结构框图。如图7所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和设置为存储数据的存储器104，其中，上述计算机终端还可以包括设置为通信功能的传输设备106以及输入输出设备108。本领域普通技术人员可以理解，图7所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图7中所示更多或者更少的组件，或者具有与图7所示不同的配置。
存储器104可设置为存储计算机程序，例如，应用软件的软件程序以及模块，如本公开实施例中的采样电路的使用方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输设备106设置为经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输设备106包括一个网络适配器(Network Interface Controller，简称为NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备106可以为射频(Radio Frequency，简称为RF)模块，其设置为通过无线方式与互联网进行通讯。
在本实施例中还提供了一种采样电路的使用方法，图8是根据本公开实施例的采样电路的使用方法的流程图，如图8所示，该方法包括以下步骤：
步骤S802、获取发生器生成第一环回脉冲信号，将所述第一环回脉冲信号在根据预先配置的连接组合建立起的多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；
步骤S804、从所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；
步骤S806、根据所述第二链路数据以及所述第一环回脉冲信号确定采样数据，并将所述采样数据存储在随机存取存储器中。
通过本公开，获取发生器生成第一环回脉冲信号，将所述第一环回脉冲信号在根据预先配置的连接组合建立起的多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；从所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；根据所述第二链路数据以及所述第一环回脉冲信号确定采样数据，并将所述采样数据存储在随 机存取存储器中，即通过上述装置构成的采样电路对芯片中传输的链路数据进行采样，实现双点采样数据确定的起始同步关系，而不用再通过复杂的数字后端同步设计来保证采样时延，从而大大节省了电路面积和功耗；利用了环回脉冲信号和链路数据对齐后的同步传输和固定延迟性，实现多数字链路、多采样点的全路由组合选择的固定时延的双点同步采样，消除了传统同步双点采样方式在同步采样使能时的一个时钟周期的不确定性。采用上述技术方案，解决了相关技术中，双点同步采样的采样数字后端同步设计复杂，采样数据的分析过程复杂等问题。
在一个示例性实施例中，获取发生器生成第一环回脉冲信号之前，上述方法还包括：在第一寄存器上配置所述第一环回脉冲信号的脉冲间隔；根据所述脉冲间隔调整所述第一环回脉冲信号对应的任意两个脉冲之间的时间间隔，其中，所述脉冲间隔用于指示在确定所述第一链路数据待执行的采样频率的情况下，根据所述采样频率的时钟域确定的当前脉冲结束到下一个脉冲到来的时间间隔，所述脉冲间隔为N个时钟域的时钟周期，所述N为正整数。
在一个示例性实施例中，根据所述第二链路数据以及所述第一环回脉冲信号确定采样数据，并将所述采样数据存储在随机存取存储器中之后，所述方法还包括：在所述目标采样点存在至少两个的情况下，比较所述随机存取存储器中第一目标采样点对应的第一采样数据与第二目标采样点对应的第二采样数据的差异；根据所述差异确定所述目标采样点之间的所述环回链路对于第一链路数据的传输是否正常。
在一个示例性实施例中，将所述第一环回脉冲信号在根据预先配置的连接组合建立起的多个环回链路中进行传输之前，所述方法还包括：使用环回选择模块中的数据选择器为多个环回链路选择对应的高速数/模转换器和高速模/数转换器的时钟以及确定多个环回链路中待传输的第一环回脉冲信号，并将所述时钟以及所述第一环回脉冲信号作为所述FI FO存储器的读写时钟和数据。
在一个示例性实施例中，从所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样之前，所述方法还包括：对多个第一采样点进行三级选择得到目标采样点，其中，所述三级选择包括：确定目标环回链路包含的多个链路类型；从所述多个第一采样点中确定出所述多个链路类型中每一个链路类型对应的一个采样点；在所述链路类型下同时存在多条链路情况下，从所述多条链路中选择采样链路；根据预设选择规则对所述多个链路类型进行选择，确定出执行采样的目标链路类型，并确定所述目标链路类型对应的目标环回链路以及确定目标采样点，将所述目标采样点对应的使能信号与所述第一环回脉冲信号进行比较确定。
例如，如图4所示，当需要对A、B两个采样点进行同步采样时，各采样点的采样时钟、环回脉冲信号和链路数据将会在A采样点进行选择data_site_a_choice和B采样点进行选择data_site_b_choice相同电路结构下进行各自的三级选择。可选的，第一级的points_tx(rx/orx)_muxs为采样点选择：在每一条TX、RX和ORX链路的(m0(m1/m2)+1)个采样点选出1个采样点；可选的，第二级point_txs(rxs/orxs)_mux为采样链路选择，在TX、RX和ORX的n0、n1和n2条链路中选择出1个采样链路；可选的，第三级data_a(b)_mux为链路类型选择，3-to-1MUX选择TX、RX或者ORX的一种类型，输出最终A(B)的采样时钟、 环回脉冲信号和链路采样数据送往SYNC_SAMP_CTRL_A(B)模块进行A(B)两点的同步采样。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
本公开的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本公开的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本公开的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本公开不限制于任何特定的硬件和软件结合。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (12)

  1. 一种采样电路，包括：
    发生器，与链路环回脉冲信号传输模块连接，设置为生成第一环回脉冲信号；
    环回选择模块，与所述链路环回脉冲信号传输模块连接，设置为根据预先配置的连接组合建立起多个环回链路；
    所述链路环回脉冲信号传输模块，设置为接收发生器发送的所述第一环回脉冲信号,将所述第一环回脉冲信号在建立起的所述多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；
    环回采样模块，与所述链路环回脉冲信号传输模块连接，设置为所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；
    采样存储模块，与所述环回采样模块连接，设置为将采样数据存储在随机存取存储器中，其中，所述采样数据包括：所述第二链路数据、所述第一环回脉冲信号。
  2. 根据权利要求1所述的采样电路，其中，所述发生器还包括：第一寄存器，所述第一寄存器设置为配置所述第一环回脉冲信号的脉冲间隔，其中，所述脉冲间隔用于指示在确定所述第一链路数据待执行的采样频率的情况下，根据所述采样频率的时钟域确定的当前脉冲结束到下一个脉冲到来的时间间隔，所述脉冲间隔为N个时钟域的时钟周期，所述N为正整数。
  3. 根据权利要求1所述的采样电路，其中，所述发生器还包括：滤波器，设置为根据所述滤波器输入输出数据的采样倍数关系，对所述环回脉冲信号进行可配倍数扩展处理，其中，所述采样倍数关系用于指示所述第一环回脉冲信号与第一链路数据在所述环回链路中同步传输时所述第一链路数据通过滤波器处理后的数据变化倍数。
  4. 根据权利要求1所述的采样电路，其中，所述链路环回脉冲信号传输模块还包括多个时钟域，所述多个时钟域至少包括以下之一：链路数据传输经过的时钟域、链路数据通过高速数/模转换器对应的时钟域、链路数据通过高速模/数转换器对应的时钟域。
  5. 根据权利要求1所述的采样电路，其中，所述链路环回脉冲信号传输模块包括以下至少之一：发送链路环回脉冲信号传输模块、接收链路环回脉冲信号传输模块、反馈链路环回脉冲信号传输模块；
    其中，所述发送链路环回脉冲信号传输模块，设置为确定所述发生器生成的所述第一环回脉冲信号；
    所述接收链路环回脉冲信号传输模块以及所述反馈链路环回脉冲信号传输模块，设置为获取所述第一环回脉冲信号经过传输后的第二环回脉冲信号,并确定所述第一环回脉冲信号与所述第二环回脉冲信号的脉冲信号差异，其中，所述第二环回脉冲信号为所述第一环回脉冲信号在经过与所述第一链路数据同步传输后的脉冲信号。
  6. 根据权利要求1所述的采样电路，其中，所述环回选择模块包括：数据选择器、FIFO存储器，
    其中，所述数据选择器，设置为选择通过预先配置的连接组合建立起的多个环回链路对应的高速数/模转换器和高速模/数转换器的时钟以及确定所述环回链路中待传输的第一环回脉冲信号，将所述时钟以及所述第一环回脉冲信号作为所述FIFO存储器的读写时钟和数据；
    所述FIFO存储器，设置为控制所述第一环回脉冲信号的传输方向，并存储所述时钟以及所述第一环回脉冲信号。
  7. 根据权利要求1所述的采样电路，其中，所述环回采样模块还包括：
    采样选择单元，设置为对多个第一采样点进行三级选择得到目标采样点，其中，所述三级选择包括：确定目标环回链路包含的多个链路类型；从所述多个第一采样点中确定出所述多个链路类型中每一个链路类型对应的一个采样点；在所述链路类型下同时存在多条链路情况下，从所述多条链路中选择采样链路；根据预设选择规则对所述多个链路类型进行选择，确定出执行采样的目标链路类型，并确定所述目标链路类型对应的目标环回链路以及确定目标采样点；
    同步控制单元，设置为获取所述数据选择单元确定的目标采样点，并将所述目标采样点对应的使能信号与所述第一环回脉冲信号进行比较确定。
  8. 一种采样电路的使用方法，应用于权利要求1至7任一项所述的采样电路，包括：
    获取发生器生成第一环回脉冲信号，将所述第一环回脉冲信号在根据预先配置的连接组合建立起的多个环回链路中进行传输，其中，所述第一环回脉冲信号与第一链路数据在多个环回链路中同步传输；
    从所述多个环回链路中确定待执行采样的目标环回链路，并对所述目标环回链路上经过目标采样点的第一链路数据进行采样，得到第二链路数据；
    根据所述第二链路数据以及所述第一环回脉冲信号确定采样数据，并将所述采样数据存储在随机存取存储器中。
  9. 根据权利要求8所述的采样电路的使用方法，其中,获取发生器生成第一环回脉冲信号之前，所述方法还包括：
    在第一寄存器上配置所述第一环回脉冲信号的脉冲间隔；
    根据所述脉冲间隔调整所述第一环回脉冲信号对应的任意两个脉冲之间的时间间隔，其中，所述脉冲间隔用于指示在确定所述第一链路数据待执行的采样频率的情况下，根据所述采样频率的时钟域确定的当前脉冲结束到下一个脉冲到来的时间间隔，所述脉冲间隔为N个时钟域的时钟周期，所述N为正整数。
  10. 根据权利要求8所述的采样电路的使用方法，其中，根据所述第二链路数据以及所述第一环回脉冲信号确定采样数据，并将所述采样数据存储在随机存取存储器中之后，所述方法还包括：
    在所述目标采样点存在至少两个的情况下，比较所述随机存取存储器中第一目标采样点对应的第一采样数据与第二目标采样点对应的第二采样数据的差异；
    根据所述差异确定所述目标采样点之间的所述目标环回链路上第一链路数据的传输是否正常。
  11. 一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求8-10任一项中所述的方法。
  12. 一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求8-10任一项中所述的方法。
PCT/CN2022/081859 2021-11-16 2022-03-19 采样电路、采样电路的使用方法、存储介质、电子装置 WO2023087588A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111355645.3A CN116137531A (zh) 2021-11-16 2021-11-16 采样电路、采样电路的使用方法、存储介质、电子装置
CN202111355645.3 2021-11-16

Publications (1)

Publication Number Publication Date
WO2023087588A1 true WO2023087588A1 (zh) 2023-05-25

Family

ID=86332912

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/081859 WO2023087588A1 (zh) 2021-11-16 2022-03-19 采样电路、采样电路的使用方法、存储介质、电子装置

Country Status (2)

Country Link
CN (1) CN116137531A (zh)
WO (1) WO2023087588A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657953B1 (en) * 1997-06-27 2003-12-02 Fujitsu Limited Signal loopback device
US20120192043A1 (en) * 2011-01-20 2012-07-26 Ati Technologies Ulc Loopback testing with phase alignment of a sampling clock at a test receiver apparatus
CN110383258A (zh) * 2017-04-05 2019-10-25 美光科技公司 存储器装置环回系统及方法
CN111490867A (zh) * 2020-04-26 2020-08-04 杭州锐讯科技有限公司 一种面向分布式应用的采样时钟同步系统及方法
CN111600606A (zh) * 2020-06-18 2020-08-28 中国科学院微电子研究所 一种用于时间交织采样adc的多相位时钟产生电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657953B1 (en) * 1997-06-27 2003-12-02 Fujitsu Limited Signal loopback device
US20120192043A1 (en) * 2011-01-20 2012-07-26 Ati Technologies Ulc Loopback testing with phase alignment of a sampling clock at a test receiver apparatus
CN110383258A (zh) * 2017-04-05 2019-10-25 美光科技公司 存储器装置环回系统及方法
CN111490867A (zh) * 2020-04-26 2020-08-04 杭州锐讯科技有限公司 一种面向分布式应用的采样时钟同步系统及方法
CN111600606A (zh) * 2020-06-18 2020-08-28 中国科学院微电子研究所 一种用于时间交织采样adc的多相位时钟产生电路

Also Published As

Publication number Publication date
CN116137531A (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
CN108804371B (zh) 一种多通道高速数据接收的同步自校正方法
JP3856696B2 (ja) ２倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置
US5867541A (en) Method and system for synchronizing data having skew
US7924054B1 (en) Latency measurements for wireless communications
US8689035B2 (en) Communication system, communication interface, and synchronization method
JP4998699B2 (ja) 半導体装置、及び通信制御方法
US20030099253A1 (en) Apparatus and method for arbitrating data transmission amongst devices having SMII standard
CN109104260B (zh) 板卡式多通道数据采集系统的同步方法
EP2615753A2 (en) Time synchronization system
TWI716603B (zh) 用於與射頻晶片通信的數據機晶片以及包含上述的應用處理器
WO2014173267A1 (zh) 时间戳生成方法、装置及系统
CN111162862B (zh) 分布式多网元时钟传输系统
US11671194B2 (en) Technologies for high-precision timestamping of packets
CN105893291B (zh) 一种异步接收串行数据的方法及装置
JP2005520242A (ja) Ｒｆサブシステムおよびベースバンドサブシステムのインタフェース
US8787512B1 (en) Synchronization of time accurate strobe (TAS) messages
US7793021B2 (en) Method for synchronizing a transmission of information and a device having synchronizing capabilities
US20210136551A1 (en) Multi-member bluetooth device capable of synchronizing audio playback between different bluetooth circuits
WO2023087588A1 (zh) 采样电路、采样电路的使用方法、存储介质、电子装置
US9455824B1 (en) Distributed network synchronization methods and architectures
JP2012054702A (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
US20050197082A1 (en) Method and apparatus for fine tuning a memory interface
US11405880B2 (en) Main Bluetooth circuit and auxiliary Bluetooth circuit of multi-member Bluetooth device capable of synchronizing audio playback between different Bluetooth circuits
CN110046125B (zh) 一种同频连续串行数据同步方法及装置
CN109155798B (zh) 一种异步fifo电路及时延确定方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22894134

Country of ref document: EP

Kind code of ref document: A1