CN110413399A - 运算方法及运算装置 - Google Patents

运算方法及运算装置 Download PDF

Info

Publication number
CN110413399A
CN110413399A CN201910758787.0A CN201910758787A CN110413399A CN 110413399 A CN110413399 A CN 110413399A CN 201910758787 A CN201910758787 A CN 201910758787A CN 110413399 A CN110413399 A CN 110413399A
Authority
CN
China
Prior art keywords
arithmetic element
phase
clock signal
delay
element group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910758787.0A
Other languages
English (en)
Inventor
李振中
唐平
葛维
胡均浩
石玲宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ziguang Zhanrui (chongqing) Technology Co Ltd
Unisoc Chongqing Technology Co Ltd
Original Assignee
Ziguang Zhanrui (chongqing) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ziguang Zhanrui (chongqing) Technology Co Ltd filed Critical Ziguang Zhanrui (chongqing) Technology Co Ltd
Priority to CN201910758787.0A priority Critical patent/CN110413399A/zh
Publication of CN110413399A publication Critical patent/CN110413399A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开涉及运算方法及运算装置，所述方法包括：将多个具有不同相位的时钟信号分别输入到多个运算单元小组中；按照预定顺序启动多个运算单元集合中的每个运算单元小组；在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。本公开通过将每个运算单元小组的工作时钟信号设置为不同相位，并按照预定顺序分步启动每个运算单元小组，可以确保芯片时钟跳变均匀，在工作时电压波动小，能极大的降低IR_Drop对芯片工作的影响，从而提高芯片的性能、降低功耗，对提高芯片的运算效率具有重要作用。

Description

运算方法及运算装置
技术领域
本公开涉及计算机技术领域，尤其涉及一种运算方法及运算装置。
背景技术
随着半导体技术及计算机技术的不断发展，芯片的集成度越来越高，其算力越来越大，但是随之也带来了很多问题，例如，当大算力的芯片在进行运算时，很有可能产生电压突然下降或升高的IR_Drop现象，如果IR_Drop增大，将直接影响到芯片的性能、功耗等。
发明内容
有鉴于此，本公开提出了一种运算方法，所述方法包括：
将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，其中，所述多个运算单元小组被划分为多个运算单元集合，每个运算单元集合中的运算单元小组依次串接，每个运算单元小组包括至少一个运算单元；
按照预定顺序启动多个运算单元集合中的每个运算单元小组；
在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。
在一种可能的实施方式中，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
同时启动每个运算单元集合中具有相同顺序的运算单元小组。
在一种可能的实施方式中，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
按照每个运算单元小组的连接顺序依次同时启动每个运算单元集合中的每个运算单元小组。
在一种可能的实施方式中，所述方法还包括：
对预设时钟信号进行多次延时，得到所述多个具有不同相位的时钟信号。
在一种可能的实施方式中，所述多个具有不同相位的时钟信号为M*N个，M、N为自然数，所述对预设时钟信号进行多次延时，包括：
对所述预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号；
对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号。
在一种可能的实施方式中，所述对预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号，包括：
通过M-1个延时器对所述预设时钟信号进行M-1次延时，得到所述M个不同相位的延迟时钟信号。
在一种可能的实施方式中，所述对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号，包括：
以流水线方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组，以使得每个运算单元小组得到的时钟信号的相位不同。
根据本公开的另一方面，提出了一种运算装置，所述装置包括：
运算芯片，所述运算芯片包括多个运算单元小组，
控制芯片，所述控制芯片被配置为：
将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，其中，所述多个运算单元小组被划分为多个运算单元集合，每个运算单元集合中的运算单元小组依次串接，每个运算单元小组包括至少一个运算单元；
按照预定顺序启动多个运算单元集合中的每个运算单元小组；
在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。
在一种可能的实施方式中，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
同时启动每个运算单元集合中具有相同顺序的运算单元小组。
在一种可能的实施方式中，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
按照每个运算单元小组的连接顺序依次同时启动每个运算单元集合中的每个运算单元小组。
在一种可能的实施方式中，所述控制芯片还被配置为：
对预设时钟信号进行多次延时，得到所述多个具有不同相位的时钟信号。
在一种可能的实施方式中，所述多个具有不同相位的时钟信号为M*N个，M、N为自然数，所述对预设时钟信号进行多次延时，包括：
对所述预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号；
对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号。
在一种可能的实施方式中，所述对预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号，包括：
通过M-1个延时器对所述预设时钟信号进行M-1次延时，得到所述M个不同相位的延迟时钟信号。
在一种可能的实施方式中，所述对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号，包括：
以流水线方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组，以使得每个运算单元小组得到的时钟信号的相位不同。
通过以上方法及装置，本公开将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，按照预定顺序启动多个运算单元集合中的每个运算单元小组，在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。本公开通过将每个运算单元小组的工作时钟信号设置为不同相位，并按照预定顺序分步启动每个运算单元小组，可以确保芯片时钟跳变均匀，在工作时电压波动小，能极大的降低IR_Drop对芯片工作的影响，从而提高芯片的性能、降低功耗，对提高芯片的运算效率具有重要作用。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出了根据本公开一实施方式的运算方法的流程图。
图2示出了根据本公开一实施方式的运算方法的流程图。
图3示出了根据本公开一实施方式的控制芯片启动的示意图。
图4示出了根据本公开一实施方式的运算装置的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
请参阅图1，图1示出了根据本公开一实施方式的运算方法的流程图。
如图1所示，所述方法包括：
步骤S110，将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，其中，所述多个运算单元小组被划分为多个运算单元集合，每个运算单元集合中的运算单元小组依次串接，每个运算单元小组包括至少一个运算单元；
步骤S120，按照预定顺序启动多个运算单元集合中的每个运算单元小组；
步骤S130，在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。
通过以上方法，本公开将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，按照预定顺序启动多个运算单元集合中的每个运算单元小组，在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。本公开通过将每个运算单元小组的工作时钟信号设置为不同相位，并按照预定顺序分步启动每个运算单元小组，可以确保芯片时钟跳变均匀，在工作时电压波动小，能极大的降低IR_Drop对芯片工作的影响，从而提高芯片的性能、降低功耗，对提高芯片的运算效率具有重要作用。
在一种可能的实施方式中，每个运算单元小组中的运算单元数目可以相同，也可以不同。
对于不同的运算单元小组来说，不同的运算单元小组的时钟信号为同频但不同相，这样的设置有利于降低IR_Drop对芯片工作的影响。而对于单个运算小组来说，其包含的至少一个运算单元被设置为在同一个时钟信号下工作，通过这样的设置，本公开可以提升芯片的运算能力。
在一个示例中，每个运算单元小组中的运算单元数目可以为8个，8个运算单元可以在相同的时钟信号下同时工作，他们的时钟信号同频同相。
在一种可能的实施方式中，步骤S120按照预定顺序启动多个运算单元集合中的每个运算单元小组，可以包括：
同时启动每个运算单元集合中具有相同顺序的运算单元小组。
本领域技术人员可以根据实际情况设置每个运算单元小组被启动的优先级顺序，对于在各自的运算单元集合中具有相同顺序的运算单元小组，可以同时启动。当然，本公开对运算单元集合中各个运算单元小组的具体顺序不做限制。
通过同时启动每个运算单元集合中具有相同顺序的运算单元小组，本公开可以降低IR_Drop对芯片工作的影响，从而提高芯片的性能，并且，由于预先设定好了运算单元小组的启动顺序，可以减少控制信号的数目，降低控制的复杂度。
在一种可能的实施方式中，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，可以包括：
按照每个运算单元小组的连接顺序依次同时启动每个运算单元集合中的每个运算单元小组。
本公开按照每个运算单元小组的连接顺序依次同时启动每个运算单元集合中的每个运算单元小组，可以减少控制信号的数目，降低控制的复杂度。
在一种可能的实施方式中，步骤S130所述的运算可以是任意类型的运算，本公开对利用芯片进行的运算的类型不作限定。
请参阅图2，图2示出了根据本公开一实施方式的运算方法的流程图。
在一种可能的实施方式中，如图2所示，所述方法还可以包括：
步骤S140，对预设时钟信号进行多次延时，得到所述多个具有不同相位的时钟信号。
通过以上方法，本公开可以通过一个预设时钟信号得到多个具有不同相位的时钟信号。
在一种可能的实施方式中，所述多个具有不同相位的时钟信号为M*N个，M、N为自然数，所述对预设时钟信号进行多次延时，可以包括：
对所述预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号；
对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号。
本公开对预设时钟信号的频率不做限制，本领域可以根据实际情况选择。
在一种可能的实施方式中，所述对预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号，可以包括：
通过M-1个延时器对所述预设时钟信号进行M-1次延时，得到所述M个不同相位的延迟时钟信号。
在一种可能的实施方式中，所述对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号，可以包括：
以流水线(pipeline)方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组，以使得每个运算单元小组得到的时钟信号的相位不同。
其中，M的数量可等于运算单元集合的数量，N的数量可等于每个运算单元集合中运算单元小组的数量(如果各运算单元集合中运算单元小组的数量不同，N可取各个运算单元集合中，运算单元小组数量的最大值)。
通过以上方法，本公开可以利用延时器及流水线的性质得到多个具有不同相位的时钟信号。
本公开可以利用简单的方法，有效地降低芯片启动时IR_Drop的影响，从而提高芯片的性能。
下面将以具体的示例对本公开进行介绍，应该明白的是，在示例中对运算单元集合、运算单元小组、运算单元的数目的描述并不应认为是对本公开的限制。
请参阅图3，图3示出了根据本公开一实施方式的控制芯片启动的示意图。
如图3所示，可以将芯片分为4个运算单元集合(M为4)，每个运算单元集合包括16个运算单元小组(N为16)，即有M个(4个)运算单元集合，每个运算单元集合有N个(16个)运算单元小组，共计M*N个运算单元小组，每个运算单元小组包括8个运算单元(d0-d7)。
根据步骤“通过M-1个延时器对所述预设时钟信号进行M-1次延时，得到所述M个不同相位的延迟时钟信号”，将预设时钟信号clk00依次通过3个延时器buf进行3次延时(M-1)后，得到时钟信号clk10、clk20、clk30，由于延时器的延时作用，预设时钟信号clk00、时钟信号clk10、时钟信号clk20、时钟信号clk30具有不同的相位。
当然，本领域技术人员可以根据实际需要调整每一个延时器buf的延时参数，例如，可以根据芯片实际要运行的工作频率，并综合流水线对延时器but的延时参数进行调整，从而使得每一个运算单元小组的时钟信号的相位不同。
可以将预设时钟信号clk00、时钟信号clk10、时钟信号clk20、时钟信号clk30分别输入到4个运算单元集合中，示例性地，可以将预设时钟信号clk00、时钟信号clk10、时钟信号clk20、时钟信号clk30分别输入到4个运算单元集合中的第一个运算单元小组(A)。
这样，每个运算单元集合的第一个运算单元小组获得了不同相位的时钟信号。
根据步骤“对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号”及“以流水线方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组”，可以以流水线的方式，将预设时钟信号clk00、时钟信号clk10、时钟信号clk20、时钟信号clk30依次从每个运算单元集合的第一个运算单元小组传输到最后一个运算单元小组，进行15次延时(N-1)，最终得到4*16(M*N)个不同相位的时钟信号。由于流水线的物理特性，时钟信号在流水线传递的过程中，自然存在一个延时，因此，每个运算单元小组获得的时钟信号相位均不相同。
以运算单元集合0为例，预设延时时钟clk00顺次经过串接的多个运算单元小组后，得到时钟信号clk01～clk015，对应的运算单元集合0的每一个运算单元小组都获得了具有不同相位的延时时钟。
当然，在其他的实施方式中，本领域技术人员也可以利用延时器获得时钟信号clk01～clk015，从而，将时钟信号clk01～clk015输入到运算单元集合0中的每个运算单元小组中。
相似的，根据步骤“以流水线方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组”，可以以流水线的方式利用时钟信号clk10得到时钟信号clk11～clk115，可以以流水线的方式利用时钟信号20得到时钟信号clk21～clk215，可以以流水线的方式利用时钟信号30得到时钟信号clk31～clk315。
相似的，本领域技术人员也可以利用延时器获得时钟信号clk11～clk115、时钟信号clk21～clk215、时钟信号clk31～clk315。
当然，应该说明的是，图3仅仅示出了每个运算单元集合中运算单元小组的一部分。
在得到多个不同相位的时钟信号后，根据步骤S120按照预定顺序启动4个运算单元集合中的每个运算单元小组，示例性地，可以按照每个运算单元小组的连接顺序或编号顺序依次同时启动每个运算单元集合中的每个运算单元小组，即，每个运算单元集合中，相同连接顺序(或相同编号)的运算单元小组同时启动，从连接中处于数据流最上游的运算单元小组开始(或者从编号最靠前的运算单元小组开始)依次启动。例如，如图3所示，可以同时启动标号为A的4个运算单元小组，间隔一定时间后，启动标号为B的4个运算单元小组，直到所有运算单元小组均被启动。
当然，本示例以运算单元小组的连接顺序为例进行了说明，在其他的实施方式中，本领域技术人员可以根据需要适应性地对每个运算单元集合中的运算单元小组进行编号，只要满足“按照预定顺序启动M个运算单元集合中的每个运算单元小组”即可。
根据步骤S130，在所有运算单元小组都启动完成后，可以利用芯片进行运算，并输出运算结果。
如果存在不同的运算单元集合中运算单元小组个数不同的情况，可以仅同时启动处于相同顺序的少于M个运算单元小组。例如，如图3所示，如果第4个运算单元集合中只有15个运算单元小组，即不存在右下角最后一个运算单元小组，那么，在启动至第16个运算单元小组时，可同时启动第1、2、3个运算单元集合中的第16个运算单元小组。
本公开所述的运算方法，可以避免芯片的各个运算单元在被启动时出现很大的IR_Drop，得益于本公开的技术方案，芯片在启动时IR_Drop较小且比较稳定，而芯片的工作电压波动较小，从而确保芯片在执行运算时得到正确的运算结果，提高芯片的性能，并可以避免芯片因IR_Drop过大引起损坏，从而保护芯片，节约成本。
请参阅图4，图4示出了根据本公开一实施方式的运算装置的框图。
如图4所示，所述装置包括：
运算芯片10，所述运算芯片10包括多个运算单元小组，
控制芯片20，所述控制芯片20被配置为：
将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，其中，所述多个运算单元小组被划分为多个运算单元集合，每个运算单元集合中的运算单元小组依次串接，每个运算单元小组包括至少一个运算单元；
按照预定顺序启动多个运算单元集合中的每个运算单元小组；
在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。
通过以上装置，本公开将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，按照预定顺序启动多个运算单元集合中的每个运算单元小组，在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。本公开通过将每个运算单元小组的工作时钟信号设置为不同相位，并按照预定顺序分步启动每个运算单元小组，可以确保芯片时钟跳变均匀，在工作时电压波动小，能极大的降低IR_Drop对芯片工作的影响，从而提高芯片的性能、降低功耗，对提高芯片的运算效率具有重要作用。
应该说明的是，本公开所述的控制芯片20可以是各种可以实现控制功能的芯片，例如CPU、DSP、FPGA等，也可以是专门设计的专用芯片，对此，本公开不做限定。
在一些实施方式中，控制芯片20也可以集成在运算芯片10中，运算芯片10除了可以进行运算外，也可以实现本公开的各项控制功能。
在一种可能的实施方式中，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
同时启动每个运算单元集合中具有相同顺序的运算单元小组。
在一种可能的实施方式中，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
按照每个运算单元小组的连接顺序依次同时启动每个运算单元集合中的每个运算单元小组。
在一种可能的实施方式中，所述控制芯片还被配置为：
对预设时钟信号进行多次延时，得到所述多个具有不同相位的时钟信号。
在一种可能的实施方式中，所述多个具有不同相位的时钟信号为M*N个，M、N为自然数，所述对预设时钟信号进行多次延时，包括：
对所述预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号；
对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号。
在一种可能的实施方式中，所述对预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号，包括：
通过M-1个延时器对所述预设时钟信号进行M-1次延时，得到所述M个不同相位的延迟时钟信号。
在一种可能的实施方式中，所述对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号，包括：
以流水线方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组，以使得每个运算单元小组得到的时钟信号的相位不同。
本公开所述的运算装置，可以避免芯片的各个运算单元在被启动时出现很大的IR_Drop，得益于本公开的技术方案，芯片在启动时IR_Drop较小且比较稳定，而芯片的工作电压波动较小，从而确保芯片在执行运算时得到正确的运算结果，提高芯片的性能，并可以避免芯片因IR_Drop过大引起损坏，从而保护芯片，节约成本。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (14)

1.一种运算方法，其特征在于，所述方法包括：
将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，其中，所述多个运算单元小组被划分为多个运算单元集合，每个运算单元集合中的运算单元小组依次串接，每个运算单元小组包括至少一个运算单元；
按照预定顺序启动多个运算单元集合中的每个运算单元小组；
在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。
2.根据权利要求1所述的方法，其特征在于，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
同时启动每个运算单元集合中具有相同顺序的运算单元小组。
3.根据权利要求1或2所述的方法，其特征在于，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
按照每个运算单元小组的连接顺序依次同时启动每个运算单元集合中的每个运算单元小组。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对预设时钟信号进行多次延时，得到所述多个具有不同相位的时钟信号。
5.根据权利要求4所述的方法，其特征在于，所述多个具有不同相位的时钟信号为M*N个，M、N为自然数，所述对预设时钟信号进行多次延时，包括：
对所述预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号；
对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号。
6.根据权利要求5所述的方法，其特征在于，所述对预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号，包括：
通过M-1个延时器对所述预设时钟信号进行M-1次延时，得到所述M个不同相位的延迟时钟信号。
7.根据权利要求5所述的方法，其特征在于，所述对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号，包括：
以流水线方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组，以使得每个运算单元小组得到的时钟信号的相位不同。
8.一种运算装置，其特征在于，所述装置包括：
运算芯片，所述运算芯片包括多个运算单元小组，
控制芯片，所述控制芯片被配置为：
将多个具有不同相位的时钟信号分别输入到多个运算单元小组中，其中，所述多个运算单元小组被划分为多个运算单元集合，每个运算单元集合中的运算单元小组依次串接，每个运算单元小组包括至少一个运算单元；
按照预定顺序启动多个运算单元集合中的每个运算单元小组；
在所有运算单元小组都启动完成后，利用所述多个运算单元小组进行运算。
9.根据权利要求8所述的装置，其特征在于，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
同时启动每个运算单元集合中具有相同顺序的运算单元小组。
10.根据权利要求8或9所述的装置，其特征在于，所述按照预定顺序启动多个运算单元集合中的每个运算单元小组，包括：
按照每个运算单元小组的连接顺序依次同时启动每个运算单元集合中的每个运算单元小组。
11.根据权利要求8所述的装置，其特征在于，所述控制芯片还被配置为：
对预设时钟信号进行多次延时，得到所述多个具有不同相位的时钟信号。
12.根据权利要求11所述的装置，其特征在于，所述多个具有不同相位的时钟信号为M*N个，M、N为自然数，所述对预设时钟信号进行多次延时，包括：
对所述预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号；
对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号。
13.根据权利要求12所述的装置，其特征在于，所述对预设时钟信号进行M-1次延时，得到M个不同相位的延迟时钟信号，包括：
通过M-1个延时器对所述预设时钟信号进行M-1次延时，得到所述M个不同相位的延迟时钟信号。
14.根据权利要求12所述的装置，其特征在于，所述对所述M个不同相位的延迟时钟信号分别进行N-1次延时，得到所述M*N个具有不同相位的时钟信号，包括：
以流水线方式将所述M个不同相位的延迟时钟信号分别传递到M个运算单元集合的每个运算单元小组，以使得每个运算单元小组得到的时钟信号的相位不同。
CN201910758787.0A 2019-08-16 2019-08-16 运算方法及运算装置 Pending CN110413399A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910758787.0A CN110413399A (zh) 2019-08-16 2019-08-16 运算方法及运算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910758787.0A CN110413399A (zh) 2019-08-16 2019-08-16 运算方法及运算装置

Publications (1)

Publication Number Publication Date
CN110413399A true CN110413399A (zh) 2019-11-05

Family

ID=68367854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910758787.0A Pending CN110413399A (zh) 2019-08-16 2019-08-16 运算方法及运算装置

Country Status (1)

Country Link
CN (1) CN110413399A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111966202A (zh) * 2020-08-18 2020-11-20 深圳比特微电子科技有限公司 数字货币矿机的电源电压控制方法、装置和数字货币矿机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917793B2 (en) * 2008-02-11 2011-03-29 National Chung Cheng University Apparatus providing locally adaptive retiming pipeline with swing structure
CN102624382A (zh) * 2012-03-29 2012-08-01 广州市广晟微电子有限公司 时钟同步方法、装置及具有该装置的射频芯片电路
CN109144230A (zh) * 2018-08-01 2019-01-04 广芯微电子（广州）股份有限公司 串联供电电路的控制方法、终端及虚拟数字币挖矿机
CN109154843A (zh) * 2016-01-05 2019-01-04 比特富集团有限公司 用于均步处理的电路和技术
CN110046125A (zh) * 2019-04-16 2019-07-23 深圳市致宸信息科技有限公司 一种同频连续串行数据同步方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917793B2 (en) * 2008-02-11 2011-03-29 National Chung Cheng University Apparatus providing locally adaptive retiming pipeline with swing structure
CN102624382A (zh) * 2012-03-29 2012-08-01 广州市广晟微电子有限公司 时钟同步方法、装置及具有该装置的射频芯片电路
CN109154843A (zh) * 2016-01-05 2019-01-04 比特富集团有限公司 用于均步处理的电路和技术
CN109144230A (zh) * 2018-08-01 2019-01-04 广芯微电子（广州）股份有限公司 串联供电电路的控制方法、终端及虚拟数字币挖矿机
CN110046125A (zh) * 2019-04-16 2019-07-23 深圳市致宸信息科技有限公司 一种同频连续串行数据同步方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
万振兴: "面向ALTAI芯片电源网络IR-drop分析与优化", 《万方》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111966202A (zh) * 2020-08-18 2020-11-20 深圳比特微电子科技有限公司 数字货币矿机的电源电压控制方法、装置和数字货币矿机
CN111966202B (zh) * 2020-08-18 2021-06-04 深圳比特微电子科技有限公司 数字货币矿机的电源电压控制方法、装置和数字货币矿机

Similar Documents

Publication Publication Date Title
CN201041656Y (zh) Cmos清除电路
CN105677482B (zh) 一种频率调节方法及电子设备
CN105379121A (zh) 基于时钟时延调整的异步处理器的方法和设备
KR101938763B1 (ko) 반복적인 단일 사이클 펄스폭 변조 생성
CN110413399A (zh) 运算方法及运算装置
US8558606B2 (en) Debounce apparatus and method thereof
CN104821802A (zh) 时钟生成方法及时钟生成电路
CN110162340B (zh) 串联电路的id配置方法、串联电路及相关设备
EP2777230A1 (en) Parallel processing of network packets
USRE39252E1 (en) Instruction dependent clock scheme
CN102044962B (zh) 可动态地增加其电流容量的泵浦系统及其方法
US9594928B1 (en) Multi-channel, multi-lane encryption circuitry and methods
CN108932547A (zh) 信息处理装置以及信息处理方法
CN106407143B (zh) 控制移动终端中cpu的热插拔操作的方法和装置
CN101794161A (zh) 电脑系统与其超频方法
CN102662780B (zh) 多可编程器件系统中电源保护方法及装置
US7961820B2 (en) Programmable and pausable clock generation unit
JP2007525114A5 (zh)
CN106548803B (zh) 一种norflash的读取控制电路和方法
CN108123705B (zh) 信号的同步控制方法和装置
CN109120720A (zh) 一种自动调节版本测试流量的方法
CN111274196A (zh) 启动控制装置及方法
US11886534B2 (en) Filtering method and system of parallel computing results
JP4378142B2 (ja) 接続装置及びそれに接続される回路基板
CN101420282B (zh) 业务单板选择时钟单元的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191105