CN104821802A - 时钟生成方法及时钟生成电路 - Google Patents

时钟生成方法及时钟生成电路 Download PDF

Info

Publication number
CN104821802A
CN104821802A CN201510058368.8A CN201510058368A CN104821802A CN 104821802 A CN104821802 A CN 104821802A CN 201510058368 A CN201510058368 A CN 201510058368A CN 104821802 A CN104821802 A CN 104821802A
Authority
CN
China
Prior art keywords
clock
circuit
variable division
functional module
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510058368.8A
Other languages
English (en)
Other versions
CN104821802B (zh
Inventor
鳄渕智弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Publication of CN104821802A publication Critical patent/CN104821802A/zh
Application granted granted Critical
Publication of CN104821802B publication Critical patent/CN104821802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种时钟生成方法及时钟生成电路，在所述时钟生成电路中，可变分频电路根据分频比设定信号生成将源时钟进行分频的可变分频时钟。本发明的第1时钟同步电路与源时钟同步而生成将可变分频时钟延迟最大时钟数的第1延迟时钟，并供给于控制电路。1个以上的第2时钟同步电路与源时钟同步而生成将可变分频时钟分别延迟最大时钟数的1个以上的第2延迟时钟，并供给于1个以上的各功能模块。

Description

时钟生成方法及时钟生成电路
技术领域
本发明涉及一种在搭载功能模块、及与功能模块进行通信来控制其工作的控制电路的半导体芯片中，生成向控制电路及功能模块供给的时钟的时钟生成方法及时钟生成电路。
背景技术
随着半导体集成电路的制造工艺的微细化，半导体芯片逐渐大型化和多功能化。例如，在被称作片上系统(SOC：System on chip)的半导体集成电路的设计方法中，有时在半导体芯片上除了搭载分别实现预定功能的1个以上的功能模块以外，还搭载有与各功能模块进行通信来控制其工作的CPU(中央处理器)等控制电路。并且，通过在电路的非工作时下调工作时钟的频率来抑制待机时的耗电。
若半导体芯片大型化，则从时钟发生电路传输于各功能模块的工作时钟的物理布线距离变长，有时甚至达到数毫米。因此，即使在控制电路与各功能模块连接于相同的工作时钟时，有时也会对各功能模块供给根据传输距离分别延迟且其相位从供给于控制电路的工作时钟的相位偏移的工作时钟，从而在控制电路与各功能模块之间无法进行正确的通信。
为了应对这种问题，专利文献1(日本专利公开2005-38159号公报)中记载有如下内容：将主时钟信号进行分频并作为第1分频时钟信号来输出，并且利用主时钟信号对第1分频时钟信号进行同步匹配来输出第2分频时钟信号，以此来降低第2分频时钟信号的时钟偏移，并向半导体芯片内的多个逻辑电路供给与第1分频时钟信号相同相位的第2分频时钟信号。
并且，专利文献2(日本专利公开2007-189293号公报)中记载有如下内容：通过将第1时钟信号进行分频而生成第2时钟信号，并由第1及第2时钟信号生成具有第2时钟信号的周期，且逻辑电平的变化时点与第1时钟信号的时点相同的第3时钟信号，由此来抑制由第1时钟信号与第3时钟信号的传输路径上的芯片内部偏差引起的偏移，并改善时序收敛性。
专利文献1、2中，使分频时钟与其源时钟同步并将其重新保持来生成再生时钟，并分配于各功能模块，由此能够抑制芯片上变异性(OCV，on chipvariation：同一半导体芯片内的特性的偏差)的影响。然而，分频时钟的分频比可变时，在专利文献1、2中，用于生成再生时钟的FF(触发器)的级数固定，因此供给于控制电路与各功能模块的分频时钟的相位偏移而无法进行正确的通信。
图7是表示以往的时钟生成电路的结构的一例的电路图。该图所示的时钟生成电路56在搭载功能模块(A、B)14、16、及与各功能模块14、16进行通信来控制其工作的控制电路12的半导体芯片中，生成分别供给于控制电路12及功能模块14、16的延迟时钟，且具备分频电路58、及时钟同步电路60、62。
分频电路58将源时钟进行m分频(m为2以上的整数)来生成具有源时钟的频率的1/m频率的分频时钟。
时钟同步电路60与源时钟同步而生成使分频时钟延迟4个时钟的延迟时钟A，并将所生成的延迟时钟A供给于与延迟时钟A同步而工作的功能模块14。
时钟同步电路62与源时钟同步而生成使分频时钟延迟2个时钟的延迟时钟B，并将所生成的迟延时钟B供给于与延迟时钟B同步而工作的功能模块16。
当没有时钟同步电路60、62时，根据传输距离分别延迟的可变分频时钟将会供给于各功能模块14、16。
通过时钟同步电路60、62使分频时钟延迟的4个时钟及2个时钟的时钟数是，为了使控制电路12和各功能模块14、16与分频时钟同步而工作，在没有时钟同步电路60、62的情形下，根据从分频电路58传输于各功能模块14、16的各分频时钟的传输距离，对传输于各功能模块14、16的各可变分频时钟计算出的、需要与源时钟同步而使可变分频时钟延迟的时钟数。
时钟同步电路60与延迟的4个时钟对应地具备串联连接的4级的FF(延迟电路)64、66、68、70。在FF64、66、68、70的时钟输入端子输入有源时钟，在初级的FF64的数据输入端子输入有分频时钟。从FF64、66、68、70的数据输出端子分别输出再生时钟1～3及延迟时钟A。
分频时钟与源时钟的上升同步而通过4级的FF64、66、68、70各延迟1个时钟。其结果，从时钟同步电路60输出分频时钟延迟了源时钟的4个时钟的延迟时钟A。
同样地，时钟同步电路62与迟延的2个时钟对应地具备串联连接的2级的FF72、74。在FF72、74的时钟输入端子输入有源时钟，在初级的FF72的数据输入端子输入有分频时钟。从FF72、74的数据输出端子分别输出再生时钟1及延迟时钟B。
分频时钟与源时钟的上升同步而通过2级的FF72、74各延迟1个时钟。其结果，从时钟同步电路62输出分频时钟延迟了源时钟的2个时钟的延迟时钟B。
在时钟生成电路56中，通过分频电路58，生成源时钟被m分频的分频时钟。
接着，通过时钟同步电路60，与源时钟的上升同步而生成分频时钟延迟4个时钟的延迟时钟A，并供给于功能模块14。并且，通过时钟同步电路62，与源时钟的上升同步而生成分频时钟延迟2个时钟的延迟时钟B，并供给于功能模块16。
图8是表示分频时钟为2分频时钟时的图7所示的时钟生成电路的工作的一例的时序图。
分频时钟为2分频时钟时，如该时序图所示，分频时钟与源时钟的上升同步，高电平及低电平交替变化。再生时钟1～3同样地与源时钟的上升同步而电平发生改变，分别从分频时钟延迟源时钟的1～3个时钟。延迟时钟A、B与源时钟的上升同步而电平发生改变，分别从分频时钟延迟源时钟的4个时钟及2个时钟。
从而，延迟时钟A、B及分频时钟同步而其相位也一致，控制电路12能够与各功能模块14、16正确地进行通信来控制其工作。
图9是表示分频时钟为5分频时钟时的图7所示的时钟生成电路的工作的一例的时序图。
分频时钟为5分频时钟时，如该时序图所示，分频时钟与源时钟的上升同步，高电平及低电平交替变化。将分频时钟的高电平设为源时钟的2个时钟的脉冲宽度，将低电平设为源时钟的3个时钟的脉冲宽度。再生时钟1～3同样地与源时钟的上升同步而电平发生改变，分别从分频时钟延迟源时钟的1～3个时钟。延迟时钟A、B与源时钟的上升同步而电平发生改变，分别从分频时钟延迟源时钟的4个时钟及2个时钟。
从而，延迟时钟A、B及分频时钟进行同步，但其相位偏移，因此控制电路12无法与各功能模块14、16正确地进行通信。
时钟生成电路56的时钟同步电路60、62结构对应于分频时钟固定为2分频时钟的情况。因此，在时钟生成电路56的结构中，若分频时钟从2分频时钟变成其他分频比的分频时钟，则延迟时钟A、B及分频时钟的相位偏移。从而，存在控制电路12无法与各功能模块14、16正确地进行通信，且无法控制其工作的问题。
发明内容
本发明的目的在于解决前述现有技术的问题，提供一种即使在分频时钟的分频比改变的情况下，控制电路也能够与功能模块正确地进行通信来控制其工作的时钟生成电路。
为了实现上述目的，本发明提供一种时钟生成方法，在搭载1个以上的功能模块、及控制所述1个以上的功能模块的工作的控制电路的半导体芯片中，生成向所述控制电路及所述1个以上的各功能模块供给的延迟时钟，的其特征在于，所述时钟生成方法包括：
根据分频比设定信号，生成将源时钟进行分频的可变分频时钟的步骤；
为了使所述控制电路和所述1个以上的各功能模块与所述可变分频时钟同步工作，在没有使所述可变分频时钟延迟的时钟同步电路的情形下，根据从生成所述可变分频时钟的可变分频电路传输于所述1个以上的功能模块的所述各可变分频时钟的传输距离，对传输于所述1个以上的功能模块的各可变分频时钟计算与所述源时钟同步而使所述可变分频时钟延迟的时钟数的步骤；
求出在所述计算出的时钟数中作为最大的时钟数的最大时钟数的步骤；
与所述源时钟同步而生成使所述可变分频时钟延迟所述最大时钟数的第1延迟时钟，并将所述第1延迟时钟供给于与所述第1延迟时钟同步而工作的所述控制电路的步骤；
与所述源时钟同步而生成使所述可变分频时钟分别延迟所述最大时钟数的1个以上的第2延迟时钟，并将所述1个以上的各第2延迟时钟供给于与所述1个以上的各第2延迟时钟同步而工作的所述1个以上的各功能模块的步骤。
并且，本发明提供一种时钟生成电路，在搭载1个以上的功能模块、及控制所述1个以上的功能模块的工作的控制电路的半导体芯片中，生成向所述控制电路及所述1个以上的各功能模块供给的延迟时钟，其特征在于，所述时钟生成电路包括：
可变分频电路，根据分频比设定信号，生成将源时钟进行分频的可变分频时钟；
第1时钟同步电路，与所述源时钟同步而生成使所述可变分频时钟延迟了预先设定的最大时钟数的第1延迟时钟，并将所述第1延迟时钟供给于与所述第1延迟时钟同步而工作的所述控制电路；及
1个以上的第2时钟同步电路，与所述源时钟同步而生成使所述可变分频时钟分别延迟所述最大时钟数的1个以上的第2延迟时钟，并将所述1个以上的各第2延迟时钟供给于与所述1个以上的第2延迟时钟同步而工作的所述1个以上的各功能模块，
所述最大时钟数是，为了使所述控制电路和所述1个以上的各功能模块与所述可变分频时钟同步而工作，在没有所述第1时钟同步电路及所述1个以上的第2时钟同步电路的情形下，根据从所述可变分频电路传输于所述1个以上的功能模块的各所述可变分频时钟的传输距离，对传输于所述1个以上的功能模块的可变分频时钟计算出的、与所述源时钟同步而使所述可变分频时钟延迟的时钟数中最大的时钟数。
在本发明的时钟生成电路中，生成使可变分频时钟延迟了预先设定的源时钟的时钟数的延迟时钟。因此，与可变分频时钟的分频比无关地，延迟时钟始终被同步，其相位一致。从而，即使在可变分频时钟的分频比改变时，延迟时钟也始终进行同步且其相位一致，因此控制电路始终能够与各功能模块正确地进行通信并控制其工作。
附图说明
图1是表示本发明的时钟生成电路的结构的第1实施方式的电路图。
图2是求取最大时钟数时的一例的流程图。
图3是表示图1所示的时钟生成电路的工作的一例的流程图。
图4是表示可变分频时钟为2分频时钟时的图1所示的时钟生成电路的工作的一例的时序图。
图5是表示可变分频时钟为5分频时钟时的图1所示的时钟生成电路的工作的一例的时序图。
图6是表示本发明的时钟生成电路的结构的第2实施方式的电路图。
图7是表示现有的时钟生成电路的结构的一例的电路图。
图8是表示分频时钟为2分频时钟时的图7所示的时钟生成电路的工作的一例的时序图。
图9是表示分频时钟为5分频时钟时的图7所示的时钟生成电路的工作的一例的时序图。
主要符号说明
10、34、56：时钟生成电路
12：控制电路
14、16：功能模块
18：可变分频电路
20、22、24、36、38、60、62：时钟同步电路
26、28、30、32、40、42、44、46、48、52、54、64、66、68、70、72、74：FF(延迟电路)
50：多路复用器
58：分频电路
具体实施方式
以下，根据附图所示的适当实施方式，对本发明的时钟生成电路进行详细说明。
图1是表示本发明的时钟生成电路的结构的第1实施方式的电路图。该图所示的时钟生成电路10在搭载功能模块(A、B)14、16、及与各功能模块14、16进行通信来控制其工作的控制电路12的半导体芯片中，生成分别供给于控制电路12及各功能模块14、16的延迟时钟，且具备可变分频电路18、及时钟同步电路20、22、24。
可变分频电路18根据分频比设定信号将源时钟进行N分频(N为根据分频比设定信号决定的2以上的整数)而生成具有与分频比设定信号对应的分频比即源时钟的频率的1/N频率的可变分频时钟。
分频比设定信号及源时钟例如从半导体芯片的外部或者搭载于半导体芯片的其他功能模块输入。
接着，时钟同步电路20与源时钟同步而生成使可变分频时钟延迟了预先设定的最大时钟数的延迟时钟C，并将所生成的延迟时钟C供给于与延迟时钟C同步而工作的控制电路12。
没有时钟同步电路22、24时，对各功能模块14、16供给根据传输距离分别延迟的可变分频时钟。
最大时钟数是，为了使控制电路12和各功能模块14、16与可变分频时钟同步工作，在没有时钟同步电路22、24的情形下，根据从可变分频电路18传输于各功能模块14、16的各可变分频时钟的传输距离，对传输于各功能模块14、16的各可变分频时钟计算出的、与源时钟同步而使可变分频时钟延迟的时钟数中，最大的时钟数以上的时钟数。
另外，通过将最大时钟数设为使传输于各功能模块14、16的各可变分频时钟延迟的时钟数中的最大的时钟数，能够将时钟同步电路20、22、24的电路规模设为必要最小限度。
时钟同步电路20是当最大时钟数为4个时钟时的电路，与此对应地，具备串联连接的4级的FF(延迟电路)26、28、30、32。在FF26、28、30、32的时钟输入端子输入有源时钟，在初级的FF26的数据输入端子输入有可变分频时钟。从FF26、28、30、32的数据输出端子分别输出再生时钟1～3及延迟时钟C。
可变分频时钟与源时钟的上升同步而通过4级的FF26、28、30、32各延迟1个时钟。其结果，从时钟同步电路20输出可变分频时钟延迟了源时钟的4个时钟的延迟时钟C。
同样地，时钟同步电路22与源时钟同步而生成使可变分频时钟延迟最大时钟数的延迟时钟A，并将所生成的延迟时钟A供给于与延迟时钟A同步而工作的功能模块14。
时钟同步电路24与源时钟同步而生成使可变分频时钟延迟最大时钟数的延迟时钟B，并将所生成的延迟时钟B供给于与延迟时钟B同步而工作的功能模块16。
时钟同步电路22、24的结构与时钟同步电路20相同，在4级的FF26、28、30、32中，将前半部分的2级的FF26、28设置于功能模块14、16的外部，将后半部分的2级的FF30、32设置于功能模块14、16的内部。并且，延迟时钟A、B分别供给于与延迟时钟A、B同步而工作的功能模块14、16的内部电路。如此，构成时钟同步电路22、24的各延迟电路不仅可以设置于各功能模块14、16的外部，还可以设置于其内部。
接着，参考图2及图3所示的流程图，对求出最大时钟数的方法、及图1所示的时钟生成电路10的工作进行说明。
求取最大时钟数时，首先，通过可变分频电路18根据分频比设定信号生成将源时钟分频的可变分频时钟(图2的步骤S1)。
如前所述，没有各时钟同步电路22、24的情形下，根据传输距离各自延迟的可变分频时钟从可变分频电路18供给于各功能模块14、16。
接着，为了使控制电路12与各功能模块14、16分别与可变分频时钟同步工作，根据传输于各功能模块14、16的各可变分频时钟的传输距离，对传输于各功能模块14、16的各可变分频时钟计算与源时钟同步而使可变分频时钟延迟的时钟数(图2的步骤S2)。
并且，求出计算出的时钟数中的最大时钟数以上的时钟数即最大时钟数(图2的步骤S3)。
如图7所示的现有的时钟生成电路56，使传输于各功能模块14、16的可变分频时钟延迟的时钟数为4个时钟及2个时钟时，例如将最大时钟数设为4个时钟。此时，如图1所示，构成各时钟同步电路20、22、24的FF的级数为4级。
在时钟生成电路10中，通过可变分频电路18，源时钟根据分频比设定信号被分频，并生成分频比与分频比设定信号相对应的可变分频时钟(图3的步骤S4)。
接着，通过时钟同步电路20，与源时钟的上升同步而生成可变分频时钟延迟了源时钟的4个时钟的延迟时钟C，并供给于控制电路12(图3的步骤S5)。
同样地，通过时钟同步电路22，与源时钟的上升同步而生成可变分频时钟延迟4个时钟的延迟时钟A，并供给于功能模块14。并且，通过时钟同步电路24，与源时钟的上升同步而生成可变分频时钟延迟4个时钟的延迟时钟B，并供给于功能模块16(图3的步骤S6)。
图4是表示可变分频时钟为2分频时钟时的图1所示的时钟生成电路的工作的一例的时序图。
当可变分频时钟为2分频时钟时，如该时序图所示，可变分频时钟及再生时钟1～3与图8所示的分频时钟及再生时钟1～3同样地进行工作。并且，延迟时钟A、B、C与源时钟的上升同步而电平发生改变，分别从分频时钟延迟源时钟的4个时钟。
从而，延迟时钟A、B、C进行同步而其相位也一致，因此控制电路12能够与各功能模块14、16正确地进行通信来控制其工作。
图5是表示可变分频时钟为5分频时钟时的图1所示的时钟生成电路的工作的一例的时序图。
当可变分频时钟为5分频时钟时，如该时序图所示，可变分频时钟及再生时钟1～3与图9所示的分频时钟及再生时钟1～3同样地进行工作。并且，延迟时钟A、B、C与源时钟的上升同步而电平发生改变，分别从分频时钟延迟源时钟的4个时钟。
从而，延迟时钟A、B、C进行同步而其相位也一致，因此控制电路12能够与各功能模块14、16正确地进行通信来控制其工作。
在时钟生成电路10中，生成使可变分频时钟延迟了源时钟的4个时钟的延迟时钟A、B、C。因此，与可变分频时钟的分频比无关地，延迟时钟A、B、C始终被同步，且其相位一致。从而，即使可变分频时钟的分频比改变，延迟时钟A、B、C也始终进行同步，且相位一致，因此控制电路12能够始终与各功能模块14、16正确地进行通信来控制其工作。
另外，图4及图5所示的延迟时钟A、B、C从源时钟的上升偏移预定时间。该预定时间表示，从图1所示的时钟同步电路20、22、24的最末端级的FF32输出的延迟时钟A、B、C至供给于与其分别对应的功能模块14、16及控制电路12的内部电路为止的因传输距离而延迟的时间。
接着，图6是表示本发明的时钟生成电路的结构的第2实施方式的电路图。该图所示的时钟生成电路34具备可变分频电路18、及时钟同步电路36、38。
可变分频电路18与图1所示的相同。
时钟同步电路36、38分别与源时钟同步而生成将可变分频时钟延迟了由分频比设定信号设定的时钟数的延迟时钟A、B，并将所生成的延迟时钟A、B分别供给于与延迟时钟A、B同步而工作的功能模块14、16的内部电路。
时钟同步电路36具备串联连接的5级的FF40、42、44、46、48、多路复用器50、及串联连接的2级的FF52、54。在FF40、42、44、46、48、52、54的时钟输入端子输入有源时钟，在初级的FF40的数据输入端子输入有可变分频时钟。再生时钟1～4分别从FF42、44、46、48的数据输出端子输出，并输入于多路复用器50。在FF52的数据输入端子输入有多路复用器50的输出信号，从最末端级的FF54的数据输出端子输出延迟时钟A。
可变分频时钟与源时钟的上升同步而通过5级的FF40、42、44、46、48各延迟1个时钟。根据未图示的分频比设定信号从多路复用器50输出再生时钟1～4中的1个再生时钟。多路复用器50的输出信号进一步与源时钟的上升同步而通过2级的FF52、54各延迟1个时钟。其结果，从时钟同步电路36输出可变分频时钟延迟了由分频比设定信号设定的时钟数的延迟时钟A。
对于时钟同步电路38来说，在时钟同步电路36中串联连接的2级的FF52、54仅成为1级的FF54，除此之外，与时钟同步电路36的结构相同，且与时钟同步电路36同样地进行工作。
同样地，构成时钟同步电路36、38的各延迟电路及多路复用器不仅可以设置于各功能模块14、16的外部，也可以设置于其内部。
接着，对图6所示的时钟生成电路34的工作进行说明。
在时钟生成电路34中，通过可变分频时钟18，源时钟根据分频比设定信号被分频，生成分频比与分频比设定信号相对应的可变分频时钟。
接着，通过时钟同步电路36，与源时钟的上升同步而生成可变分频时钟延迟了由分频比设定信号设定的时钟数的延迟时钟A，并供给于功能模块14。并且，通过时钟同步电路38，与源时钟的上升同步而生成可变分频时钟延迟了由分频比设定信号设定的时钟数的延迟时钟B，并供给于功能模块16。
在时钟生成电路34中，生成延迟了由分频比设定信号设定的时钟数的延迟时钟A、B。因此，能够得到与时钟生成电路10的情况相同的效果。
另外，在时钟生成电路34中，随着能够通过可变分频电路18分频的可变分频时钟的分频比增大，构成时钟同步电路36、38的FF的级数和多路复用器的尺寸变大，因此冗长的电路增大。从而，虽然时钟生成电路10、34可实现相同的功能，但时钟生成电路10的电路结构与时钟生成电路34相比较简单，具有能够缩小实现相同的功能所需的电路规模这种优点。
另外，可变分频电路、时钟同步电路、延迟电路的具体的电路结构没有任何限定，能够采用可实现相同功能的各种结构的电路。并且，功能模块的数量也不限定为2个，可为1个以上的任意个。
本发明的内容基本如上。
以上，对本发明进行了详细说明，但本发明并不限定于上述实施方式，当然，在不脱离本发明宗旨的范围内可进行各种改进和变更。

Claims (9)

1.一种时钟生成方法，在搭载1个以上的功能模块、及控制所述1个以上的功能模块的工作的控制电路的半导体芯片中，生成向所述控制电路及所述1个以上的功能模块中的每一个供给的延迟时钟，其特征在于，所述时钟生成方法包括：
根据分频比设定信号，生成将源时钟进行分频的可变分频时钟的步骤；
为了使所述控制电路和所述1个以上的功能模块中的每一个与所述可变分频时钟同步而工作，在没有使所述可变分频时钟延迟的时钟同步电路的情形下，根据从生成所述可变分频时钟的可变分频电路传输于所述1个以上的功能模块的各所述可变分频时钟的传输距离，对传输于所述1个以上的功能模块的各可变分频时钟计算与所述源时钟同步而使所述可变分频时钟延迟的时钟数的步骤；
求出在计算出的所述时钟数中作为最大的时钟数以上的时钟数的最大时钟数的步骤；
与所述源时钟同步而生成使所述可变分频时钟延迟所述最大时钟数的第1延迟时钟，并将所述第1延迟时钟供给于与所述第1延迟时钟同步而工作的所述控制电路的步骤；
与所述源时钟同步而生成使所述可变分频时钟分别延迟所述最大时钟数的1个以上的第2延迟时钟，并将所述1个以上的第2延迟时钟中的每一个供给于与所述1个以上的第2延迟时钟中的每一个同步而工作的所述1个以上的功能模块中的每一个的步骤。
2.根据权利要求1所述的时钟生成方法，其特征在于，
所述分频比设定信号从所述半导体芯片的外部输入。
3.根据权利要求1所述的时钟生成方法，其特征在于，
所述分频比设定信号从搭载于所述半导体芯片的其他功能模块输入。
4.一种时钟生成电路，在搭载1个以上的功能模块、及控制所述1个以上的功能模块的工作的控制电路的半导体芯片中，生成向所述控制电路及所述1个以上的功能模块中的每一个供给的延迟时钟，其特征在于，所述时钟生成电路包括：
可变分频电路，根据分频比设定信号，生成将源时钟进行分频的可变分频时钟；
第1时钟同步电路，与所述源时钟同步而生成使所述可变分频时钟延迟了预先设定的最大时钟数的第1延迟时钟，并将所述第1延迟时钟供给于与所述第1延迟时钟同步而工作的所述控制电路；
1个以上的第2时钟同步电路，与所述源时钟同步而生成使所述可变分频时钟分别延迟所述最大时钟数的1个以上的第2延迟时钟，并将所述1个以上的第2延迟时钟中的每一个供给于与所述1个以上的第2延迟时钟中的每一个同步而工作的所述1个以上的功能模块中的每一个，
所述最大时钟数是，为了使所述控制电路和所述1个以上的功能模块中的每一个与所述可变分频时钟同步而工作，在没有所述第1时钟同步电路及所述1个以上的第2时钟同步电路的情形下，根据从所述可变分频电路传输于所述1个以上的功能模块的各所述可变分频时钟的传输距离，对传输于所述1个以上的功能模块的各可变分频时钟计算出的、与所述源时钟同步而使所述可变分频时钟延迟的时钟数中最大的时钟数以上的时钟数。
5.根据权利要求4所述的时钟生成电路，其特征在于，
所述分频比设定信号从所述半导体芯片的外部输入。
6.根据权利要求4所述的时钟生成电路，其特征在于，
所述分频比设定信号从搭载于所述半导体芯片的其他功能模块输入。
7.根据权利要求4至6中的任一项所述的时钟生成电路，其特征在于，
所述第1时钟同步电路具备串联连接的、与所述最大时钟数对应的级数的延迟电路，且通过与所述源时钟同步而使所述可变分频时钟各延迟1个时钟，从而生成使所述可变分频时钟延迟所述最大时钟数的所述第1延迟时钟。
8.根据权利要求4至6中的任一项所述的时钟生成电路，其特征在于，
所述1个以上的第2时钟同步电路分别具备串联连接的、与所述最大时钟数对应的级数的延迟电路，且通过与所述源时钟同步而使所述可变分频时钟各延迟1个时钟，从而生成使所述可变分频时钟延迟所述最大时钟数的所述第2延迟时钟。
9.根据权利要求8所述的时钟生成电路，其特征在于，
与所述最大时钟数对应的级数的延迟电路中，至少1个延迟电路设置于所述功能模块的外部，剩余的延迟电路设置于所述功能模块的内部。
CN201510058368.8A 2014-02-05 2015-02-04 时钟生成方法及时钟生成电路 Active CN104821802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014020557A JP6242228B2 (ja) 2014-02-05 2014-02-05 クロック生成方法およびクロック生成回路
JP2014-020557 2014-02-05

Publications (2)

Publication Number Publication Date
CN104821802A true CN104821802A (zh) 2015-08-05
CN104821802B CN104821802B (zh) 2018-11-27

Family

ID=53731995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510058368.8A Active CN104821802B (zh) 2014-02-05 2015-02-04 时钟生成方法及时钟生成电路

Country Status (3)

Country Link
US (1) US9553595B2 (zh)
JP (1) JP6242228B2 (zh)
CN (1) CN104821802B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112580278A (zh) * 2020-12-07 2021-03-30 海光信息技术股份有限公司 逻辑电路的优化方法、优化装置以及存储介质
CN112671403A (zh) * 2020-12-30 2021-04-16 上海金卓科技有限公司 一种时钟分频系统、方法及设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6450953B2 (ja) * 2015-02-16 2019-01-16 株式会社メガチップス クロック同期方法
CN105515552B (zh) * 2015-12-24 2018-09-11 上海华虹宏力半导体制造有限公司 时钟产生电路和双电源系统
KR20200088650A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치
US11126216B2 (en) * 2019-01-15 2021-09-21 SK Hynix Inc. Signal generation circuit synchronized with a clock signal and a semiconductor apparatus using the same
US10742220B1 (en) * 2019-04-30 2020-08-11 Synopsys, Inc. Method and apparatus for operating programmable clock divider using reset paths
US10739813B1 (en) * 2020-03-13 2020-08-11 Goodix Technology Inc. Glitch free clock switching circuit
CN114172493A (zh) * 2021-11-26 2022-03-11 烽火通信科技股份有限公司 一种频率锁定的判断方法及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000510A (zh) * 2006-01-11 2007-07-18 松下电器产业株式会社 时钟发生电路
US20070164832A1 (en) * 2006-01-17 2007-07-19 Denso Corporation Microcomputer
US20100052739A1 (en) * 2008-08-28 2010-03-04 Elpida Memory, Inc Device and control method of device
CN103066954A (zh) * 2011-10-20 2013-04-24 Tdk株式会社 斜坡信号生成电路和斜坡信号调整电路
CN103828236A (zh) * 2011-07-19 2014-05-28 株式会社巨晶片 相位比较装置以及dll电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281861A (en) * 1989-11-30 1994-01-25 Compaq Computer Corporation Sine wave clock distribution with high voltage output
US5258660A (en) * 1990-01-16 1993-11-02 Cray Research, Inc. Skew-compensated clock distribution system
US5313476A (en) * 1991-06-28 1994-05-17 International Business Machines Corporation Clock security ring
JP2735034B2 (ja) * 1995-06-14 1998-04-02 日本電気株式会社 クロック信号分配回路
JPH09331242A (ja) * 1996-06-07 1997-12-22 Nec Corp 異相信号間の相対スキュー制御方法
US5986055A (en) * 1997-11-13 1999-11-16 Curagen Corporation CDK2 interactions
US6441656B1 (en) * 2001-07-31 2002-08-27 Sun Microsystems, Inc. Clock divider for analysis of all clock edges
JP2005038159A (ja) 2003-07-14 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びクロックスキュー調整方法
TWI260125B (en) * 2005-05-05 2006-08-11 Novatek Microelectronics Corp Clock generating method and circuit thereof
JP2007243912A (ja) * 2006-02-07 2007-09-20 Renesas Technology Corp 半導体集積回路
JP2008122159A (ja) * 2006-11-09 2008-05-29 Toshiba Corp 半導体集積回路
JP5216287B2 (ja) * 2007-09-21 2013-06-19 株式会社日立製作所 半導体装置
KR100968150B1 (ko) * 2008-04-28 2010-07-06 주식회사 하이닉스반도체 클럭제어회로 및 이를 이용한 반도체 메모리 장치
US8847625B2 (en) * 2012-02-16 2014-09-30 Southern Methodist University Single clock distribution network for multi-phase clock integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000510A (zh) * 2006-01-11 2007-07-18 松下电器产业株式会社 时钟发生电路
US20070164832A1 (en) * 2006-01-17 2007-07-19 Denso Corporation Microcomputer
US20100052739A1 (en) * 2008-08-28 2010-03-04 Elpida Memory, Inc Device and control method of device
CN103828236A (zh) * 2011-07-19 2014-05-28 株式会社巨晶片 相位比较装置以及dll电路
CN103066954A (zh) * 2011-10-20 2013-04-24 Tdk株式会社 斜坡信号生成电路和斜坡信号调整电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112580278A (zh) * 2020-12-07 2021-03-30 海光信息技术股份有限公司 逻辑电路的优化方法、优化装置以及存储介质
CN112580278B (zh) * 2020-12-07 2023-06-09 海光信息技术股份有限公司 逻辑电路的优化方法、优化装置以及存储介质
CN112671403A (zh) * 2020-12-30 2021-04-16 上海金卓科技有限公司 一种时钟分频系统、方法及设备

Also Published As

Publication number Publication date
US9553595B2 (en) 2017-01-24
JP2015148889A (ja) 2015-08-20
US20150222283A1 (en) 2015-08-06
JP6242228B2 (ja) 2017-12-06
CN104821802B (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
CN104821802A (zh) 时钟生成方法及时钟生成电路
CN100541385C (zh) 数字电视调制器芯片中同步分频时钟的产生装置及其方法
US8736339B2 (en) Clock distribution circuit and method of forming clock distribution circuit
CN105897261B (zh) 时钟同步方法
CN105187052A (zh) 一种可编程小数分频电路
CN103684698A (zh) 数据信号的处理方法和装置
CN105242903B (zh) 随机数生成装置和方法
KR20130032505A (ko) 반도체 시스템
CN104579295A (zh) 时钟动态切换电路及方法
CN108540128B (zh) 一种时钟分频电路及其分频方法
CN104124964A (zh) 一种延时锁相环及提高延时锁相环精度的方法
TWI569582B (zh) 時脈資料回復裝置、時脈資料回復方法及相位偵測器
EP3350928A1 (en) High-speed programmable clock divider
CN105306022A (zh) 一种用于异步电路四相位握手协议的非对称延时装置
US8542552B2 (en) DLL circuit, frequency-multiplication circuit, and semiconductor memory device
CN205247370U (zh) 随机数生成装置
CN106897233B (zh) 数据传输接口的源同步电路
CN108549329A (zh) 一种基于fpga实现脉冲均匀输出的方法及装置
JP2003241847A (ja) 同期回路
CN103532523A (zh) 可减小过冲和抖动的时钟占空比校正电路及其控制方法
US20090282279A1 (en) Semiconductor integrated circuit and layout method thereof
JP4265440B2 (ja) マイクロコンピュータ及びエミュレーション装置
CN106685412A (zh) 分频器、分频器系统及分频处理方法
JP2009265773A (ja) 半導体集積回路の設計方法
CN103915383A (zh) 一种在芯片中添加电容的方法以及添加电容的分布结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant