TW201711396A - 時脈資料回復裝置、時脈資料回復方法及相位偵測器 - Google Patents

時脈資料回復裝置、時脈資料回復方法及相位偵測器 Download PDF

Info

Publication number
TW201711396A
TW201711396A TW104129326A TW104129326A TW201711396A TW 201711396 A TW201711396 A TW 201711396A TW 104129326 A TW104129326 A TW 104129326A TW 104129326 A TW104129326 A TW 104129326A TW 201711396 A TW201711396 A TW 201711396A
Authority
TW
Taiwan
Prior art keywords
sampling
signal
clock signal
circuit
results
Prior art date
Application number
TW104129326A
Other languages
English (en)
Other versions
TWI569582B (zh
Inventor
翁孟澤
葉俊文
李俊毅
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW104129326A priority Critical patent/TWI569582B/zh
Priority to US15/207,855 priority patent/US9685962B2/en
Application granted granted Critical
Publication of TWI569582B publication Critical patent/TWI569582B/zh
Publication of TW201711396A publication Critical patent/TW201711396A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0276—Self-sustaining, e.g. by tuned delay line and a feedback path to a logical gate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種時脈資料回復裝置，其中包含一振盪器、一相位偵測器與一振盪器控制電路。該振盪器產生一原始時脈信號。該相位偵測器包含第一取樣電路、除頻電路、第二取樣電路與選擇電路。第一取樣電路利用該原始時脈信號對一資料信號進行取樣，以產生一第一組取樣結果。除頻電路將該原始時脈信號除頻，以產生一降頻後時脈信號。第二取樣電路利用該降頻後時脈信號進行取樣，以產生一第二組取樣結果。該選擇電路選擇性地輸出第一組取樣結果與第二組取樣結果兩者之一，做為一最終取樣結果。該振盪器控制電路根據該最終取樣結果控制該振盪器。

Description

時脈資料回復裝置、時脈資料回復方法及相位偵測器
本發明與相位偵測器相關，並且尤其與能處理具有多種傳輸率之資料信號的相位偵測器相關。
時脈資料回復裝置是一種被廣泛應用在電子信號接收系統中的電路。圖一(A)為典型的時脈資料回復裝置之功能方塊圖。相位偵測器11負責利用時脈信號CLK對輸入資料信號DIN進行取樣，並根據其取樣結果產生一控制信號，指出時脈信號CLK的頻率應提高或降低。該控制信號係用以調整充電泵12與低通濾波器13輸出的控制電壓大小。該控制電壓隨後被提供至壓控振盪器14，以改變時脈信號CLK的頻率。在某些時脈資料回復裝置中，如圖一(A)所示，相位偵測器11對輸入資料信號DIN進行取樣所產生之取樣結果的一部份可直接成為回復後信號DOUT。
圖一(B)以典型的亞歷山大式(Alexander)相位偵測器為例，呈現相位偵測器11的一種局部功能方塊圖範例。配合此相位偵測器架構，振盪器14輸出的時脈信號CLK包含四個頻率相同、相位不同的時脈信號。因時脈信號CLK的頻率大致為輸入資料信號DIN之傳輸率的一半，此相位偵測器被稱為具有半速(half-rate)架構。如圖一(B)所示，相位偵測器11中的正反器111A~111D分別利用相位為0度、90度、180度、270度的時脈信號CLK0、CLK180、CLK90、CLK270各自之升緣對資料信號DIN進行取樣，產生四個取樣結果D0、D1、Q0、Q1。取樣結果D0、D1係對應於兩筆前 後相鄰的資料，而取樣結果Q0、Q1係對應於兩筆相鄰資料間的交界處。如本發明所屬技術領域中具有通常知識者所知，對取樣結果D0、D1、Q0、Q1進行適當的互斥或(exclusive-OR,XOR)邏輯運算，可產生令充電泵12充電或放電的控制信號，進而選擇性地調整時脈信號CLK的頻率。
目前有許多通訊規格的輸入資料信號DIN被設計為在不同通訊模式下具有不同傳輸率。以高解析度多媒體介面(high definition multimedia interface,HDMI)為例，其資料信號的傳輸率範圍在250兆赫至3.4千兆赫之間。實務上，若欲令壓控振盪器產生的時脈信號之頻率範圍與資料信號的傳輸率範圍同等寬廣，是難度極高的挑戰。為此，如圖一(C)所示，針對具有多重傳輸率的通訊規格，可在時脈資料回復裝置的壓控振盪器14與相位偵測器11之間增設除頻器16與多工器17。利用除頻器16將壓控振盪器14輸出的原始時脈信號CLKORG除頻，便可得到多種不同頻率的時脈信號。於此範例中，除頻器16提供與原始時脈信號CLKORG頻率相同的時脈信號CLK0、頻率減半後的時脈信號CLK_DIV2，以及頻率減為四分之一的時脈信號CLK_DIV4。若振盪器14輸出的原始時脈信號CLKORG包含四個頻率相同、相位不同的時脈信號，除頻器16可分別將這四個時脈信號除頻，以提供四種相位不同的降頻後時脈信號給相位偵測器11。
相位偵測器11通常被設計為固定採用單一種電路架構，例如全速(full-rate)架構或圖一(B)呈現的半速架構。當輸入資料信號DIN的傳輸率改變時，只要透過多工器17相對應改選一組頻率較適當的時脈信號供相位偵測器11使用即可。舉例而言，當輸入資料信號DIN的傳輸率減半時，可令多工器17由輸出時脈信號CLK0之四種相位的時脈信號改為輸出降頻後時脈信號CLK_DIV2之四種相位的時脈信號，藉此保持資料信號傳輸率與時脈信號頻率的相對關係不變。相較於令壓控振盪器14產生之時脈頻率涵蓋資料信號的傳輸率範圍，圖一(C)呈現之時脈資料回復裝置中與壓控振盪器14相關的規格需求可較寬鬆，因而得以減少硬體的成本。
抖動(jitter)量是一個評估時脈資料回復裝置表現的重要指標，與可接收到的信號品質息息相關。一般而言，通過的路徑愈長、其間貢獻抖動的電路元件愈多，信號的抖動量就愈大。由此可知，圖一(C)中增設的除頻器16與多工器17會造成時脈信號CLK的抖動量增加。即使是頻率與原始時脈信號CLKORG相同、可不需要經過除頻器16處理的時脈信號CLK0，其抖動量也無可避免地會受到多工器17的負面影響。若欲抵銷除頻器16與多工器17造成的抖動量增加，以保持時脈信號CLK的抖動量在特定門檻值之下，壓控振盪器14通常會被要求產生品質較佳的原始時脈信號CLKORG。如此一來，壓控振盪器14的硬體成本又會再度上升。相對來說，若未在圖一(C)中改採用信號品質較佳、成本較高的振盪器14，除頻器16與多工器17會導致此時脈資料回復裝置的表現降低。
為解決上述問題，本發明提出一種新的時脈資料回復裝置及相位偵測器。
根據本發明之一具體實施例為一種時脈資料回復裝置，其中包含一振盪器、一相位偵測器與一振盪器控制電路。該振盪器產生一原始時脈信號。該相位偵測器包含一第一取樣電路、一除頻電路、一第二取樣電路與一選擇電路。該第一取樣電路利用該原始時脈信號對一資料信號進行取樣，以產生一第一組取樣結果。該除頻電路接收該原始時脈信號，並將該原始時脈信號除頻，以產生一降頻後時脈信號。該第二取樣電路利用該降頻後時脈信號進行取樣，以產生一第二組取樣結果。該選擇電路選擇性地輸出該第一組取樣結果與該第二組取樣結果兩者之一，做為一最終取樣結果。該振盪器控制電路根據該最終取樣結果控制該振盪器。
根據本發明之另一具體實施例為一種相位偵測器，其中包含一除頻電路與N個取樣電路(N為大於一之正整數)。該除頻電路係用以將 一原始時脈信號除頻，以產生(N-1)個不同頻率之降頻後時脈信號。該N個取樣電路係用以產生N組取樣結果。該N個取樣電路中之一第一取樣電路耦接至該振盪器，用以接收該振盪器產生之該原始時脈信號，並利用該原始時脈信號對一資料信號進行取樣，以產生該N組取樣結果中之第一組取樣結果。該N個取樣電路中之一第i取樣電路自該除頻電路接收一第(i-1)降頻後時脈信號，並利用該第(i-1)降頻後時脈信號對該資料信號或該第(i-1)組取樣結果進行取樣，以產生一第i組取樣結果，其中i為範圍在2到N間之一整數指標。
根據本發明之另一具體實施例為一種時脈資料回復方法。首先，一資料信號與一原始時脈信號被接收，且該原始時脈信號被用來對該資料信號進行取樣，以產生一第一組取樣結果。該原始時脈信號被除頻，以產生一降頻後時脈信號。接著，該降頻後時脈信號被用來進行取樣，以產生一第二組取樣結果。隨後，選擇性地根據該第一組取樣結果與該第二組取樣結果兩者之一，該原始時脈信號被調整。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
11‧‧‧相位偵測器
12‧‧‧充電泵
13‧‧‧低通濾波器
14‧‧‧壓控振盪器
111A~111D‧‧‧D型正反器
16‧‧‧除頻器
17‧‧‧多工器
200‧‧‧時脈資料回復裝置
21‧‧‧相位偵測器
22‧‧‧振盪器控制電路
23‧‧‧振盪器
211‧‧‧第一取樣電路
212‧‧‧除頻電路
213‧‧‧第二取樣電路
211A~211H、213A~213F‧‧‧D型正反器
214‧‧‧選擇電路
214A~214D‧‧‧多工器
214E‧‧‧控制器
41‧‧‧相位偵測器
411‧‧‧第一取樣電路
412‧‧‧除頻電路
413‧‧‧第二取樣電路
414‧‧‧選擇電路
415‧‧‧第三取樣電路
416‧‧‧第四取樣電路
411A~411D、413A~413F、415A~415F、416A~416F‧‧‧D型正反器
414A~414D‧‧‧多工器
414E‧‧‧控制器
S51~S55‧‧‧流程步驟
CLKORG‧‧‧原始時脈信號
DIN‧‧‧輸入資料信號
CLKDIV‧‧‧降頻後時脈信號
S、S1、S2‧‧‧取樣結果
X‧‧‧信號
圖一(A)為典型的時脈資料回復裝置之功能方塊圖；圖一(B)為典型的半速相位偵測器之局部功能方塊圖；圖一(C)為另一典型的時脈資料回復裝置之功能方塊圖。
圖二為根據本發明之一實施例中的時脈資料回復裝置之功能方塊圖。
圖三(A)呈現根據本發明之相位偵測器的一種詳細實施範例；圖三(B)與圖三(C)為該相位偵測器對應於半速模式及全速模式的信號時序圖。
圖三(D)呈現根據本發明之相位偵測器的另一種詳細實施範例；圖三(E)為該相位偵測器對應於半速模式的信號時序圖。
圖四(A)呈現實現本發明概念且具有四種取樣模式之一相位偵測器的功能方塊圖；圖四(B)呈現該相位偵測器的局部詳細電路；圖四(C)與圖四(D)為該相位偵測器對應於兩倍過取樣模式及四倍過取樣模式的信號時序圖。
圖五為根據本發明之一實施例中的時脈資料回復方法之流程圖。
須說明的是，本發明的圖式包含呈現多種彼此關聯之功能性模組的功能方塊圖。該等圖式並非細部電路圖，且其中的連接線僅用以表示信號流。功能性元件及/或程序間的多種互動關係不一定要透過直接的電性連結始能達成。此外，個別元件的功能不一定要如圖式中繪示的方式分配，且分散式的區塊不一定要以分散式的電子元件實現。
根據本發明之一具體實施例為一種時脈資料回復裝置，其功能方塊圖係繪示於圖二。時脈資料回復裝置200包含一相位偵測器21、一振盪器控制電路22與一振盪器23。相位偵測器21又進一步包含一第一取樣電路211、一除頻電路212、一第二取樣電路213與一選擇電路214。
如圖二所示，第一取樣電路211直接耦接至振盪器23，並接收振盪器23產生之原始時脈信號CLKORG。利用原始時脈信號CLKORG，第一取樣電路211對一資料信號DIN進行取樣，以產生第一組取樣結果S1。除頻電路212亦接收來自振盪器23的原始時脈信號CLKORG，並將原始時脈信號CLKORG除頻，以產生一降頻後時脈信號CLKDIV。不同於第一取樣電路211，第二取樣電路213係利用降頻後時脈信號CLKDIV對一信號X進行取樣，以產生一第二組取樣結果S2。須說明的是，除頻電路212提供的除頻比例不以特定數值為限，可由電路設計者依實際需要(例如資料信號DIN之傳輸率的變化範圍)決定。此外，信號X有多種實施例，容後詳述。
隨後，選擇電路214選擇性地輸出第一組取樣結果S1或第二組取樣結果S2，做為一最終取樣結果S。耦接於相位偵測器21與振盪器23之間的振盪器控制電路22，負責根據最終取樣結果S控制振盪器23。舉例而言，振盪器控制電路22可以包含但不限於用以對最終取樣結果S進行互斥或(exclusive-OR)運算的邏輯電路，以及電流泵和低通濾波器等元件。
根據本發明之相位偵測器21可被視為具有不只一種取樣模式，並且係藉由選擇不同的取樣結果來達成模式切換。於一實施例中，選擇電路214係根據資料信號DIN之傳輸率決定輸出第一組取樣結果S1或第二組取樣結果S2。以下配合圖三(A)~圖三(C)呈現的範例進行詳細說明。
圖三(A)呈現相位偵測器21的一種詳細實施範例。於此範例中，第一取樣電路211包含八個D型正反器(DFF)211A~211H，第二取樣電路213包含六個D型正反器213A~213F，選擇電路214包含四個多工器214A~214D。多工器214A~214D受到一控制器214E的控制，其輸出信號S1A~S1D即為圖二中的最終取樣結果S。假設振盪器23輸出的原始時脈信號CLKORG包含四個頻率相同、相位不同的時脈信號CLK0、CLK90、CLK180、CLK270。如圖三(A)所示，第一取樣電路211中的正反器211A~211D分別利用時脈信號CLK0、CLK180、CLK90、CLK270各自的升緣(亦即原始時脈信號CLKORG的四種狀態轉換點)對資料信號DIN進行取樣，產生四個取樣結果S1A”~S1D”。該四種狀態轉換點中之任一個狀態轉換點與其他三種狀態轉換點的相位差分別為九十度、一百八十度、二百七十度。正反器211E~211H各自耦接於正反器211A~211D的輸出端，並且係利用時脈信號CLK0對正反器211A~211D的輸出信號S1A”~S1D”進行取樣，以產生四個經過同步後的取樣結果S1A~S1D，做為第一組取樣結果S1。
此範例中的除頻電路212(為避免圖面混亂未繪出)提供之除頻比例為二，故圖二中的降頻後時脈信號CLKDIV在圖三(A)中被表示為CLK_DVI2。須說明的是，除頻電路212的詳細實現方式廣為本發明所屬技 術領域中具有通常知識者所知，於此不贅述，亦不對本發明的範疇構成限制。
如圖三(A)所示，第二取樣電路213中的正反器213A~213F是各自利用降頻後時脈信號CLK_DVI2的升緣或降緣進行取樣，且圖二中送入第二取樣電路213的信號X包含正反器211A、211B的輸出信號S1A”、S1B”。更詳細地說，正反器213A、213C的取樣對象是正反器211A的輸出信號S1A”，而正反器213D、213F的取樣對象是正反器211B的輸出信號S1B”。正反器213B的取樣對象為正反器213A的輸出信號，正反器213E的取樣對象則是正反器213D的輸出信號。第二取樣電路213的輸出信號為正反器213B、213C、213E、213F的取樣結果S2A~S2D(亦即前述第二組取樣結果S2)。
圖三(A)中的相位偵測器21具有半速(half-rate)與全速(full-rate)兩種取樣模式。當資料信號DIN之傳輸率兩倍於原始時脈信號CLKORG的頻率時，可將相位偵測器21設定為半速模式(原始時脈信號CLKORG的頻率為資料信號DIN之傳輸率的一半)。當資料信號DIN之傳輸率與原始時脈信號CLKORG的頻率相同時，則可將相位偵測器21設定為全速模式。當相位偵測器21處於半速模式，多工器214A~214D被控制器214E設定為輸出取樣結果S1A~S1D。當相位偵測器21處於全速模式，多工器214A~214D則是被控制器214E設定為輸出取樣結果S2A~S2D。於一實施例中，控制器214E可接收一外來信號，產生對多工器214A~214D的控制信號，也可依據該外來信號產生設定正反器211A~211H與213A~213F的控制信號，以停用或啟用其中的一個或多個正反器。更進一步而言，控制器214E還可依據該外來信號來控制圖二中的除頻電路212輸出第二取樣電路213所需的降頻後時脈信號CLKDIV。圖三(B)與圖三(C)呈現的信號時序圖分別對應於半速模式及全速模式，分述如下。
首先請參閱圖三(B)。正反器211A利用時脈信號CLK0的升 緣取樣。根據圖三(B)中的信號相對關係，正反器211A可依序取樣出資料信號DIN中編號為0、2、4、6的資料。正反器211B利用時脈信號CLK180的升緣取樣，則是依序取樣出資料信號DIN中編號為1、3、5、7的資料。另一方面，正反器211C利用時脈信號CLK90的升緣取樣，其取樣結果S1C”依序包含：資料編號0與資料編號1間之轉換邊緣Q0、資料編號2與資料編號3間之轉換邊緣Q2、資料編號4與資料編號5間之轉換邊緣Q4，以及資料編號6與資料編號7間之轉換邊緣Q6。相似地，正反器211D利用時脈信號CLK270的升緣取樣，其取樣結果S1D”依序包含轉換邊緣Q1、Q3、Q5、Q7。如本發明所屬技術領域中具有通常知識者所知，利用亞歷山大式(Alexander)相位偵測的概念，對圖三(B)中的取樣結果S1A~S1D進行適當的互斥或(XOR)邏輯運算即可看出原始時脈信號CLKORG的頻率應提高或降低。以振盪器控制電路22包含一充電泵的情況來說，在半速模式中，多工器214A~214D選擇做為輸出信號SA~SD的取樣結果S1A~S1D即足以做為產生令該充電泵充電或放電之控制信號的依據，其詳細實施方式為本發明所屬技術領域中具有通常知識者所知，於此不贅述。另一方面，對應於資料內容的取樣結果S1A、S1B亦可做為回復後資料信號，自時脈資料回復裝置200輸出。
請參閱圖三(C)。如先前所述，當相位偵測器21處於全速模式，多工器214A~214D被控制器214設定為輸出取樣結果S2A~S2D。由圖三(A)可看出，正反器213B係利用降頻後時脈信號CLK_DVI2的降緣對正反器213A的輸出信號進行取樣，而正反器213A係利用降頻後時脈信號CLK_DVI2的升緣對正反器211A的輸出信號進行取樣。根據圖三(C)中的信號相對關係，正反器213B可依序取樣出資料信號DIN中編號為0、2、4、6的資料。正反器213C則是利用降頻後時脈信號CLK_DVI2的降緣對正反器211A的輸出信號進行取樣，依序取樣出資料信號DIN中編號為1、3、5、7的資料。另一方面，正反器213E利用降頻後時脈信號CLK_DVI2的降緣 對正反器213D的輸出信號進行取樣，依序取樣出轉換邊緣Q0、Q2、Q4、Q6。相似地，正反器213F利用降頻後時脈信號CLK_DVI2的降緣對正反器211B的輸出信號進行取樣，其取樣結果依序包含轉換邊緣Q1、Q3、Q5、Q7。如本發明所屬技術領域中具有通常知識者所能理解，在全速模式中，多工器214A~214D選擇做為輸出信號SA~SD的取樣結果S2A~S2D亦足以做為產生令該充電泵充電或放電之控制信號的依據。相似地，對應於資料內容的取樣結果S2A、S2B可做為回復後資料信號，自時脈資料回復裝置200輸出。
由以上說明可看出，當相位偵測器21處於半速模式，除頻電路212與第二取樣電路213(正反器213A~213F)對多工器214A~214D的輸出信號SA~SD不會發生作用，因此可被停用(利入透過阻斷其時脈信號或停止供電)，以節省耗電量。相似地，當相位偵測器21處於全速模式，第一取樣電路211中的正反器211C、211D對多工器214A~214D的輸出信號SA~SD不會發生作用，因此亦可被停用。於一實施例中，使半速模式中的除頻電路212與正反器213A~213F停用的控制信號和使全速模式中的正反器211C、211D停用的控制信號可由控制器214E產生。
從圖二與圖三(A)可看出，由於第一取樣電路211係直接耦接至振盪器23，其間並未設有其他電路元件(例如除頻電路及/或多工器)，第一取樣電路211中用以取樣的時脈信號即為振盪器23輸出的原始時脈信號CLKORG。相較於需進一步通過其他電路元件的時脈信號(例如圖二中的降頻後時脈信號CLKDIV)，原始時脈信號CLKORG的抖動量較小。如本發明所屬技術領域中具有通常知識者所知，在為傳輸率愈高的資料信號進行取樣時，對於時脈信號之抖動量的要求愈嚴格。在時脈資料回復裝置200中，配合傳輸率較高的資料信號DIN時，係採用抖動量最小的原始時脈信號CLKORG來進行取樣，並令選擇電路214選擇利用原始時脈信號CLKORG取樣得到的第一組取樣結果S1。由於無須補償除頻器及/或多工器造成的抖動 量增加，時脈資料回復裝置200可在未採用成本較高之振盪器的情況下即取得理想的取樣結果。相對地，配合傳輸率較低的資料信號DIN，選擇電路214選擇輸出第二組取樣結果S2。因為對於時脈信號之抖動量的要求在這個情況下較寬鬆，即使降頻後時脈信號CLKDIV的抖動量表現略遜於原始時脈信號CLKORG，對於取樣結果的品質影響亦不大。
須說明的是，第一取樣電路211與第二取樣電路213的實現方式不以圖三(A)中呈現的範例為限，即不限於利用D型正反器取樣，亦不限於圖三(A)繪示的正反器數量、除頻比例與各信號間的升緣/降緣關係。本發明所屬技術領域中具有通常知識者可理解，另有多種電路組態和元件可在不背離本發明精神的情況下實現本發明的概念。
圖三(D)呈現根據本發明之另一具體實施例中的相位偵測器21。圖三(A)與圖三(D)的主要差別在於，圖三(D)中的第一取樣電路211不包含用以同步取樣結果的正反器211E~211H，正反器211A~211D的輸出信號即為取樣結果S1A~S1D。由圖三(B)與圖三(E)可知，圖三(A)與圖三(D)的兩種相位偵測器21在半速模式中所輸出的信號S1A~S1D不同。圖三(E)呈現圖三(D)中的相位偵測器21處於半速模式時之信號時序圖。由於正反器211A~211D對資料信號DIN施以取樣的時間不同，由圖三(E)可看出，對應於資料0、1以及轉換邊緣Q0、Q1的取樣結果出現在信號S1A~S1D中的開始時間也會不一樣。須說明的是，振盪器控制電路22仍然可以透過適當的互斥或(XOR)邏輯運算，根據這四個非同步的取樣結果S1A~S1D產生令原始時脈信號CLKORG之頻率提高或降低的控制信號，惟該等控制信號亦可能為非同步信號。以振盪器控制電路22包含充電泵的情況為例，該等控制信號中用以令充電泵充電的控制信號與令充電泵放電的控制信號可能為非同步信號。值得注意的是，即使取樣結果S1A~S1D彼此不同步，圖三(D)中的相位偵測器21仍具有前述抖動量較小的優點。
另一方面，在圖三(D)中，第二取樣電路213的取樣對象(圖 二中的信號X)即為第一組取樣結果S1中的S1A、S1B。當圖三(D)中的相位偵測器21係處於全速模式，其運作方式與信號時序圖即同於圖三(C)所示者，不再贅述。
本發明所屬技術領域中具有通常知識者可理解，若適當選擇取樣時脈之升緣/降緣並適當加入延遲元件，圖二中的第二取樣電路213之取樣對象(信號X)亦可為資料信號DIN本身或是根據資料信號DIN產生的其他取樣結果，且能得到內容相同的取樣結果(時序可能與前述實施例中的取樣結果略有不同)。
根據本發明之相位偵測器可包含不只兩種取樣模式。根據本發明之另一具體實施例為一種相位偵測器，用來配合一振盪器以產生一原始時脈信號，其中包含一除頻電路與N個取樣電路(N為大於一之正整數)。該除頻電路係用以將振盪器產生的原始時脈信號除頻，以產生(N-1)個不同頻率之降頻後時脈信號。圖四(A)以N等於四的情況為例，呈現實現本發明概念之一相位偵測器的功能方塊圖。相位偵測器41包含一第一取樣電路411一除頻電路412、一第二取樣電路413、一選擇電路414、一第三取樣電路415與一第四取樣電路416。由圖四(A)可看出，四個取樣電路共產生四組取樣結果S1~S4。第一取樣電路411直接耦接至該振盪器(未繪示)，用以接收該振盪器產生之原始時脈信號CLKORG，並利用原始時脈信號CLKORG對資料信號DIN進行取樣，以產生第一組取樣結果S1。符號i表示範圍在2到N間之一整數指標。第二取樣電路413、第三取樣電路415與第四取樣電路416的運作方式可歸納為：第i取樣電路自除頻電路412接收第(i-1)降頻後時脈信號，並利用第(i-1)降頻後時脈信號對第(i-1)組取樣結果S(i-1)進行取樣，以產生第i組取樣結果Si。於此範例中，除頻電路412產生三種降頻後時脈信號CLK_DIV2、CLK_DIV4及CLK_DIV8，頻率分別為原始時脈信號CLKORG之頻率的二分之一、四分之一、八分之一。
於一實施例中，相位偵測器41係根據資料信號DIN之傳輸 率選擇性地輸出該N組取樣結果中之一組取樣結果。圖四(B)呈現相位偵測器41的一種局部詳細電路範例。此相位偵測器41可在半速(half-rate)、全速(full-rate)、兩倍過取樣(2x oversampling)及四倍過取樣(4x oversampling)等四種模式間切換。於此範例中，第二取樣電路413、第三取樣電路415與第四取樣電路416的架構類似於圖三(A)中的第二取樣電路213，各自包含六個D型正反器。當資料信號DIN之傳輸率兩倍於原始時脈信號CLKORG的頻率時，可將相位偵測器41設定為半速模式。當資料信號DIN之傳輸率與原始時脈信號CLKORG的頻率相同時，則可將相位偵測器41設定為全速模式。當資料信號DIN之傳輸率為原始時脈信號CLKORG的頻率之一半時，可將相位偵測器41設定為兩倍過取樣模式。當資料信號DIN之傳輸率為原始時脈信號CLKORG頻率的四分之一時，可將相位偵測器41設定為四倍過取樣模式。當相位偵測器41處於半速模式，控制器414E將多工器414A~414D設定為輸出正反器411A~411D的取樣結果S1A~S1D(第一組取樣結果S1)。當相位偵測器41處於全速模式，控制器414E將多工器414A~414D設定為輸出第二取樣電路413中正反器413B、413C、413E、413F的取樣結果S2A~S2D(第二組取樣結果S2)。當相位偵測器41處於兩倍過取樣模式，控制器414E將多工器414A~414D設定為輸出第三取樣電路415中正反器415B、415C、415E、415F的取樣結果S3A~S3D(第三組取樣結果S3)。當相位偵測器41處於四倍過取樣模式，控制器414E將多工器414A~414D設定為輸出第四取樣電路416中正反器416B、416C、416E、416F的取樣結果S4A~S4D(第四組取樣結果S4)。圖四(C)與圖四(D)分別呈現相位偵測器41對應於兩倍過取樣模式及四倍過取樣模式的信號時序圖。
相似地，當選擇電路414選擇輸出第(i-1)組取樣結果，該N個取樣電路中之第i取樣電路至第N取樣電路可被停用，以節省耗電量。此外，當相位偵測器41處於全速模式、兩倍過取樣模式或是四倍過取樣模式時，第一取樣電路411中的正反器411C、411D對選擇電路414的輸出信 號皆不會發生作用，因此亦可被停用。
須說明的是，雖然在以上範例中，第i取樣電路都是對第(i-1)組取樣結果S(i-1)進行取樣，但若適當選擇取樣時脈之升緣/降緣並適當加入延遲元件，亦可能採用資料信號DIN本身或是根據資料信號DIN產生的其他組取樣結果，做為第i取樣電路的取樣對象，且達到大致相同的取樣結果。採用第(i-1)組取樣結果S(i-1)做為第i取樣電路之取樣對象的優點在於，由於各取樣對象的相位已經過同步，整體而言有助於提升最終取樣結果的品質。
於實際應用中，前述時脈資料回復裝置200與相位偵測器41可獨立存在，亦可被整合在各種需要時脈資料回復功能的電子系統中。此外，本發明所屬技術領域中具有通常知識者可理解，先前在介紹時脈資料回復裝置200時描述的各種操作變化(例如根據資料信號傳輸率決定輸出哪第一組取樣結果、例如停用相位偵測器中對最終輸出信號不會發生作用的電路)亦可應用至相位偵測器41，其細節不再贅述。
根據本發明之另一具體實施例為一種時脈資料回復方法，其流程圖係繪示於圖五。首先，步驟S51為接收一資料信號與一原始時脈信號。步驟S52為利用該原始時脈信號對該資料信號進行取樣，以產生一第一組取樣結果。步驟S53則是將該原始時脈信號除頻，以產生一降頻後時脈信號。步驟S54為利用該降頻後時脈信號進行取樣，以產生一第二組取樣結果。接著，步驟S55為選擇性地根據該第一組取樣結果與該第二組取樣結果兩者之一調整該原始時脈信號。
實務上，步驟S52與步驟S53之間並無執行先後順序的限制，可同時進行。此外，若步驟S54中的被取樣對象為步驟S52所產生之該第一組取樣結果，則步驟S54需安排在步驟S52之後執行。先前在介紹時脈資料回復裝置200時描述的各種操作變化亦可應用至圖五呈現的時脈 資料回復方法，其細節不再贅述。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
200‧‧‧時脈資料回復裝置
21‧‧‧相位偵測器
22‧‧‧振盪器控制電路
23‧‧‧振盪器
211‧‧‧第一取樣電路
212‧‧‧除頻電路
213‧‧‧第二取樣電路
214‧‧‧選擇電路
DIN‧‧‧輸入資料信號
CLKORG‧‧‧原始時脈信號
CLKDIV‧‧‧降頻後時脈信號
S、S1、S2‧‧‧取樣結果
X‧‧‧信號

Claims (21)

  1. 一種時脈資料回復裝置，包含：一振盪器，產生一原始時脈信號；一相位偵測器，包含：一第一取樣電路，利用該原始時脈信號對一資料信號進行取樣，以產生一第一組取樣結果；一除頻電路，接收該原始時脈信號，並將該原始時脈信號除頻，以產生一降頻後時脈信號；一第二取樣電路，利用該降頻後時脈信號進行取樣，以產生一第二組取樣結果；以及一選擇電路，選擇性地輸出該第一組取樣結果與該第二組取樣結果兩者之一者，做為一最終取樣結果；以及一振盪器控制電路，用以根據該最終取樣結果控制該振盪器。
  2. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該第二取樣電路係利用該降頻後時脈信號對根據該資料信號產生之一組取樣結果進行取樣，以產生該第二組取樣結果。
  3. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該第二取樣電路係利用該降頻後時脈信號對該第一組取樣結果進行取樣，以產生該第二組取樣結果。
  4. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該第二取樣電路係利用該降頻後時脈信號對該資料信號進行取樣，以產生該第二組取樣結果。
  5. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該選擇電路根據該資料信號之一傳輸率決定輸出該第一組取樣結果或該第二組取樣結果。
  6. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該第一取樣電路包含四個取樣子電路，分別利用該原始時脈信號之四種狀態轉換點對該資料信號進行取樣，以產生四種取樣結果做為該第一組取樣結果；該四種狀態轉換點中之任一個狀態轉換點與其他三種狀態轉換點的相位差分別為九十度、一百八十度、二百七十度；當該資料信號之一傳輸率係兩倍於該原始時脈信號之頻率，該選擇電路輸出該第一組取樣結果。
  7. 如申請專利範圍第1項所述之時脈資料回復裝置，其中當該選擇電路選擇輸出該第一組取樣結果，至少該除頻電路與該第二取樣電路之一可被停用。
  8. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該第二取樣電路包含：一第一取樣子電路，利用該降頻後時脈信號之複數個升緣進行取樣，以產生一中間取樣結果；一第二取樣子電路，利用該降頻後時脈信號之複數個降緣對該中間取樣結果進行取樣，以產生該第二組取樣結果中之一第一部份；以及一第三取樣子電路，利用該降頻後時脈信號之複數個降緣進行取樣，以產生該第二組取樣結果中之一第二部份。
  9. 一種相位偵測器，包含：一除頻電路，將一原始時脈信號除頻，以產生(N-1)個不同頻率之降頻後時脈信號，其中N為大於一之正整數；以及N個取樣電路，產生N組取樣結果，該N個取樣電路中之一第一取樣電路利用該原始時脈信號對一資料信號進行取樣，以產生該N組取樣結果中之第一組取樣結果；該N個取樣電路中之一第i取樣電路自該除頻電路接收一第(i-1)降頻後時脈信號，並利用該第(i-1)降頻後時脈信號對該資料信號或該第(i-1)組取樣結果進行取樣，以產生 一第i組取樣結果，其中i為範圍在2到N間之一整數指標。
  10. 如申請專利範圍第9項所述之相位偵測器，進一步包含：一選擇電路，根據該資料信號之一傳輸率選擇性地輸出該N組取樣結果中之一組取樣結果。
  11. 如申請專利範圍第10項所述之相位偵測器，其中該第一取樣電路包含四個取樣子電路，分別利用該原始時脈信號之四種狀態轉換點對該資料信號進行取樣，以產生四種第一取樣結果做為該第一組取樣結果；該四種狀態轉換點中之任一個狀態轉換點與其他三個狀態轉換點的相位差分別為九十度、一百八十度、二百七十度；當該資料信號之一傳輸率係兩倍於該原始時脈信號之頻率，該選擇電路輸出該第一組取樣結果。
  12. 如申請專利範圍第10項所述之相位偵測器，其中當該選擇電路選擇輸出該第(i-1)組取樣結果，該N個取樣電路中之第i取樣電路至第N取樣電路可被停用。
  13. 如申請專利範圍第9項所述之相位偵測器，其中該第i取樣電路包含：一第一取樣子電路，利用該第(i-1)降頻後時脈信號之複數個升緣對該資料信號或該第(i-1)組取樣結果進行取樣，以產生一中間取樣結果；一第二取樣子電路，利用該第(i-1)降頻後時脈信號之複數個降緣對該中間取樣結果進行取樣，以產生該第i組取樣結果中之一第一部份；以及一第三取樣子電路，利用該第(i-1)降頻後時脈信號之複數個降緣對該資料信號或該第(i-1)組取樣結果進行取樣，以產生該第i組取樣結果中之一第二部份。
  14. 一種時脈資料回復方法，包含：接收一資料信號與一原始時脈信號； 利用該原始時脈信號對該資料信號進行取樣，以產生一第一組取樣結果；將該原始時脈信號除頻，以產生一降頻後時脈信號；利用該降頻後時脈信號取樣，以產生一第二組取樣結果；以及選擇性地根據該第一組取樣結果與該第二組取樣結果兩者之一調整該原始時脈信號。
  15. 如申請專利範圍第14項所述之時脈資料回復方法，其中利用該降頻後時脈信號取樣以產生該第二組取樣結果包含：利用該降頻後時脈信號對根據該資料信號產生之一組取樣結果進行取樣，以產生該第二組取樣結果。
  16. 如申請專利範圍第15項所述之時脈資料回復方法，其中利用該降頻後時脈信號取樣以產生該第二組取樣結果包含：利用該降頻後時脈信號對該第一組取樣結果進行取樣，以產生該第二組取樣結果。
  17. 如申請專利範圍第14項所述之時脈資料回復方法，其中利用該降頻後時脈信號取樣以產生該第二組取樣結果包含：利用該降頻後時脈信號對該資料信號進行取樣，以產生該第二組取樣結果。
  18. 如申請專利範圍第14項所述之時脈資料回復方法，其中選擇性地根據該第一組取樣結果與該第二組取樣結果兩者之一調整該原始時脈信號包含：根據該資料信號之一傳輸率選擇根據該第一組取樣結果或該第二組取樣結果調整該原始時脈信號。
  19. 如申請專利範圍第14項所述之時脈資料回復方法，其中利用該原始時脈信號對該資料信號進行取樣，以產生該第一組取樣結果包含： 分別利用該原始時脈信號之四種狀態轉換點對該資料信號進行取樣，以產生四種取樣結果做為該第一組取樣結果；該四種狀態轉換點中之任一個狀態轉換點與其他三種狀態轉換點的相位差分別為九十度、一百八十度、二百七十度；且選擇性地根據該第一組取樣結果與該第二組取樣結果兩者之一調整該原始時脈信號包含：當該資料信號之一傳輸率係兩倍於該原始時脈信號之頻率，根據該第一組取樣結果調整該原始時脈信號。
  20. 如申請專利範圍第14項所述之時脈資料回復方法，其中利用該降頻後時脈信號取樣以產生該第二組取樣結果包含：利用該降頻後時脈信號之複數個升緣進行取樣，以產生一中間取樣結果；利用該降頻後時脈信號之複數個降緣對該中間取樣結果進行取樣，以產生該第二組取樣結果中之一第一部份；以及利用該降頻後時脈信號之複數個降緣進行取樣，以產生該第二組取樣結果中之一第二部份。
  21. 如申請專利範圍第20項所述之時脈資料回復方法，其中該第二組取樣結果之該第二部份與該中間取樣結果係利用該降頻後時脈信號對該第一組取樣結果進行取樣所產生。
TW104129326A 2015-09-04 2015-09-04 時脈資料回復裝置、時脈資料回復方法及相位偵測器 TWI569582B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104129326A TWI569582B (zh) 2015-09-04 2015-09-04 時脈資料回復裝置、時脈資料回復方法及相位偵測器
US15/207,855 US9685962B2 (en) 2015-09-04 2016-07-12 Clock data recovery apparatus and method and phase detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104129326A TWI569582B (zh) 2015-09-04 2015-09-04 時脈資料回復裝置、時脈資料回復方法及相位偵測器

Publications (2)

Publication Number Publication Date
TWI569582B TWI569582B (zh) 2017-02-01
TW201711396A true TW201711396A (zh) 2017-03-16

Family

ID=58190446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129326A TWI569582B (zh) 2015-09-04 2015-09-04 時脈資料回復裝置、時脈資料回復方法及相位偵測器

Country Status (2)

Country Link
US (1) US9685962B2 (zh)
TW (1) TWI569582B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10778236B2 (en) * 2019-01-04 2020-09-15 Credo Technology Group Limited PLL with wide frequency coverage
CN112260685B (zh) * 2019-07-22 2023-08-11 创意电子股份有限公司 时脉数据回复装置与方法
CN113098506B (zh) * 2021-03-30 2022-06-17 联芸科技（杭州）有限公司 分频电路、分频方法及锁相环

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4163180B2 (ja) * 2003-05-01 2008-10-08 三菱電機株式会社 クロックデータリカバリー回路
US20100019800A1 (en) * 2008-07-24 2010-01-28 Mediatek Inc. Vernier phase error detection method
US8634510B2 (en) * 2011-01-12 2014-01-21 Qualcomm Incorporated Full digital bang bang frequency detector with no data pattern dependency
US9100024B2 (en) * 2013-04-05 2015-08-04 Pico Semiconductor, Inc. Clock and data recovery tolerating long consecutive identical digits
CN103762976B (zh) * 2014-01-15 2016-09-07 四川和芯微电子股份有限公司 Cdr锁定检测电路
TWI551054B (zh) * 2014-09-23 2016-09-21 智原科技股份有限公司 時脈產生裝置與其小數除頻器

Also Published As

Publication number Publication date
US20170070230A1 (en) 2017-03-09
TWI569582B (zh) 2017-02-01
US9685962B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
US7777534B2 (en) Fraction-N frequency divider and method thereof
US10181844B1 (en) Clock duty cycle calibration and frequency multiplier circuit
US8305119B2 (en) Clock generation circuit
US9035684B2 (en) Delay locked loop and method of generating clock
US6542013B1 (en) Fractional divisors for multiple-phase PLL systems
CN110612667B (zh) 频率产生器以及频率产生方法
US7262644B2 (en) Method and apparatus for switching frequency of a system clock
JP6242228B2 (ja) クロック生成方法およびクロック生成回路
KR20100099985A (ko) 분주 회로, 주파수 합성기 및 응용 회로
US8922264B1 (en) Methods and apparatus for clock tree phase alignment
KR102001692B1 (ko) 멀티 채널 지연 고정 루프
US9490777B2 (en) Programmable synchronous clock divider
TWI569582B (zh) 時脈資料回復裝置、時脈資料回復方法及相位偵測器
US9705507B1 (en) Fixed frequency divider circuit
TW201818663A (zh) 正交時脈發生裝置和通訊系統發送器
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
US8816743B1 (en) Clock structure with calibration circuitry
US7675333B2 (en) Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof
EP3350928B1 (en) High-speed programmable clock divider
US20110025382A1 (en) Frequency divider
US11437985B1 (en) Duty cycle correction circuit
US10326456B2 (en) Phase combiner circuit
US20240072812A1 (en) Synchronous alignment of multiple high-speed dividers
JP2004507962A (ja) 同期を有するディジタルクロック逓倍器および分周器
JP5419827B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees