JP6242228B2 - クロック生成方法およびクロック生成回路 - Google Patents
クロック生成方法およびクロック生成回路 Download PDFInfo
- Publication number
- JP6242228B2 JP6242228B2 JP2014020557A JP2014020557A JP6242228B2 JP 6242228 B2 JP6242228 B2 JP 6242228B2 JP 2014020557 A JP2014020557 A JP 2014020557A JP 2014020557 A JP2014020557 A JP 2014020557A JP 6242228 B2 JP6242228 B2 JP 6242228B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clocks
- synchronization
- variable frequency
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 description 38
- 230000000630 rising effect Effects 0.000 description 21
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
本発明は、機能モジュール、および、機能モジュールと通信を行ってその動作を制御する制御回路を搭載する半導体チップにおいて、制御回路および機能モジュールに供給するクロックを生成するクロック生成方法およびクロック生成回路に関するものである。
半導体集積回路の製造プロセスの微細化が進むにつれて、半導体チップは巨大化、多機能化している。例えば、SOC（システム・オン・チップ）と呼ばれる半導体集積回路の設計手法では、それぞれ所定の機能を実現する１以上の機能モジュールの他、各機能モジュールと通信を行ってその動作を制御する、CPU（中央演算装置）等の制御回路も半導体チップに搭載される場合がある。また、回路の非動作時に動作クロックの周波数を下げることにより、待機時の消費電力を抑えることが行われている。
半導体チップが巨大化すると、クロック発生回路から各機能モジュールに接続される動作クロックの物理的な配線距離が長くなり、数ミリに達する場合もある。そのため、制御回路と各機能モジュールとが同じ動作クロックに接続された場合であっても、各機能モジュールには、配線距離に応じて各々遅延し、その位相が、制御回路に供給される動作クロックの位相からずれた動作クロックが供給され、制御回路と各機能モジュールとの間で正しく通信を行うことができない場合がある。
このような問題に対処するために、特許文献１には、マスタクロック信号を分周して第１の分周クロック信号として出力し、第１の分周クロック信号をマスタクロック信号により同期あわせを行って第２の分周クロック信号を出力することにより、第２の分周クロック信号のクロックスキューを低減し、第１の分周クロック信号と同位相の第２の分周クロック信号を半導体チップ内の複数の論理回路へ供給することが記載されている。
また、特許文献２には、第１のクロック信号を分周して第２のクロック信号を生成し、第１および第２のクロック信号から、第２のクロック信号の周期を有し、かつ論理レベルの変化のタイミングが、第１のクロック信号のタイミングと同じである第３のクロック信号を生成することにより、第１のクロック信号と第３のクロック信号との伝送路におけるチップ内ばらつきによるスキューを抑止し、タイミング収束性を改善することが記載されている。
特許文献１，２では、分周クロックをそのソースクロックに同期して保持し直して再生成クロックを生成し、各機能モジュールに分配することにより、OCV（on chip variation：同一半導体チップ内における特性のばらつき）の影響を抑えることができる。しかし、分周クロックの分周比が可変の場合、特許文献１，２では、再生成クロックを生成するためのFF（フリップフロップ）の段数が固定のため、制御回路と各機能モジュールに供給される分周クロックの位相がずれて正しく通信することができない。
図７は、従来のクロック生成回路の構成を表す一例の回路図である。同図に示すクロック生成回路５６は、機能モジュール（Ａ、Ｂ）１４，１６、および、各機能モジュール１４，１６と通信を行ってその動作を制御する制御回路１２を搭載する半導体チップにおいて、制御回路１２および機能モジュール１４，１６のそれぞれに供給する遅延クロックを生成するものであり、分周回路５８と、クロック同期回路６０，６２とを備えている。
分周回路５８は、ソースクロックをｍ分周（ｍは、２以上の整数）して、ソースクロックの周波数の１／ｍの周波数を持つ分周クロックを生成するものである。
クロック同期回路６０は、ソースクロックに同期して、分周クロックを４クロックだけ遅延した遅延クロックＡを生成し、生成した遅延クロックＡを、遅延クロックＡに同期して動作する機能モジュール１４に供給するものである。
クロック同期回路６２は、ソースクロックに同期して、分周クロックを２クロックだけ遅延した遅延クロックＢを生成し、生成した遅延クロックＢを、遅延クロックＢに同期して動作する機能モジュール１６に供給するものである。
クロック同期回路６２は、ソースクロックに同期して、分周クロックを２クロックだけ遅延した遅延クロックＢを生成し、生成した遅延クロックＢを、遅延クロックＢに同期して動作する機能モジュール１６に供給するものである。
クロック同期回路６０，６２がない場合、各機能モジュール１４，１６には、配線距離に応じて各々遅延した可変分周クロックが供給される。
クロック同期回路６０，６２により分周クロックを遅延させる４クロックおよび２クロックのクロック数は、制御回路１２と各機能モジュール１４，１６とを分周クロックに同期して動作させるために、クロック同期回路６０，６２がない場合に、分周回路５８から各機能モジュール１４，１６に接続される分周クロックのそれぞれの配線距離に応じて、各機能モジュール１４，１６に接続される可変分周クロックのそれぞれについて算出された、ソースクロックに同期して可変分周クロックを遅延させる必要があるクロック数である。
クロック同期回路６０，６２により分周クロックを遅延させる４クロックおよび２クロックのクロック数は、制御回路１２と各機能モジュール１４，１６とを分周クロックに同期して動作させるために、クロック同期回路６０，６２がない場合に、分周回路５８から各機能モジュール１４，１６に接続される分周クロックのそれぞれの配線距離に応じて、各機能モジュール１４，１６に接続される可変分周クロックのそれぞれについて算出された、ソースクロックに同期して可変分周クロックを遅延させる必要があるクロック数である。
クロック同期回路６０は、遅延させる４クロックに応じて、直列に接続された４段のFF（遅延回路）６４，６６，６８，７０を備えている。FF６４，６６，６８，７０のクロック入力端子にはソースクロックが入力され、初段のFF６４のデータ入力端子には分周クロックが入力されている。FF６４，６６，６８，７０のデータ出力端子からは、それぞれ、再生成クロック１〜３および遅延クロックＡが出力されている。
分周クロックは、ソースクロックの立ち上がりに同期して、４段のFF６４，６６，６８，７０により１クロックずつ遅延される。その結果、クロック同期回路６０からは、分周クロックが、ソースクロックの４クロックだけ遅延された遅延クロックＡが出力される。
分周クロックは、ソースクロックの立ち上がりに同期して、４段のFF６４，６６，６８，７０により１クロックずつ遅延される。その結果、クロック同期回路６０からは、分周クロックが、ソースクロックの４クロックだけ遅延された遅延クロックＡが出力される。
同様に、クロック同期回路６２は、遅延させる２クロックに応じて、直列に接続された２段のFF７２，７４を備えている。FF７２，７４のクロック入力端子にはソースクロックが入力され、初段のFF７２のデータ入力端子には分周クロックが入力されている。FF７２，７４のデータ出力端子からは、それぞれ、再生成クロック１および遅延クロックＢが出力されている。
分周クロックは、ソースクロックの立ち上がりに同期して、２段のFF７２，７４により１クロックずつ遅延される。その結果、クロック同期回路６２からは、分周クロックが、ソースクロックの２クロックだけ遅延された遅延クロックＢが出力される。
分周クロックは、ソースクロックの立ち上がりに同期して、２段のFF７２，７４により１クロックずつ遅延される。その結果、クロック同期回路６２からは、分周クロックが、ソースクロックの２クロックだけ遅延された遅延クロックＢが出力される。
クロック生成回路５６では、分周回路５８により、ソースクロックがｍ分周された分周クロックが生成される。
続いて、クロック同期回路６０により、ソースクロックの立ち上がりに同期して、分周クロックが４クロックだけ遅延された遅延クロックＡが生成され、機能モジュール１４に供給される。また、クロック同期回路６２により、ソースクロックの立ち上がりに同期して、分周クロックが２クロックだけ遅延された遅延クロックＢが生成され、機能モジュール１６に供給される。
図８は、分周クロックが２分周クロックの場合の図７に示すクロック生成回路の動作を表す一例のタイミングチャートである。
分周クロックが２分周クロックの場合、このタイミングチャートに示すように、分周クロックは、ソースクロックの立ち上がりに同期してハイレベルおよびローレベルが交互に変化する。再生成クロック１〜３は、同じくソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの１〜３クロックずつ遅延される。遅延クロックＡ、Ｂは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックおよび２クロックずつ遅延される。
分周クロックが２分周クロックの場合、このタイミングチャートに示すように、分周クロックは、ソースクロックの立ち上がりに同期してハイレベルおよびローレベルが交互に変化する。再生成クロック１〜３は、同じくソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの１〜３クロックずつ遅延される。遅延クロックＡ、Ｂは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックおよび２クロックずつ遅延される。
従って、遅延クロックＡ、Ｂおよび分周クロックは同期して、その位相も揃うため、制御回路１２は、各機能モジュール１４，１６と正しく通信を行ってその動作を制御することができる。
図９は、分周クロックが５分周クロックの場合の図７に示すクロック生成回路の動作を表す一例のタイミングチャートである。
分周クロックが５分周クロックの場合、このタイミングチャートに示すように、分周クロックは、ソースクロックの立ち上がりに同期してハイレベルおよびローレベルが交互に変化する。分周クロックのハイレベルはソースクロックの２クロックのパルス幅とし、ローレベルはソースクロックの３クロックのパルス幅とする。再生成クロック１〜３は、同じくソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの１〜３クロックずつ遅延される。遅延クロックＡ、Ｂは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックおよび２クロックずつ遅延される。
分周クロックが５分周クロックの場合、このタイミングチャートに示すように、分周クロックは、ソースクロックの立ち上がりに同期してハイレベルおよびローレベルが交互に変化する。分周クロックのハイレベルはソースクロックの２クロックのパルス幅とし、ローレベルはソースクロックの３クロックのパルス幅とする。再生成クロック１〜３は、同じくソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの１〜３クロックずつ遅延される。遅延クロックＡ、Ｂは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックおよび２クロックずつ遅延される。
従って、遅延クロックＡ、Ｂおよび分周クロックは同期するが、その位相はずれるため、制御回路１２は、各機能モジュール１４，１６と正しく通信を行うことができない。
クロック生成回路５６のクロック同期回路６０，６２構成は、分周クロックが２分周クロック固定の場合である。そのため、クロック生成回路５６の構成において、分周クロックが２分周クロックから他の分周比の分周クロックに変わると、遅延クロックＡ、Ｂおよび分周クロックの位相がずれる。従って、制御回路１２は、各機能モジュール１４，１６と正しく通信を行うことができず、その動作を制御することができないという問題があった。
本発明の目的は、前記従来技術の問題点を解消し、分周クロックの分周比が変わった場合であっても、制御回路が機能モジュールと正しく通信を行って、その動作を制御することができるクロック生成回路を提供することにある。
上記目的を達成するために、本発明は、１以上の機能モジュール、および、前記１以上の機能モジュールの動作を制御する制御回路を搭載する半導体チップにおいて、前記制御回路および前記１以上の機能モジュールのそれぞれに供給する遅延クロックを生成するクロック生成方法であって、
分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成するステップと、
前記制御回路と前記１以上の機能モジュールのそれぞれとを前記可変分周クロックに同期して動作させるために、前記可変分周クロックを遅延するクロック同期回路がない場合に、前記可変分周クロックを生成する可変分周回路から前記１以上の機能モジュールに接続される前記可変分周クロックのそれぞれの配線距離に応じて、前記ソースクロックに同期して前記可変分周クロックを遅延させるクロック数を前記１以上の機能モジュールに接続される可変分周クロックのそれぞれについて算出するステップと、
前記算出したクロック数のうち、最も大きいクロック数以上のクロック数である最大クロック数を求めるステップと、
前記ソースクロックに同期して、前記可変分周クロックを前記最大クロック数だけ遅延した第１の遅延クロックを生成し、前記第１の遅延クロックを、前記第１の遅延クロックに同期して動作する前記制御回路に供給するステップと、
前記ソースクロックに同期して、前記可変分周クロックをそれぞれ前記最大クロック数だけ遅延した１以上の第２の遅延クロックを生成し、前記１以上の第２の遅延クロックのそれぞれを、前記１以上の第２の遅延クロックのそれぞれに同期して動作する前記１以上の機能モジュールのそれぞれに供給するステップとを含むことを特徴とするクロック生成方法を提供するものである。
分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成するステップと、
前記制御回路と前記１以上の機能モジュールのそれぞれとを前記可変分周クロックに同期して動作させるために、前記可変分周クロックを遅延するクロック同期回路がない場合に、前記可変分周クロックを生成する可変分周回路から前記１以上の機能モジュールに接続される前記可変分周クロックのそれぞれの配線距離に応じて、前記ソースクロックに同期して前記可変分周クロックを遅延させるクロック数を前記１以上の機能モジュールに接続される可変分周クロックのそれぞれについて算出するステップと、
前記算出したクロック数のうち、最も大きいクロック数以上のクロック数である最大クロック数を求めるステップと、
前記ソースクロックに同期して、前記可変分周クロックを前記最大クロック数だけ遅延した第１の遅延クロックを生成し、前記第１の遅延クロックを、前記第１の遅延クロックに同期して動作する前記制御回路に供給するステップと、
前記ソースクロックに同期して、前記可変分周クロックをそれぞれ前記最大クロック数だけ遅延した１以上の第２の遅延クロックを生成し、前記１以上の第２の遅延クロックのそれぞれを、前記１以上の第２の遅延クロックのそれぞれに同期して動作する前記１以上の機能モジュールのそれぞれに供給するステップとを含むことを特徴とするクロック生成方法を提供するものである。
また、本発明は、１以上の機能モジュール、および、前記１以上の機能モジュールの動作を制御する制御回路を搭載する半導体チップにおいて、前記制御回路および前記１以上の機能モジュールのそれぞれに供給する遅延クロックを生成するクロック生成回路であって、
分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成する可変分周回路と、
前記ソースクロックに同期して、前記可変分周クロックをあらかじめ設定された最大クロック数だけ遅延した第１の遅延クロックを生成し、前記第１の遅延クロックを、前記第１の遅延クロックに同期して動作する前記制御回路に供給する第１のクロック同期回路と、
前記ソースクロックに同期して、前記可変分周クロックをそれぞれ前記最大クロック数だけ遅延した１以上の第２の遅延クロックを生成し、前記１以上の第２の遅延クロックのそれぞれを、前記１以上の第２の遅延クロックのそれぞれに同期して動作する前記１以上の機能モジュールのそれぞれに供給する１以上の第２のクロック同期回路とを備え、
前記最大クロック数は、前記制御回路と前記１以上の機能モジュールのそれぞれとを前記可変分周クロックに同期して動作させるために、前記第１のクロック同期回路および前記１以上の第２のクロック同期回路がない場合に、前記可変分周回路から前記１以上の機能モジュールに接続される前記可変分周クロックのそれぞれの配線距離に応じて、前記１以上の機能モジュールに接続される可変分周クロックのそれぞれについて算出された、前記ソースクロックに同期して前記可変分周クロックを遅延させるクロック数のうち、最も大きいクロック数以上のクロック数であることを特徴とするクロック生成回路を提供する。
分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成する可変分周回路と、
前記ソースクロックに同期して、前記可変分周クロックをあらかじめ設定された最大クロック数だけ遅延した第１の遅延クロックを生成し、前記第１の遅延クロックを、前記第１の遅延クロックに同期して動作する前記制御回路に供給する第１のクロック同期回路と、
前記ソースクロックに同期して、前記可変分周クロックをそれぞれ前記最大クロック数だけ遅延した１以上の第２の遅延クロックを生成し、前記１以上の第２の遅延クロックのそれぞれを、前記１以上の第２の遅延クロックのそれぞれに同期して動作する前記１以上の機能モジュールのそれぞれに供給する１以上の第２のクロック同期回路とを備え、
前記最大クロック数は、前記制御回路と前記１以上の機能モジュールのそれぞれとを前記可変分周クロックに同期して動作させるために、前記第１のクロック同期回路および前記１以上の第２のクロック同期回路がない場合に、前記可変分周回路から前記１以上の機能モジュールに接続される前記可変分周クロックのそれぞれの配線距離に応じて、前記１以上の機能モジュールに接続される可変分周クロックのそれぞれについて算出された、前記ソースクロックに同期して前記可変分周クロックを遅延させるクロック数のうち、最も大きいクロック数以上のクロック数であることを特徴とするクロック生成回路を提供する。
本発明のクロック生成回路では、可変分周クロックをあらかじめ設定されたソースクロックのクロック数だけ遅延した遅延クロックが生成される。そのため、可変分周クロックの分周比にかかわらず、遅延クロックは常に同期され、その位相が揃う。従って、可変分周クロックの分周比が変わった場合であっても、遅延クロックは常に同期し、その位相が揃うため、制御回路は、各機能モジュールと常に正しく通信を行ってその動作を制御することができる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明のクロック生成回路を詳細に説明する。
図１は、本発明のクロック生成回路の構成を表す第１の実施形態の回路図である。同図に示すクロック生成回路１０は、機能モジュール（Ａ、Ｂ）１４，１６、および、各機能モジュール１４，１６と通信を行ってその動作を制御する制御回路１２を搭載する半導体チップにおいて、制御回路１２および各機能モジュール１４，１６のそれぞれに供給する遅延クロックを生成するものであり、可変分周回路１８と、クロック同期回路２０，２２，２４とを備えている。
可変分周回路１８は、分周比設定信号に応じて、ソースクロックをＮ分周（Ｎは、分周比設定信号により決定される２以上の整数）して、分周比設定信号に応じた分周比、つまり、ソースクロックの周波数の１／Ｎの周波数を持つ可変分周クロックを生成するものである。
分周比設定信号およびソースクロックは、例えば、半導体チップの外部から、もしくは、半導体チップに搭載された他の機能モジュールから入力される。
分周比設定信号およびソースクロックは、例えば、半導体チップの外部から、もしくは、半導体チップに搭載された他の機能モジュールから入力される。
続いて、クロック同期回路２０は、ソースクロックに同期して、可変分周クロックをあらかじめ設定された最大クロック数だけ遅延した遅延クロックＣを生成し、生成した遅延クロックＣを、遅延クロックＣに同期して動作する制御回路１２に供給するものである。
クロック同期回路２２，２４がない場合、各機能モジュール１４，１６には、配線距離に応じて各々遅延した可変分周クロックが供給される。
最大クロック数は、制御回路１２と各機能モジュール１４，１６とを可変分周クロックに同期して動作させるために、クロック同期回路２２，２４がない場合に、可変分周回路１８から各機能モジュール１４，１６に接続される可変分周クロックのそれぞれの配線距離に応じて、各機能モジュール１４，１６に接続される可変分周クロックのそれぞれについて算出された、ソースクロックに同期して可変分周クロックを遅延させるクロック数のうち、最も大きいクロック数以上のクロック数である。
最大クロック数は、制御回路１２と各機能モジュール１４，１６とを可変分周クロックに同期して動作させるために、クロック同期回路２２，２４がない場合に、可変分周回路１８から各機能モジュール１４，１６に接続される可変分周クロックのそれぞれの配線距離に応じて、各機能モジュール１４，１６に接続される可変分周クロックのそれぞれについて算出された、ソースクロックに同期して可変分周クロックを遅延させるクロック数のうち、最も大きいクロック数以上のクロック数である。
なお、最大クロック数を、各機能モジュール１４，１６に接続される可変分周クロックのそれぞれについて遅延させるクロック数のうちの最も大きいクロック数とすることにより、クロック同期回路２０，２２，２４の回路規模を必要最低限にすることができる。
クロック同期回路２０は、最大クロック数が４クロックの場合のものであり、これに応じて、直列に接続された４段のFF（遅延回路）２６，２８，３０，３２を備えている。FF２６，２８，３０，３２のクロック入力端子にはソースクロックが入力され、初段のFF２６のデータ入力端子には可変分周クロックが入力されている。FF２６，２８，３０，３２のデータ出力端子からは、それぞれ、再生成クロック１〜３および遅延クロックＣが出力されている。
可変分周クロックは、ソースクロックの立ち上がりに同期して、４段のFF２６，２８，３０，３２により１クロックずつ遅延される。その結果、クロック同期回路２０からは、可変分周クロックが、ソースクロックの４クロックだけ遅延された遅延クロックＣが出力される。
可変分周クロックは、ソースクロックの立ち上がりに同期して、４段のFF２６，２８，３０，３２により１クロックずつ遅延される。その結果、クロック同期回路２０からは、可変分周クロックが、ソースクロックの４クロックだけ遅延された遅延クロックＣが出力される。
同様に、クロック同期回路２２は、ソースクロックに同期して、可変分周クロックを最大クロック数だけ遅延した遅延クロックＡを生成し、生成した遅延クロックＡを、遅延クロックＡに同期して動作する機能モジュール１４に供給するものである。
クロック同期回路２４は、ソースクロックに同期して、可変分周クロックを最大クロック数だけ遅延した遅延クロックＢを生成し、生成した遅延クロックＢを、遅延クロックＢに同期して動作する機能モジュール１６に供給するものである。
クロック同期回路２４は、ソースクロックに同期して、可変分周クロックを最大クロック数だけ遅延した遅延クロックＢを生成し、生成した遅延クロックＢを、遅延クロックＢに同期して動作する機能モジュール１６に供給するものである。
クロック同期回路２２，２４は、クロック同期回路２０と同じ構成のものであり、４段のFF２６，２８，３０，３２のうち、前半２段のFF２６，２８は機能モジュール１４，１６の外部に設けられ、後半２段のFF３０，３２は機能モジュール１４，１６の内部に設けられている。そして、遅延クロックＡ、Ｂは、それぞれ、遅延クロックＡ、Ｂに同期して動作する機能モジュール１４，１６の内部回路に供給されている。このように、クロック同期回路２２，２４を構成する各々の遅延回路は、各々の機能モジュール１４，１６の外部だけでなく、その内部に設けられていてもよい。
次に、図２および図３に示すフローチャートを参照して、最大クロック数の求め方および図１に示すクロック生成回路１０の動作を説明する。
最大クロック数を求める場合、まず、可変分周回路１８により、分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成する（図２のステップS1）。
前述のように、各クロック同期回路２２，２４がない場合、各機能モジュール１４，１６には、可変分周回路１８から、配線距離に応じて各々遅延した可変分周クロックが供給される。
前述のように、各クロック同期回路２２，２４がない場合、各機能モジュール１４，１６には、可変分周回路１８から、配線距離に応じて各々遅延した可変分周クロックが供給される。
続いて、制御回路１２と各機能モジュール１４，１６のそれぞれとを可変分周クロックに同期して動作させるために、各機能モジュール１４，１６に接続される可変分周クロックのそれぞれの配線距離に応じて、ソースクロックに同期して可変分周クロックを遅延させるクロック数を各機能モジュール１４，１６に接続される可変分周クロックのそれぞれについて算出する（図２のステップS2）。
そして、算出したクロック数のうち、最も大きいクロック数以上のクロック数である最大クロック数を求める（図２のステップS3）。
図７に示す従来のクロック生成回路５６のように、各機能モジュール１４，１６に接続される可変分周クロックを遅延させるクロック数が４クロックおよび２クロックの場合、例えば、最大クロック数を４クロックとする。この場合、図１に示すように、各クロック同期回路２０，２２，２４を構成するFFの段数は４段となる。
図７に示す従来のクロック生成回路５６のように、各機能モジュール１４，１６に接続される可変分周クロックを遅延させるクロック数が４クロックおよび２クロックの場合、例えば、最大クロック数を４クロックとする。この場合、図１に示すように、各クロック同期回路２０，２２，２４を構成するFFの段数は４段となる。
クロック生成回路１０では、可変分周回路１８により、分周比設定信号に応じて、ソースクロックが分周されて、分周比設定信号に応じた分周比の可変分周クロックが生成される（図３のステップS4）。
続いて、クロック同期回路２０により、ソースクロックの立ち上がりに同期して、可変分周クロックがソースクロックの４クロックだけ遅延された遅延クロックＣが生成され、制御回路１２に供給される（図３のステップS5）。
同様に、クロック同期回路２２により、ソースクロックの立ち上がりに同期して、可変分周クロックが４クロックだけ遅延された遅延クロックＡが生成され、機能モジュール１４に供給される。また、クロック同期回路２４により、ソースクロックの立ち上がりに同期して、可変分周クロックが４クロックだけ遅延された遅延クロックＢが生成され、機能モジュール１６に供給される（図３のステップS6）。
図４は、可変分周クロックが２分周クロックの場合の図１に示すクロック生成回路の動作を表す一例のタイミングチャートである。
可変分周クロックが２分周クロックの場合、このタイミングチャートに示すように、可変分周クロックおよび再生成クロック１〜３は、図８に示す分周クロックおよび再生成クロック１〜３と同様に動作する。また、遅延クロックＡ、Ｂ、Ｃは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックずつ遅延される。
可変分周クロックが２分周クロックの場合、このタイミングチャートに示すように、可変分周クロックおよび再生成クロック１〜３は、図８に示す分周クロックおよび再生成クロック１〜３と同様に動作する。また、遅延クロックＡ、Ｂ、Ｃは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックずつ遅延される。
従って、遅延クロックＡ、Ｂ、Ｃは同期して、その位相も揃うため、制御回路１２は、各機能モジュール１４，１６と正しく通信を行ってその動作を制御することができる。
図５は、可変分周クロックが５分周クロックの場合の図１に示すクロック生成回路の動作を表す一例のタイミングチャートである。
可変分周クロックが５分周クロックの場合、このタイミングチャートに示すように、可変分周クロックおよび再生成クロック１〜３は、図９に示す分周クロックおよび再生成クロック１〜３と同様に動作する。また、遅延クロックＡ、Ｂ、Ｃは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックずつ遅延される。
可変分周クロックが５分周クロックの場合、このタイミングチャートに示すように、可変分周クロックおよび再生成クロック１〜３は、図９に示す分周クロックおよび再生成クロック１〜３と同様に動作する。また、遅延クロックＡ、Ｂ、Ｃは、ソースクロックの立ち上がりに同期してレベルが変化し、それぞれ、分周クロックからソースクロックの４クロックずつ遅延される。
従って、遅延クロックＡ、Ｂ、Ｃは同期して、その位相も揃うため、制御回路１２は、各機能モジュール１４，１６と正しく通信を行ってその動作を制御することができる。
クロック生成回路１０では、可変分周クロックをソースクロックの４クロックだけ遅延した遅延クロックＡ、Ｂ、Ｃが生成される。そのため、可変分周クロックの分周比にかかわらず、遅延クロックＡ、Ｂ、Ｃは常に同期され、その位相が揃う。従って、可変分周クロックの分周比が変わった場合であっても、遅延クロックＡ、Ｂ、Ｃは常に同期し、位相が揃うため、制御回路１２は、各機能モジュール１４，１６と常に正しく通信を行ってその動作を制御することができる。
なお、図４および図５に示す遅延クロックＡ、Ｂ、Ｃは、ソースクロックの立ち上がりから所定の時間だけずれている。この所定の時間は、図１に示すクロック同期回路２０，２２，２４の最終段のFF３２から出力される遅延クロックＡ、Ｂ、Ｃが、それぞれ対応する、機能モジュール１４，１６および制御回路１２の内部回路に供給されるまでの配線により遅延される時間を表したものである。
次に、図６は、本発明のクロック生成回路の構成を表す第２の実施形態の回路図である。同図に示すクロック生成回路３４は、可変分周回路１８と、クロック同期回路３６，３８とを備えている。
可変分周回路１８は、図１に示すものと同じものである。
クロック同期回路３６，３８は、それぞれ、ソースクロックに同期して、可変分周クロックを分周比設定信号により設定されたクロック数だけ遅延した遅延クロックＡ、Ｂを生成し、生成した遅延クロックＡ、Ｂを、それぞれ、遅延クロックＡ、Ｂに同期して動作する機能モジュール１４，１６の内部回路に供給するものである。
クロック同期回路３６は、直接に接続された５段のFF４０，４２，４４，４６，４８と、マルチプレクサ５０と、直列に接続された２段のFF５２，５４とを備えている。FF４０，４２，４４，４６，４８，５２，５４のクロック入力端子にはソースクロックが入力され、初段のFF４０のデータ入力端子には可変分周クロックが入力されている。FF４２，４４，４６，４８のデータ出力端子からは、それぞれ、再生成クロック１〜４が出力され、マルチプレクサ５０に入力されている。FF５２のデータ入力端子にはマルチプレクサ５０の出力信号が入力され、最終段のFF５４のデータ出力端子からは、遅延クロックＡが出力されている。
可変分周クロックは、ソースクロックの立ち上がりに同期して、５段のFF４０，４２，４４，４６，４８により１クロックずつ遅延される。マルチプレクサ５０からは、図示していない分周比設定信号に応じて、再生成クロック１〜４のうちの１つの再生成クロックが出力される。マルチプレクサ５０の出力信号は、さらに、ソースクロックの立ち上がりに同期して、２段のFF５２，５４により１クロックずつ遅延される。その結果、クロック同期回路３６からは、可変分周クロックが、分周比設定信号により設定されたクロック数だけ遅延された遅延クロックＡが出力される。
可変分周クロックは、ソースクロックの立ち上がりに同期して、５段のFF４０，４２，４４，４６，４８により１クロックずつ遅延される。マルチプレクサ５０からは、図示していない分周比設定信号に応じて、再生成クロック１〜４のうちの１つの再生成クロックが出力される。マルチプレクサ５０の出力信号は、さらに、ソースクロックの立ち上がりに同期して、２段のFF５２，５４により１クロックずつ遅延される。その結果、クロック同期回路３６からは、可変分周クロックが、分周比設定信号により設定されたクロック数だけ遅延された遅延クロックＡが出力される。
クロック同期回路３８は、クロック同期回路３６において、直列に接続された２段のFF５２，５４が１段のFF５４のみになっていること以外、クロック同期回路３６と同じ構成のものであり、クロック同期回路３６と同様に動作する。
同様に、クロック同期回路３６，３８を構成する各々の遅延回路およびマルチプレクサは、各機能モジュール１４，１６の外部だけでなく、その内部に設けられていてもよい。
次に、図６に示すクロック生成回路３４の動作を説明する。
クロック生成回路３４では、可変分周回路１８により、分周比設定信号に応じて、ソースクロックが分周されて、分周比設定信号に応じた分周比の可変分周クロックが生成される。
続いて、クロック同期回路３６により、ソースクロックの立ち上がりに同期して、可変分周クロックが分周比設定信号により設定されたクロック数だけされた遅延クロックＡが生成され、機能モジュール１４に供給される。また、クロック同期回路３８により、ソースクロックの立ち上がりに同期して、可変分周クロックが分周比設定信号により設定されたクロック数だけされた遅延クロックＢが生成され、機能モジュール１６に供給される。
クロック生成回路３４では、分周比設定信号により設定されたクロック数だけ遅延された遅延クロックＡ、Ｂが生成される。そのため、クロック生成回路１０の場合と同様の効果を得ることができる。
なお、クロック生成回路３４では、可変分周回路１８により分周可能な可変分周クロックの分周比が多くなるに従って、クロック同期回路３６，３８を構成するFFの段数やマルチプレクサのサイズが大きくなるため、冗長な回路が増大する。従って、クロック生成回路１０，３４は同様の機能を実現するものであるが、クロック生成回路１０の方が、クロック生成回路３４よりも回路構成が簡単で、同様の機能を実現するための回路規模を削減することができるというメリットがある。
なお、可変分周回路、クロック同期回路、遅延回路の具体的な回路構成は何ら限定されず、同様の機能を実現する各種構成の回路を採用することができる。また、機能モジュールの個数は２つに限らず、１以上何個であってもよい。
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
１０，３４，５６ クロック生成回路
１２ 制御回路
１４，１６ 機能モジュール
１８ 可変分周回路
２０，２２，２４，３６，３８，６０，６２ クロック同期回路
２６，２８，３０，３２，４０，４２，４４，４６，４８，５２，５４，６４，６６，６８，７０，７２，７４ FF（遅延回路）
５０ マルチプレクサ
５８ 分周回路
１２ 制御回路
１４，１６ 機能モジュール
１８ 可変分周回路
２０，２２，２４，３６，３８，６０，６２ クロック同期回路
２６，２８，３０，３２，４０，４２，４４，４６，４８，５２，５４，６４，６６，６８，７０，７２，７４ FF（遅延回路）
５０ マルチプレクサ
５８ 分周回路
Claims (2)
- １以上の機能モジュール、および、前記１以上の機能モジュールの動作を制御する制御回路を搭載する半導体チップにおいて、前記制御回路および前記１以上の機能モジュールのそれぞれに供給する遅延クロックを生成するクロック生成方法であって、
分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成するステップと、
前記制御回路と前記１以上の機能モジュールのそれぞれとを前記可変分周クロックに同期して動作させるために、前記可変分周クロックを遅延するクロック同期回路がない場合に、前記可変分周クロックを生成する可変分周回路から前記１以上の機能モジュールに接続される前記可変分周クロックのそれぞれの配線距離に応じて、前記ソースクロックに同期して前記可変分周クロックを遅延させるクロック数を前記１以上の機能モジュールに接続される可変分周クロックのそれぞれについて算出するステップと、
前記算出したクロック数のうち、最も大きいクロック数以上のクロック数である最大クロック数を求めるステップと、
前記ソースクロックに同期して、前記可変分周クロックを前記最大クロック数だけ遅延した第１の遅延クロックを生成し、前記第１の遅延クロックを、前記第１の遅延クロックに同期して動作する前記制御回路に供給するステップと、
前記ソースクロックに同期して、前記可変分周クロックをそれぞれ前記最大クロック数だけ遅延した１以上の第２の遅延クロックを生成し、前記１以上の第２の遅延クロックのそれぞれを、前記１以上の第２の遅延クロックのそれぞれに同期して動作する前記１以上の機能モジュールのそれぞれに供給するステップとを含むことを特徴とするクロック生成方法。 - １以上の機能モジュール、および、前記１以上の機能モジュールの動作を制御する制御回路を搭載する半導体チップにおいて、前記制御回路および前記１以上の機能モジュールのそれぞれに供給する遅延クロックを生成するクロック生成回路であって、
分周比設定信号に応じて、ソースクロックを分周した可変分周クロックを生成する可変分周回路と、
前記ソースクロックに同期して、前記可変分周クロックをあらかじめ設定された最大クロック数だけ遅延した第１の遅延クロックを生成し、前記第１の遅延クロックを、前記第１の遅延クロックに同期して動作する前記制御回路に供給する第１のクロック同期回路と、
前記ソースクロックに同期して、前記可変分周クロックをそれぞれ前記最大クロック数だけ遅延した１以上の第２の遅延クロックを生成し、前記１以上の第２の遅延クロックのそれぞれを、前記１以上の第２の遅延クロックのそれぞれに同期して動作する前記１以上の機能モジュールのそれぞれに供給する１以上の第２のクロック同期回路とを備え、
前記最大クロック数は、前記制御回路と前記１以上の機能モジュールのそれぞれとを前記可変分周クロックに同期して動作させるために、前記第１のクロック同期回路および前記１以上の第２のクロック同期回路がない場合に、前記可変分周回路から前記１以上の機能モジュールに接続される前記可変分周クロックのそれぞれの配線距離に応じて、前記１以上の機能モジュールに接続される可変分周クロックのそれぞれについて算出された、前記ソースクロックに同期して前記可変分周クロックを遅延させるクロック数のうち、最も大きいクロック数以上のクロック数であることを特徴とするクロック生成回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014020557A JP6242228B2 (ja) | 2014-02-05 | 2014-02-05 | クロック生成方法およびクロック生成回路 |
| CN201510058368.8A CN104821802B (zh) | 2014-02-05 | 2015-02-04 | 时钟生成方法及时钟生成电路 |
| US14/614,783 US9553595B2 (en) | 2014-02-05 | 2015-02-05 | Clock operation method and circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014020557A JP6242228B2 (ja) | 2014-02-05 | 2014-02-05 | クロック生成方法およびクロック生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015148889A JP2015148889A (ja) | 2015-08-20 |
| JP6242228B2 true JP6242228B2 (ja) | 2017-12-06 |
Family
ID=53731995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014020557A Active JP6242228B2 (ja) | 2014-02-05 | 2014-02-05 | クロック生成方法およびクロック生成回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9553595B2 (ja) |
| JP (1) | JP6242228B2 (ja) |
| CN (1) | CN104821802B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6450953B2 (ja) * | 2015-02-16 | 2019-01-16 | 株式会社メガチップス | クロック同期方法 |
| CN105515552B (zh) * | 2015-12-24 | 2018-09-11 | 上海华虹宏力半导体制造有限公司 | 时钟产生电路和双电源系统 |
| KR20200088650A (ko) * | 2019-01-15 | 2020-07-23 | 에스케이하이닉스 주식회사 | 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치 |
| US11126216B2 (en) * | 2019-01-15 | 2021-09-21 | SK Hynix Inc. | Signal generation circuit synchronized with a clock signal and a semiconductor apparatus using the same |
| US10742220B1 (en) * | 2019-04-30 | 2020-08-11 | Synopsys, Inc. | Method and apparatus for operating programmable clock divider using reset paths |
| US10739813B1 (en) * | 2020-03-13 | 2020-08-11 | Goodix Technology Inc. | Glitch free clock switching circuit |
| CN112580278B (zh) * | 2020-12-07 | 2023-06-09 | 海光信息技术股份有限公司 | 逻辑电路的优化方法、优化装置以及存储介质 |
| CN112671403A (zh) * | 2020-12-30 | 2021-04-16 | 上海金卓科技有限公司 | 一种时钟分频系统、方法及设备 |
| CN114172493A (zh) * | 2021-11-26 | 2022-03-11 | 烽火通信科技股份有限公司 | 一种频率锁定的判断方法及电路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281861A (en) * | 1989-11-30 | 1994-01-25 | Compaq Computer Corporation | Sine wave clock distribution with high voltage output |
| US5258660A (en) * | 1990-01-16 | 1993-11-02 | Cray Research, Inc. | Skew-compensated clock distribution system |
| US5313476A (en) * | 1991-06-28 | 1994-05-17 | International Business Machines Corporation | Clock security ring |
| JP2735034B2 (ja) * | 1995-06-14 | 1998-04-02 | 日本電気株式会社 | クロック信号分配回路 |
| JPH09331242A (ja) * | 1996-06-07 | 1997-12-22 | Nec Corp | 異相信号間の相対スキュー制御方法 |
| US5986055A (en) * | 1997-11-13 | 1999-11-16 | Curagen Corporation | CDK2 interactions |
| US6441656B1 (en) * | 2001-07-31 | 2002-08-27 | Sun Microsystems, Inc. | Clock divider for analysis of all clock edges |
| JP2005038159A (ja) | 2003-07-14 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びクロックスキュー調整方法 |
| TWI260125B (en) * | 2005-05-05 | 2006-08-11 | Novatek Microelectronics Corp | Clock generating method and circuit thereof |
| JP2007189293A (ja) * | 2006-01-11 | 2007-07-26 | Matsushita Electric Ind Co Ltd | クロック発生回路 |
| JP4487937B2 (ja) * | 2006-01-17 | 2010-06-23 | 株式会社デンソー | マイクロコンピュータ |
| JP2007243912A (ja) * | 2006-02-07 | 2007-09-20 | Renesas Technology Corp | 半導体集積回路 |
| JP2008122159A (ja) * | 2006-11-09 | 2008-05-29 | Toshiba Corp | 半導体集積回路 |
| JP5216287B2 (ja) * | 2007-09-21 | 2013-06-19 | 株式会社日立製作所 | 半導体装置 |
| KR100968150B1 (ko) * | 2008-04-28 | 2010-07-06 | 주식회사 하이닉스반도체 | 클럭제어회로 및 이를 이용한 반도체 메모리 장치 |
| JP2010056888A (ja) * | 2008-08-28 | 2010-03-11 | Elpida Memory Inc | 同期化制御回路、半導体装置及び制御方法 |
| US8847641B2 (en) * | 2011-07-19 | 2014-09-30 | Megachips Corporation | Phase comparison device and DLL circuit |
| JP5366032B2 (ja) * | 2011-10-20 | 2013-12-11 | Ｔｄｋ株式会社 | ランプ信号生成回路及びランプ信号調整回路 |
| US8847625B2 (en) * | 2012-02-16 | 2014-09-30 | Southern Methodist University | Single clock distribution network for multi-phase clock integrated circuits |
-
2014
- 2014-02-05 JP JP2014020557A patent/JP6242228B2/ja active Active
-
2015
- 2015-02-04 CN CN201510058368.8A patent/CN104821802B/zh active Active
- 2015-02-05 US US14/614,783 patent/US9553595B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015148889A (ja) | 2015-08-20 |
| CN104821802B (zh) | 2018-11-27 |
| CN104821802A (zh) | 2015-08-05 |
| US20150222283A1 (en) | 2015-08-06 |
| US9553595B2 (en) | 2017-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6242228B2 (ja) | クロック生成方法およびクロック生成回路 | |
| JP5798442B2 (ja) | クロック分配回路及びクロック分配回路の形成方法 | |
| JP2010200090A (ja) | 位相補償用クロック同期回路 | |
| US9898035B2 (en) | Clock synchronization method | |
| JP2013149310A5 (ja) | ||
| JP2010158004A (ja) | 遅延回路及び可変遅延回路 | |
| JP2001148690A (ja) | クロック発生装置 | |
| US9829912B2 (en) | Semiconductor device | |
| US7490257B2 (en) | Clock distributor for use in semiconductor logics for generating clock signals when enabled and a method therefor | |
| US9537477B2 (en) | Semiconductor apparatus capable of converting a frequency of an input clock | |
| TW201711396A (zh) | 時脈資料回復裝置、時脈資料回復方法及相位偵測器 | |
| JP2010114795A (ja) | 遅延制御方法および遅延装置 | |
| JP2014096691A (ja) | 半導体装置 | |
| JP6111739B2 (ja) | クロックスキュー補正回路、その補正方法、及びクロック分配装置 | |
| JP2011228782A (ja) | 位相調整回路及び位相調整方法 | |
| JP3980921B2 (ja) | クロック制御装置 | |
| KR20030003340A (ko) | 소비전류와 레이아웃 면적의 감소를 위한 지연고정루프 | |
| JP5151587B2 (ja) | クロック信号分周回路および方法 | |
| JP2007193658A (ja) | 半導体装置 | |
| JP4741632B2 (ja) | 半導体集積回路装置 | |
| JP2006270355A (ja) | 集積回路 | |
| JP2004032759A (ja) | 遅延調整回路 | |
| JP2022156708A (ja) | クロック同期回路、半導体装置、及びクロック同期方法 | |
| JP2015056777A (ja) | インターフェース回路 | |
| KR101630628B1 (ko) | 복수 ｆｐｇａ 사이의 동기 유지 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6242228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |