JP3980921B2 - クロック制御装置 - Google Patents
クロック制御装置 Download PDFInfo
- Publication number
- JP3980921B2 JP3980921B2 JP2002110324A JP2002110324A JP3980921B2 JP 3980921 B2 JP3980921 B2 JP 3980921B2 JP 2002110324 A JP2002110324 A JP 2002110324A JP 2002110324 A JP2002110324 A JP 2002110324A JP 3980921 B2 JP3980921 B2 JP 3980921B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clocks
- asynchronous
- selection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はクロック制御装置に関し、特に、クロックの分岐を削減することにより遅延調整の実施回数を削減し、クロックのばらつきの抑制、および設計時間の短縮を可能にしたクロック制御装置を提供するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の多機能化、集積度の進歩には目覚ましいものがあり、ＩＴ（Information Technology）機器や家電製品の高機能化や低消費電力化等に大きく貢献している。このような半導体集積回路では、クロックを複数系統有し、処理の状態によって使用するクロックを選択するものもあり、半導体集積回路の高機能化にともない、クロック制御装置の複雑化が進んでいる。このため、クロック制御装置では、同一機能を有する論理回路の共有化により、回路規模の縮小が図られていた。
【０００３】
以下、従来のクロック制御装置４００について、図４を参照しながら説明する。
図４に示すクロック制御装置は、周期が異なり非同期関係にあるクロックＣＫ１００と、クロックＣＫ２００と、クロックＣＫ３００と、の３種類のクロックに基づき、クロックＣＫ１００およびクロックＣＫ２００を分周したクロックと、クロックＣＫ１００〜ＣＫ３００と、の５種類のクロックより３種類のクロックを選択して出力するものである。
【０００４】
図４において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１２ａは、クロックを分周する分周回路、１３ａ〜１３ｈは、同期関係にあるクロック間の遅延量を調整する遅延調整回路、４１ａ〜４１ｅは、同期関係または非同期関係にある２つのクロックよりどちらかを選択する選択回路、４２は、選択回路４１ａ〜４１ｅによる選択を制御する制御信号を供給する選択制御回路である。
【０００５】
ここで、遅延調整回路１３ａ〜１３ｈは、遅延回路よりなり、分岐したクロックなど、同期関係にあるクロック間の遅延差を最小化（遅延調整）するものである。分岐した各クロックは、配線長などの影響により遅延量に差が生じるため、位相が一致しない。遅延調整は、この遅延差を調整するために行うものであり、例えば、分岐した各クロックのうち遅延量の少ないクロックを遅延させることにより、立ち上がりまたは立ち下がりのタイミングを、遅延量の多いクロックと一致させる。
【０００６】
以上のように構成されるクロック制御装置４００について、以下、その動作を説明する。
クロック源Ｂにおいて生成されたクロックＣＫ２００は、２系統に分岐され、遅延調整回路１３ａ、１３ｂに入力される。遅延調整回路１３ａ、１３ｂは、２系統に分岐されたクロックＣＫ２００の遅延量を調整することにより、各クロックＣＫ２００の遅延調整を行う。次に、選択回路４１ａは、選択制御回路４２より供給される制御信号に基づき、クロック源Ａにおいて生成されたクロックＣＫ１００、または遅延調整回路１３ａにおいて遅延調整したクロックＣＫ２００のどちらかを選択し、クロックＣＫ１３１を出力する。また、選択回路４１ｂは、選択制御回路４２より供給される制御信号に基づき、遅延調整回路１３ｂにおいて遅延調整したクロックＣＫ２００、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ２３１を出力する。
【０００７】
次に、３系統に分岐されたクロックＣＫ１３１が、遅延調整回路１３ｃ〜１３ｅにおいて遅延調整され、選択回路４１ｃ、４１ｄと、分周回路１２ａと、に入力される。すると、分周回路１２ａは、クロックＣＫ１３１を所定の分周率で分周し、クロックＣＫ１３２を生成する。なお、図４には、分周器１２ａの一例として、クロックＣＫ１３１を１／２分周するものを示している。また、分周回路１２ａにより分周されるクロックＣＫ１３１は、クロック源Ａにおいて生成したクロックＣＫ１００またはクロック源Ｂにおいて生成したクロックＣＫ１００であり、分周回路１２ａは、クロック源Ａ、Ｂおよび選択回路４１ａにより共有化されている。分周されたクロックＣＫ１３２は、さらに３系統に分岐され、各クロックＣＫ１３２は遅延調整回路１３ｆ〜１３ｈにおいて遅延調整される。
【０００８】
すると、選択回路４１ｃは、選択制御回路４２より供給される制御信号に基づき、遅延調整回路１３ｃにおいて遅延調整したクロックＣＫ１３１、または遅延調整回路１３ｆにおいて遅延調整したクロックＣＫ１３２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路４１ｄは、選択制御回路４２より供給される制御信号に基づき、遅延調整回路１３ｇにおいて遅延調整したクロックＣＫ１３２、または遅延調整回路１３ｅにおいて遅延調整したクロックＣＫ１３１のどちらかを選択し、クロックＣＫ５００を出力する。また、選択回路４１ｅは、遅延調整回路１３ｈにおいて遅延調整したクロックＣＫ１３２、またはクロックＣＫ２３１のどちらかを選択し、クロックＣＫ６００を出力する。
【０００９】
このように、従来のクロック制御装置４００では分周回路１２ａをクロックＣＫ１００およびクロックＣＫ２００で共有化することにより回路規模の縮小が図られている。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のクロック制御装置４００では、クロックＣＫ１００とクロックＣＫ２００とで分周回路１２ａを共有化したため、分周したクロックＣＫ１３２をさらに分岐させなければならず、クロックの分岐の段数、および遅延調整の回数が増大している。
【００１１】
ところが、遅延調整回路１３ａ〜１３ｈを構成する各遅延回路の遅延量にはばらつきがあるので、遅延調整を行っても、各クロックの立ち上がりや立ち下がりのタイミングを完全に一致させることができない。このため、遅延調整回路を経るごとに遅延量の誤差が増加し、クロックのばらつきが増大してしまう。
【００１２】
また、回路設計時においては、各遅延調整回路の遅延量の決定に時間がかかる。これら遅延調整回路１３ａ〜１３ｈの遅延量は、回路シミュレーションにより決定している。例えば、まず、遅延調整回路１３ｆ〜１３ｈの遅延量を変化させながら各遅延量ごとに回路シミュレーションを行い、最適な遅延量を決定する。次に、同様の方法で遅延調整回路１３ｃ〜１３ｅの最適な遅延量を決定し、最後に遅延調整回路１３ａ、１３ｂの最適な遅延量を決定している。このように、従来のクロック制御装置４００は、遅延調整回路１３ａ〜１３ｈの遅延量を決定するために多数回の回路シミュレーションを行わなければならないので、半導体集積回路の設計期間を増大させている。
【００１３】
本発明は、上記のような問題点を解決するためのものであり、遅延調整を行う回数を削減することにより、クロックのばらつきの抑制、および設計期間の短縮を可能とするクロック制御装置を提供するものである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたことを特徴とする。
【００１５】
また、本発明（請求項２）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたことを特徴とする。
【００１６】
また、本発明（請求項３）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたことを特徴とする。
【００１７】
また、本発明（請求項４）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを、その各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたことを特徴とする。
【００１８】
また、本発明（請求項５）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのままの信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
【００２０】
（実施の形態１）
まず、本発明の請求項１、請求項３に記載のクロック制御装置を実施の形態１として、図面を参照しながら説明する。
図１は、本発明の実施の形態１にかかるクロック制御装置１００の回路構成を示すブロック図である。
【００２１】
図１に示すクロック制御装置は、周期が異なり非同期関係にあるクロックＣＫ１００と、クロックＣＫ２００と、クロックＣＫ３００と、の３種類のクロックに基づき、クロックＣＫ１００およびクロックＣＫ２００を分周したクロックと、クロックＣＫ１００〜ＣＫ３００と、の５種類のクロックより３種類のクロックを選択して出力するものである。
【００２２】
図１において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１２ａ、１２ｂは、クロックを分周する分周回路、１３ａ、１３ｂは、クロックＣＫ１００とその分周クロックとの遅延量を調整する遅延調整回路、１３ｃ〜１３ｆは、クロックＣＫ２００とその分周クロックとより分岐した各クロック間の遅延量を調整する遅延調整回路、１４ａ〜１４ｃは、同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１５ａ、１５ｂは、選択回路１４ａが出力するクロックより分岐した各クロック間の遅延量を調整する遅延調整回路、１５ｃ、１５ｄは、選択回路１４ｃが出力するクロックより分岐した各クロック間の遅延量を調整する遅延調整回路、１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１７ａは、同期関係にあるクロックの選択制御を行い、選択回路１４ａ〜１４ｃによる選択を制御する制御信号を供給する同期選択制御回路、１７ｂは、非同期関係にあるクロックの選択制御を行い、選択回路１６ａ〜１６ｃによる選択を制御する制御信号を供給する非同期選択制御回路である。
【００２３】
ここで、分周器１２ａは、クロック源Ａにおいて生成したクロックＣＫ１００を所定の分周率で分周し、クロックＣＫ１０１を生成する。分周器１２ｂは、クロック源Ｂにおいて生成したクロックＣＫ２００を所定の分周率で分周し、クロックＣＫ２０１を生成する。このクロックＣＫ１００とクロックＣＫ１０１とは、同期関係にあるクロックであり、クロックＣＫ２００とクロックＣＫ２０１とも、同期関係にあるクロックである。また、図１には、分周器１２ａ、１２ｂの一例として、クロックＣＫ１００、ＣＫ２００を１／２分周するものを示している。
【００２４】
遅延調整回路１３ａ〜１３ｆは、遅延回路よりなり、同期関係にあるクロック間の遅延差を最小化（遅延調整）するものである。すなわち、遅延調整回路１３ａにおいてクロックＣＫ１００の遅延量を調整し、遅延調整回路１３ｂにおいてクロックＣＫ１０１の遅延量を調整することにより、クロックＣＫ１００とクロックＣＫ１０１との遅延調整を行う。同様に、遅延調整回路１３ｃにおいて、２系統に分岐された一方のクロックＣＫ２００の遅延量を調整し、遅延調整回路１３ｄにおいて、２系統に分岐された一方のクロックＣＫ２０１の遅延量を調整し、遅延調整回路１３ｅにおいて、２系統に分岐された他方のクロックＣＫ２００の遅延量を調整し、遅延調整回路１３ｆにおいて、２系統に分岐された他方のクロックＣＫ２０１の遅延量を調整することにより、クロックＣＫ２００およびクＣＫ２０１間の遅延調整を行う。遅延調整回路１３ａ〜１３ｆによる遅延調整は、例えば、遅延量の少ないクロックを遅延させ、立ち上がりまたは立ち下がりのタイミングを、遅延量の多いクロックと一致させることにより行う。
【００２５】
選択回路１４ａ〜１４ｃは、同一クロック源より生成した同期関係にある２つのクロックより、どちらか一方を選択して出力するものである。すなわち選択回路１４ａは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ１００、またはクロックＣＫ１００を分周したクロックＣＫ１０１のどちらかを選択し、クロックＣＫ１０２を出力する。同様に、選択回路１４ｂは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ２００（２系統に分岐されたクロックＣＫ２００の一方）、またはクロックＣＫ２００を分周したクロックＣＫ２０１（２系統に分岐されたクロックＣＫ２０１の一方）のどちらかを選択し、クロックＣＫ２０２を出力し、選択回路１４ｃは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ２００（２系統に分岐されたクロックＣＫ２００の他方）、またはクロックＣＫ２０１（２系統に分岐されたクロックＣＫ２０１の他方）のどちらかを選択し、クロックＣＫ２０３を出力する。
【００２６】
遅延調整回路１５ａ〜１５ｄは遅延回路よりなり、同期関係にあるクロック間の遅延差を最小化するものである。すなわち、遅延調整回路１５ａにおいて、２系統に分岐されたＣＫ１０２の一方の遅延量を調整し、遅延調整回路１５ｂにおいて、他方の遅延量を調整することにより、両方のクロックＣＫ１０２の遅延調整を行う。同様に、遅延調整回路１５ｃにおいて、２系統に分岐されたクロックＣＫ２０３の一方の遅延量を調整し、遅延調整回路１５ｄにおいて、他方の遅延量を調整することにより、両方のクロックＣＫ２０３の遅延調整を行う。遅延調整回路１５ａ〜１５ｄによる遅延調整は、例えば、遅延量の少ないクロックを遅延させ、立ち上がりまたは立ち下がりのタイミングを、値延量の多いクロックと一致させることにより行う。
【００２７】
選択回路１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力するものである。すなわち、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロック源Ａの出力に基づき生成したクロックＣＫ１０２（２系統に分岐されたクロックＣＫ１０２の一方）、またはクロック源Ｂの出力に基づき生成したクロックＣＫ２０２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ１０２（２系統に分岐されたクロックＣＫ１０２の他方）、またはクロック源Ｂの出力に基づき生成したクロックＣＫ２０３（２系統に分岐されたクロックＣＫ２０３の一方）のどちらかを選択し、クロックＣＫ５００を出力する。このクロックＣＫ４００およびＣＫ５００は、クロックＣＫ１００、クロックＣＫ１００を分周したクロックＣＫ１０１、クロックＣＫ２００、クロックＣＫ２００を分周したクロックＣＫ２０１より選択されたクロックである。また、選択回路１６ｃは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ２０３（２系統に分岐されたクロックＣＫ２０３の他方）、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ６００に出力する。このクロックＣＫ６００は、クロックＣＫ２００、クロックＣＫ２００を分周したクロックＣＫ２０１、クロックＣＫ３００より選択されたクロックである。
【００２８】
同期選択制御回路１７ａは、図示しない制御回路の指示に基づいて、選択回路１４ａ〜１４ｃが同期関係の２系統のクロックよりどちらを選択するか、を制御するものであり、選択回路１４ａ〜１４ｃに対し、選択するクロックを指示する制御信号を供給する。また、非同期選択制御回路１７ｂは、図示しない制御回路の指示に基づいて、選択回路１６ａ〜１６ｃが非同期関係の２系統のクロックよりどちらを選択するか、を制御するものであり、選択回路１６ａ〜１６ｃに対し、選択するクロックを指示する制御信号を供給する。
【００２９】
以上のように構成されるクロック制御装置１００について、以下、その動作を説明する。
クロック源ＡにおいてクロックＣＫ１００を生成すると、分周回路１２ａはクロックＣＫ１００を分周し、クロックＣＫ１０１を出力する。これらのクロックＣＫ１００、ＣＫ１０１は、遅延調整回路１３ａ、１３ｂにおいて遅延調整される。次に、選択回路１４ａは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ１００、またはクロックＣＫ１０１のどちらかを選択し、クロックＣＫ１０２を出力する。
【００３０】
一方、クロック源ＢにおいてクロックＣＫ２００を生成すると、分周回路１２ｂはクロックＣＫ２００を分周し、クロックＣＫ２０１を出力する。また、クロックＣＫ２００は２系統に分岐し、遅延調整回路１３ｃ、１３ｅに入力する。同様に、クロックＣＫ２０１は２系統に分岐し、遅延調整回路１３ｄ、１３ｆに入力する。これらのクロックＣＫ２００、ＣＫ２０１は、遅延調整回路１３ｃ〜１３ｆにおいて遅延調整される。次に、選択回路１４ｂは、同期選択制御回路１７ａより供給される制御信号に基づき、遅延調整回路１３ｃ、１３ｄにおいて遅延調整したクロックＣＫ２００またはクロックＣＫ２０１のどちらかを選択し、クロックＣＫ２０２を出力する。同様に、選択回路１４ｃは、同期選択制御回路１７ａより供給される制御信号に基づき、遅延調整回路１３ｅ、１３ｆにおいて遅延調整したクロックＣＫ２００またはクロックＣＫ２０１のどちらかを選択し、クロックＣＫ２０３を出力する。
【００３１】
次に、２系統に分岐されたクロックＣＫ１０２が遅延調整回路１５ａ、１５ｂにおいて遅延調整され、２系統に分岐されたクロックＣＫ２０３が遅延調整回路１５ｃ、１５ｄにおいて遅延調整される。そして、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ａにおいて遅延調整したクロックＣＫ１０２、またはクロックＣＫ２０２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ｂにおいて遅延量を調整したクロックＣＫ１０２、または遅延調整回路１５ｃにおいて遅延量を調整したクロックＣＫ２０３のどちらかを選択し、クロックＣＫ５００を出力する。また、選択回路１６ｃは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ｄにおいて遅延量を調整したクロックＣＫ２０３、またはクロックＣＫ３００のどちらかを選択し、クロックＣＫ６００に出力する。
【００３２】
以上のように、本実施の形態１によるクロック制御装置１００によれば、クロックを分岐して複数の選択回路に入力することにより、選択回路を、同期関係のクロックより選択する選択回路１４ａ〜１４ｃと、非同期関係のクロックより選択する選択回路１６ａ〜１６ｃとし、遅延調整回路を、選択回路１４ａ〜１４ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１３ａ〜１３ｆと、選択回路１６ａ〜１６ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１５ａ〜１５ｄとしたので、遅延調整を行う回数を、遅延調整回路１３ａ〜１３ｆにおける遅延調整と、遅延調整回路１５ａ〜１５ｄにおける遅延調整と、の２回に抑えることにより、クロックのばらつきを容易に制御することができる。また、遅延調整を行う回数を削減したので、遅延調整回路を設計する設計期間を短縮することができる。
【００３３】
（実施の形態２）
次に、本発明の請求項２、請求項４に記載のクロック制御装置を実施の形態２として、図面を参照しながら説明する。
図２は、本発明の実施の形態２にかかるクロック制御装置２００の回路構成を示すブロック図である。なお、図２において、図１と同一または相当する部分には同一符号を付して、詳しい説明を省略する。
【００３４】
図２において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１５ａ、１５ｃは、クロックＣＫ１００より分岐した各クロック間の遅延量を調整する遅延調整回路、１５ｂ、１５ｄ、１５ｅは、クロックＣＫ２００より分岐した各クロック間の遅延量を調整する遅延調整回路、１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１２ａ〜１２ｃは、選択回路１６ａ〜１６ｃが出力するぞれぞれのクロックを分周する分周回路、１３ａ、１３ｂは、選択回路１６ａが出力するクロックとその分周クロックとの遅延量を調整する遅延調整回路、１３ｃ、１３ｄは、選択回路１６ｂが出力するクロックとその分周クロックとの遅延量を調整する遅延調整回路、１３ｅ、１３ｆは、選択回路１６ｃが出力するクロックとその分周クロックとの遅延量を調整する遅延調整回路、１４ａ〜１４ｃは、同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１７ｂは、選択回路１６ａ〜１６ｃによる選択を制御する制御信号を供給する非同期選択制御回路、１７ａは、選択回路１４ａ〜１４ｃによる選択を制御する制御信号を供給する同期選択制御回路である。
【００３５】
以上のように構成されるクロック制御装置２００について、以下、その動作を説明する。
クロック源Ａにおいて生成されたクロックＣＫ１００は２系統に分岐され、遅延調整回路１５ａ、１５ｃにおいて遅延調整される。また、クロック源Ｂにおいて生成されたクロックＣＫ２００は３系統に分岐され、遅延調整回路１５ｂ、１５ｄ、１５ｅにおいて遅延調整される。そして、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ａにおいて遅延量を調整したクロックＣＫ１００、または遅延調整回路１５ｂにおいて遅延量を調整したクロックＣＫ２００のどちらかを選択し、クロックＣＫ１１１を出力する。また、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延制御回路１５ｃにおいて遅延量を調整したクロックＣＫ１００、または、遅延調整回路１５ｄにおいて遅延量を調整したクロック２００のどちらかを選択し、クロックＣＫ２１１を出力する。選択回路１６ｃは、遅延調整回路１５ｅにおいて遅延量を調整したクロックＣＫ２００、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ３１１を出力する。
【００３６】
次に、分周回路１２ａは、クロックＣＫ１１１を分周し、クロックＣＫ１１２を出力する。遅延調整回路１３ａはクロックＣＫ１１１の遅延量を調整し、遅延調整回路１３ｂはクロックＣＫ１１２の遅延量を調整し、これらのクロック間の遅延調整を行う。そして、選択回路１４ａは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ１１１またはクロックＣＫ１１２のどちらかを選択し、クロックＣＫ４００を出力する。
【００３７】
同様に、分周回路１２ｂは、クロックＣＫ２１１を分周し、クロックＣＫ２１２を出力する。遅延回路１３ｃはクロックＣＫ２１１の遅延量を調整し、遅延回路１３ｄはクロックＣＫ２１２の遅延量を調整し、これらのクロック間の遅延調整を行う。そして、選択回路１４ｂは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ２１１またはクロックＣＫ２１２のどちらかを選択し、クロックＣＫ５００を出力する。
【００３８】
また、分周回路１２ｃは、クロックＣＫ３１１を分周し、クロックＣＫ３１２を出力する。遅延回路１３ｅはクロックＣＫ３１１の遅延量を調整し、遅延回路１３ｆはクロックＣＫ３１２の遅延量を調整し、これらのクロック間の遅延調整を行う。そして、選択回路１４ｃは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ３１１またはクロックＣＫ３１２のどちらかを選択し、クロックＣＫ６００を出力する。
【００３９】
以上のように、本実施の形態２によるクロック制御装置２００によれば、選択回路を、非同期関係のクロックより選択する選択回路１６ａ〜１６ｅと、同期関係のクロックより選択する選択回路１４ａ〜１４ｃとし、遅延調整回路を、選択回路１６ａ〜１６ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１５ａ〜１５ｅと、選択回路１４ａ〜１４ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１３ａ〜１３ｆとしたので、遅延調整を行う回数を、遅延調整回路１５ａ〜１５ｅにおける遅延調整と、遅延調整回路１３ａ〜１３ｆにおける遅延調整と、の２回に抑え、クロックのばらつきを容易に制御することができる。また、遅延調整を行う回数を削減したので、遅延調整回路を設計する設計期間を短縮することができる。
【００４０】
（実施の形態３）
次に、本発明の請求項１、請求項５に記載のクロック制御装置を実施の形態３として、図面を参照しながら説明する。
図３は、本発明の実施の形態３にかかるクロック制御装置３００の回路構成を示すブロック図である。なお、図３において、図１と同一または相当する部分には同一符号を付して、詳しい説明を省略する。
【００４１】
図３において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１２ａ、１２ｂは、クロックを分周する分周回路、１３ａ〜１３ｄは、クロックＣＫ１００とその分周クロックとより分岐した各クロック間の遅延量を調整する遅延調整回路、１３ｅ〜１３ｊは、クロックＣＫ２００とその分周クロックとより分岐した各クロック間の遅延量を調整する遅延調整回路、選択回路１４ａ〜１４ｅは、同期関係にある２系統のクロックよりどちらかを選択する選択回路、１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１７ａは、選択回路１４ａ〜１４ｅによる選択を制御する制御信号を供給する同期選択制御回路、１７ｂは、選択回路１６ａ〜１６ｃによる選択を制御する制御信号を供給する非同期選択制御回路である。
【００４２】
以上のように構成されるクロック制御装置３００について、以下、その動作を説明する。
クロック源ＡにおいてクロックＣＫ１００を生成すると、分周回路１２ａはクロックＣＫ１００を分周し、クロックＣＫ１２１を出力する。また、クロックＣＫ１００は２系統に分岐して遅延調整回路１３ａ、１３ｃに入力され、クロックＣＫ１２１は２系統に分岐して遅延調整回路１３ｂ、１３ｄに入力される。これらのクロックＣＫ１００、ＣＫ１２１は、遅延調整回路１３ａ〜１３ｄにおいて遅延調整される。次に、同期選択制御回路１７ａより供給される制御信号に基づき、選択回路１４ａは、遅延調整回路１３ａにおいて遅延量を調整したクロックＣＫ１００または遅延調整回路１３ｂにおいて遅延量を調整したクロックＣＫ１２１のどちらかを選択してクロックＣＫ１２２を出力し、選択回路１４ｂは、遅延調整回路１３ｃにおいて遅延量を調整したクロックＣＫ１００または遅延調整回路１３ｄにおいて遅延量を調整したクロックＣＫ１２１のどちらかを選択してクロックＣＫ１２３を出力する。
【００４３】
一方、クロック源ＢにおいてクロックＣＫ２００を生成すると、分周回路１２ｂはクロックＣＫ２００を分周し、クロックＣＫ２２１を出力する。また、クロックＣＫ２００は３系統に分岐して遅延調整回路１３ｅ、１３ｇ、１３ｉに入力され、クロックＣＫ２２１は３系統に分岐して遅延調整回路１３ｆ、１３ｈ、１３ｊに入力される。これらのクロックＣＫ２００、ＣＫ２２１は、遅延調整回路１３ｅ〜１３ｊにおいて遅延調整される。次に、同期選択制御信号１７ａより供給される制御信号に基づき、選択回路１４ｃは、遅延調整回路１３ｅにおいて遅延量を調整したクロックＣＫ２００または遅延調整回路１３ｆにおいて遅延量を調整したクロックＣＫ２２１のどちらかを選択してクロックＣＫ２２２を出力し、選択回路１４ｄは遅延調整回路１３ｇにおいて遅延量を調整したクロックＣＫ２００またはクロック遅延調整回路１３ｈにおいて遅延量を調整したＣＫ２２１のどちらかを選択してクロックＣＫ２２３を出力し、選択回路１４ｅは遅延調整回路１３ｉにおいて遅延量を調整したクロックＣＫ２００または遅延調整回路１３ｊにおいて遅延量を調整したクロックＣＫ２２１のどちらかを選択してクロックＣＫ２２４を出力する。
【００４４】
クロックＣＫ１２２、ＣＫ１２３、ＣＫ２２２〜ＣＫ２２４が出力されると、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ１２２またはクロックＣＫ２２２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ１２３またはクロックＣＫ２２３のどちらかを選択し、クロックＣＫ５００を出力する。また、選択回路１６ｃは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ２２４、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ６００を出力する。
【００４５】
以上のように、本実施の形態３によるクロック制御装置３００によれば、クロックを分岐して複数の選択回路に入力することにより、選択回路を、同期関係のクロックより選択する選択回路１４ａ〜１４ｅと、非同期関係のクロックより選択する選択回路１６ａ〜１６ｃとし、遅延調整回路を、選択回路１４ａ〜１４ｅに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１３ａ〜１３ｊとしたので、遅延調整回数を１回に抑えることにより、実施の形態１および実施の形態２によるクロック制御装置よりも精度よく、クロックのばらつきを制御することができる。また、遅延調整を行う回数を削減したので、遅延回路を設計する設計期間を、実施の形態１および実施の形態２によるクロック制御装置よりも短縮することができる。
【００４６】
【発明の効果】
以上のように、本発明（請求項１）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記同期選択回路に入力する前に実施する遅延調整と、上記非同期選択回路に入力する前に実施する遅延調整と、の２回、あるいは、上記同期選択回路に入力する前に実施する遅延調整の１回に抑えることができる。
【００４７】
また、本発明（請求項２）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記非同期選択回路に入力する前に実施する遅延調整と、上記同期選択回路に入力する前に実施する遅延調整と、の２回に抑えることができる。
【００４８】
また、本発明（請求項３）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記同期選択回路に入力する前に実施する遅延調整と、上記非同期選択回路に入力する前に実施する遅延調整と、の２回に抑えることにより、クロックのばらつきを容易に制御することができる。また、上記遅延調整回路を２段のみ、としたので、上記遅延調整回路を設計する設計期間を短縮することができる。
【００４９】
また、本発明（請求項４）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを、その各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記非同期選択回路に入力する前に実施する遅延調整と、上記同期選択回路に入力する前に実施する遅延調整と、の２回に抑えることにより、クロックのばらつきを容易に制御することができる。また、上記遅延調整回路を２段のみ、としたので、上記遅延調整回路を設計する設計期間を短縮することができる。
【００５０】
また、本発明（請求項５）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのままの信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記同期選択回路に入力する前に実施する遅延調整の１回に抑えることにより、上記請求項１および上記請求項２によるクロック制御装置より精度よく、クロックのばらつきを制御することができる。また、上記遅延調整回路を１段のみ、としたので、上記請求項１および上記請求項２によるクロック制御装置よりも、上記遅延調整回路を設計する設計期間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるクロック制御装置の回路構成を示すブロック図である。
【図２】本発明の実施の形態２によるクロック制御装置の回路構成を示すブロック図である。
【図３】本発明の実施の形態３によるクロック制御装置の回路構成を示すブロック図である。
【図４】従来のクロック制御装置の回路構成を示すブロック図である。
【符号の説明】
１００、２００、３００ クロック制御装置
ＣＫ１００、ＣＫ２００、ＣＫ３００ クロック
１２ａ、１２ｂ、１２ｃ 分周回路
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇ、１３ｈ、１３ｉ、１３ｊ 遅延調整回路
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ 選択回路
１５ａ、１５ｂ、１５ｃ、１５ｄ、１５ｅ 遅延調整回路
１６ａ、１６ｂ、１６ｃ 選択回路
１７ａ 同期選択制御回路
１７ｂ 非同期選択制御回路
【発明の属する技術分野】
本発明はクロック制御装置に関し、特に、クロックの分岐を削減することにより遅延調整の実施回数を削減し、クロックのばらつきの抑制、および設計時間の短縮を可能にしたクロック制御装置を提供するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の多機能化、集積度の進歩には目覚ましいものがあり、ＩＴ（Information Technology）機器や家電製品の高機能化や低消費電力化等に大きく貢献している。このような半導体集積回路では、クロックを複数系統有し、処理の状態によって使用するクロックを選択するものもあり、半導体集積回路の高機能化にともない、クロック制御装置の複雑化が進んでいる。このため、クロック制御装置では、同一機能を有する論理回路の共有化により、回路規模の縮小が図られていた。
【０００３】
以下、従来のクロック制御装置４００について、図４を参照しながら説明する。
図４に示すクロック制御装置は、周期が異なり非同期関係にあるクロックＣＫ１００と、クロックＣＫ２００と、クロックＣＫ３００と、の３種類のクロックに基づき、クロックＣＫ１００およびクロックＣＫ２００を分周したクロックと、クロックＣＫ１００〜ＣＫ３００と、の５種類のクロックより３種類のクロックを選択して出力するものである。
【０００４】
図４において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１２ａは、クロックを分周する分周回路、１３ａ〜１３ｈは、同期関係にあるクロック間の遅延量を調整する遅延調整回路、４１ａ〜４１ｅは、同期関係または非同期関係にある２つのクロックよりどちらかを選択する選択回路、４２は、選択回路４１ａ〜４１ｅによる選択を制御する制御信号を供給する選択制御回路である。
【０００５】
ここで、遅延調整回路１３ａ〜１３ｈは、遅延回路よりなり、分岐したクロックなど、同期関係にあるクロック間の遅延差を最小化（遅延調整）するものである。分岐した各クロックは、配線長などの影響により遅延量に差が生じるため、位相が一致しない。遅延調整は、この遅延差を調整するために行うものであり、例えば、分岐した各クロックのうち遅延量の少ないクロックを遅延させることにより、立ち上がりまたは立ち下がりのタイミングを、遅延量の多いクロックと一致させる。
【０００６】
以上のように構成されるクロック制御装置４００について、以下、その動作を説明する。
クロック源Ｂにおいて生成されたクロックＣＫ２００は、２系統に分岐され、遅延調整回路１３ａ、１３ｂに入力される。遅延調整回路１３ａ、１３ｂは、２系統に分岐されたクロックＣＫ２００の遅延量を調整することにより、各クロックＣＫ２００の遅延調整を行う。次に、選択回路４１ａは、選択制御回路４２より供給される制御信号に基づき、クロック源Ａにおいて生成されたクロックＣＫ１００、または遅延調整回路１３ａにおいて遅延調整したクロックＣＫ２００のどちらかを選択し、クロックＣＫ１３１を出力する。また、選択回路４１ｂは、選択制御回路４２より供給される制御信号に基づき、遅延調整回路１３ｂにおいて遅延調整したクロックＣＫ２００、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ２３１を出力する。
【０００７】
次に、３系統に分岐されたクロックＣＫ１３１が、遅延調整回路１３ｃ〜１３ｅにおいて遅延調整され、選択回路４１ｃ、４１ｄと、分周回路１２ａと、に入力される。すると、分周回路１２ａは、クロックＣＫ１３１を所定の分周率で分周し、クロックＣＫ１３２を生成する。なお、図４には、分周器１２ａの一例として、クロックＣＫ１３１を１／２分周するものを示している。また、分周回路１２ａにより分周されるクロックＣＫ１３１は、クロック源Ａにおいて生成したクロックＣＫ１００またはクロック源Ｂにおいて生成したクロックＣＫ１００であり、分周回路１２ａは、クロック源Ａ、Ｂおよび選択回路４１ａにより共有化されている。分周されたクロックＣＫ１３２は、さらに３系統に分岐され、各クロックＣＫ１３２は遅延調整回路１３ｆ〜１３ｈにおいて遅延調整される。
【０００８】
すると、選択回路４１ｃは、選択制御回路４２より供給される制御信号に基づき、遅延調整回路１３ｃにおいて遅延調整したクロックＣＫ１３１、または遅延調整回路１３ｆにおいて遅延調整したクロックＣＫ１３２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路４１ｄは、選択制御回路４２より供給される制御信号に基づき、遅延調整回路１３ｇにおいて遅延調整したクロックＣＫ１３２、または遅延調整回路１３ｅにおいて遅延調整したクロックＣＫ１３１のどちらかを選択し、クロックＣＫ５００を出力する。また、選択回路４１ｅは、遅延調整回路１３ｈにおいて遅延調整したクロックＣＫ１３２、またはクロックＣＫ２３１のどちらかを選択し、クロックＣＫ６００を出力する。
【０００９】
このように、従来のクロック制御装置４００では分周回路１２ａをクロックＣＫ１００およびクロックＣＫ２００で共有化することにより回路規模の縮小が図られている。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のクロック制御装置４００では、クロックＣＫ１００とクロックＣＫ２００とで分周回路１２ａを共有化したため、分周したクロックＣＫ１３２をさらに分岐させなければならず、クロックの分岐の段数、および遅延調整の回数が増大している。
【００１１】
ところが、遅延調整回路１３ａ〜１３ｈを構成する各遅延回路の遅延量にはばらつきがあるので、遅延調整を行っても、各クロックの立ち上がりや立ち下がりのタイミングを完全に一致させることができない。このため、遅延調整回路を経るごとに遅延量の誤差が増加し、クロックのばらつきが増大してしまう。
【００１２】
また、回路設計時においては、各遅延調整回路の遅延量の決定に時間がかかる。これら遅延調整回路１３ａ〜１３ｈの遅延量は、回路シミュレーションにより決定している。例えば、まず、遅延調整回路１３ｆ〜１３ｈの遅延量を変化させながら各遅延量ごとに回路シミュレーションを行い、最適な遅延量を決定する。次に、同様の方法で遅延調整回路１３ｃ〜１３ｅの最適な遅延量を決定し、最後に遅延調整回路１３ａ、１３ｂの最適な遅延量を決定している。このように、従来のクロック制御装置４００は、遅延調整回路１３ａ〜１３ｈの遅延量を決定するために多数回の回路シミュレーションを行わなければならないので、半導体集積回路の設計期間を増大させている。
【００１３】
本発明は、上記のような問題点を解決するためのものであり、遅延調整を行う回数を削減することにより、クロックのばらつきの抑制、および設計期間の短縮を可能とするクロック制御装置を提供するものである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたことを特徴とする。
【００１５】
また、本発明（請求項２）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたことを特徴とする。
【００１６】
また、本発明（請求項３）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたことを特徴とする。
【００１７】
また、本発明（請求項４）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを、その各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたことを特徴とする。
【００１８】
また、本発明（請求項５）にかかるクロック制御装置は、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのままの信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
【００２０】
（実施の形態１）
まず、本発明の請求項１、請求項３に記載のクロック制御装置を実施の形態１として、図面を参照しながら説明する。
図１は、本発明の実施の形態１にかかるクロック制御装置１００の回路構成を示すブロック図である。
【００２１】
図１に示すクロック制御装置は、周期が異なり非同期関係にあるクロックＣＫ１００と、クロックＣＫ２００と、クロックＣＫ３００と、の３種類のクロックに基づき、クロックＣＫ１００およびクロックＣＫ２００を分周したクロックと、クロックＣＫ１００〜ＣＫ３００と、の５種類のクロックより３種類のクロックを選択して出力するものである。
【００２２】
図１において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１２ａ、１２ｂは、クロックを分周する分周回路、１３ａ、１３ｂは、クロックＣＫ１００とその分周クロックとの遅延量を調整する遅延調整回路、１３ｃ〜１３ｆは、クロックＣＫ２００とその分周クロックとより分岐した各クロック間の遅延量を調整する遅延調整回路、１４ａ〜１４ｃは、同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１５ａ、１５ｂは、選択回路１４ａが出力するクロックより分岐した各クロック間の遅延量を調整する遅延調整回路、１５ｃ、１５ｄは、選択回路１４ｃが出力するクロックより分岐した各クロック間の遅延量を調整する遅延調整回路、１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１７ａは、同期関係にあるクロックの選択制御を行い、選択回路１４ａ〜１４ｃによる選択を制御する制御信号を供給する同期選択制御回路、１７ｂは、非同期関係にあるクロックの選択制御を行い、選択回路１６ａ〜１６ｃによる選択を制御する制御信号を供給する非同期選択制御回路である。
【００２３】
ここで、分周器１２ａは、クロック源Ａにおいて生成したクロックＣＫ１００を所定の分周率で分周し、クロックＣＫ１０１を生成する。分周器１２ｂは、クロック源Ｂにおいて生成したクロックＣＫ２００を所定の分周率で分周し、クロックＣＫ２０１を生成する。このクロックＣＫ１００とクロックＣＫ１０１とは、同期関係にあるクロックであり、クロックＣＫ２００とクロックＣＫ２０１とも、同期関係にあるクロックである。また、図１には、分周器１２ａ、１２ｂの一例として、クロックＣＫ１００、ＣＫ２００を１／２分周するものを示している。
【００２４】
遅延調整回路１３ａ〜１３ｆは、遅延回路よりなり、同期関係にあるクロック間の遅延差を最小化（遅延調整）するものである。すなわち、遅延調整回路１３ａにおいてクロックＣＫ１００の遅延量を調整し、遅延調整回路１３ｂにおいてクロックＣＫ１０１の遅延量を調整することにより、クロックＣＫ１００とクロックＣＫ１０１との遅延調整を行う。同様に、遅延調整回路１３ｃにおいて、２系統に分岐された一方のクロックＣＫ２００の遅延量を調整し、遅延調整回路１３ｄにおいて、２系統に分岐された一方のクロックＣＫ２０１の遅延量を調整し、遅延調整回路１３ｅにおいて、２系統に分岐された他方のクロックＣＫ２００の遅延量を調整し、遅延調整回路１３ｆにおいて、２系統に分岐された他方のクロックＣＫ２０１の遅延量を調整することにより、クロックＣＫ２００およびクＣＫ２０１間の遅延調整を行う。遅延調整回路１３ａ〜１３ｆによる遅延調整は、例えば、遅延量の少ないクロックを遅延させ、立ち上がりまたは立ち下がりのタイミングを、遅延量の多いクロックと一致させることにより行う。
【００２５】
選択回路１４ａ〜１４ｃは、同一クロック源より生成した同期関係にある２つのクロックより、どちらか一方を選択して出力するものである。すなわち選択回路１４ａは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ１００、またはクロックＣＫ１００を分周したクロックＣＫ１０１のどちらかを選択し、クロックＣＫ１０２を出力する。同様に、選択回路１４ｂは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ２００（２系統に分岐されたクロックＣＫ２００の一方）、またはクロックＣＫ２００を分周したクロックＣＫ２０１（２系統に分岐されたクロックＣＫ２０１の一方）のどちらかを選択し、クロックＣＫ２０２を出力し、選択回路１４ｃは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ２００（２系統に分岐されたクロックＣＫ２００の他方）、またはクロックＣＫ２０１（２系統に分岐されたクロックＣＫ２０１の他方）のどちらかを選択し、クロックＣＫ２０３を出力する。
【００２６】
遅延調整回路１５ａ〜１５ｄは遅延回路よりなり、同期関係にあるクロック間の遅延差を最小化するものである。すなわち、遅延調整回路１５ａにおいて、２系統に分岐されたＣＫ１０２の一方の遅延量を調整し、遅延調整回路１５ｂにおいて、他方の遅延量を調整することにより、両方のクロックＣＫ１０２の遅延調整を行う。同様に、遅延調整回路１５ｃにおいて、２系統に分岐されたクロックＣＫ２０３の一方の遅延量を調整し、遅延調整回路１５ｄにおいて、他方の遅延量を調整することにより、両方のクロックＣＫ２０３の遅延調整を行う。遅延調整回路１５ａ〜１５ｄによる遅延調整は、例えば、遅延量の少ないクロックを遅延させ、立ち上がりまたは立ち下がりのタイミングを、値延量の多いクロックと一致させることにより行う。
【００２７】
選択回路１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力するものである。すなわち、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロック源Ａの出力に基づき生成したクロックＣＫ１０２（２系統に分岐されたクロックＣＫ１０２の一方）、またはクロック源Ｂの出力に基づき生成したクロックＣＫ２０２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ１０２（２系統に分岐されたクロックＣＫ１０２の他方）、またはクロック源Ｂの出力に基づき生成したクロックＣＫ２０３（２系統に分岐されたクロックＣＫ２０３の一方）のどちらかを選択し、クロックＣＫ５００を出力する。このクロックＣＫ４００およびＣＫ５００は、クロックＣＫ１００、クロックＣＫ１００を分周したクロックＣＫ１０１、クロックＣＫ２００、クロックＣＫ２００を分周したクロックＣＫ２０１より選択されたクロックである。また、選択回路１６ｃは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ２０３（２系統に分岐されたクロックＣＫ２０３の他方）、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ６００に出力する。このクロックＣＫ６００は、クロックＣＫ２００、クロックＣＫ２００を分周したクロックＣＫ２０１、クロックＣＫ３００より選択されたクロックである。
【００２８】
同期選択制御回路１７ａは、図示しない制御回路の指示に基づいて、選択回路１４ａ〜１４ｃが同期関係の２系統のクロックよりどちらを選択するか、を制御するものであり、選択回路１４ａ〜１４ｃに対し、選択するクロックを指示する制御信号を供給する。また、非同期選択制御回路１７ｂは、図示しない制御回路の指示に基づいて、選択回路１６ａ〜１６ｃが非同期関係の２系統のクロックよりどちらを選択するか、を制御するものであり、選択回路１６ａ〜１６ｃに対し、選択するクロックを指示する制御信号を供給する。
【００２９】
以上のように構成されるクロック制御装置１００について、以下、その動作を説明する。
クロック源ＡにおいてクロックＣＫ１００を生成すると、分周回路１２ａはクロックＣＫ１００を分周し、クロックＣＫ１０１を出力する。これらのクロックＣＫ１００、ＣＫ１０１は、遅延調整回路１３ａ、１３ｂにおいて遅延調整される。次に、選択回路１４ａは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ１００、またはクロックＣＫ１０１のどちらかを選択し、クロックＣＫ１０２を出力する。
【００３０】
一方、クロック源ＢにおいてクロックＣＫ２００を生成すると、分周回路１２ｂはクロックＣＫ２００を分周し、クロックＣＫ２０１を出力する。また、クロックＣＫ２００は２系統に分岐し、遅延調整回路１３ｃ、１３ｅに入力する。同様に、クロックＣＫ２０１は２系統に分岐し、遅延調整回路１３ｄ、１３ｆに入力する。これらのクロックＣＫ２００、ＣＫ２０１は、遅延調整回路１３ｃ〜１３ｆにおいて遅延調整される。次に、選択回路１４ｂは、同期選択制御回路１７ａより供給される制御信号に基づき、遅延調整回路１３ｃ、１３ｄにおいて遅延調整したクロックＣＫ２００またはクロックＣＫ２０１のどちらかを選択し、クロックＣＫ２０２を出力する。同様に、選択回路１４ｃは、同期選択制御回路１７ａより供給される制御信号に基づき、遅延調整回路１３ｅ、１３ｆにおいて遅延調整したクロックＣＫ２００またはクロックＣＫ２０１のどちらかを選択し、クロックＣＫ２０３を出力する。
【００３１】
次に、２系統に分岐されたクロックＣＫ１０２が遅延調整回路１５ａ、１５ｂにおいて遅延調整され、２系統に分岐されたクロックＣＫ２０３が遅延調整回路１５ｃ、１５ｄにおいて遅延調整される。そして、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ａにおいて遅延調整したクロックＣＫ１０２、またはクロックＣＫ２０２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ｂにおいて遅延量を調整したクロックＣＫ１０２、または遅延調整回路１５ｃにおいて遅延量を調整したクロックＣＫ２０３のどちらかを選択し、クロックＣＫ５００を出力する。また、選択回路１６ｃは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ｄにおいて遅延量を調整したクロックＣＫ２０３、またはクロックＣＫ３００のどちらかを選択し、クロックＣＫ６００に出力する。
【００３２】
以上のように、本実施の形態１によるクロック制御装置１００によれば、クロックを分岐して複数の選択回路に入力することにより、選択回路を、同期関係のクロックより選択する選択回路１４ａ〜１４ｃと、非同期関係のクロックより選択する選択回路１６ａ〜１６ｃとし、遅延調整回路を、選択回路１４ａ〜１４ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１３ａ〜１３ｆと、選択回路１６ａ〜１６ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１５ａ〜１５ｄとしたので、遅延調整を行う回数を、遅延調整回路１３ａ〜１３ｆにおける遅延調整と、遅延調整回路１５ａ〜１５ｄにおける遅延調整と、の２回に抑えることにより、クロックのばらつきを容易に制御することができる。また、遅延調整を行う回数を削減したので、遅延調整回路を設計する設計期間を短縮することができる。
【００３３】
（実施の形態２）
次に、本発明の請求項２、請求項４に記載のクロック制御装置を実施の形態２として、図面を参照しながら説明する。
図２は、本発明の実施の形態２にかかるクロック制御装置２００の回路構成を示すブロック図である。なお、図２において、図１と同一または相当する部分には同一符号を付して、詳しい説明を省略する。
【００３４】
図２において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１５ａ、１５ｃは、クロックＣＫ１００より分岐した各クロック間の遅延量を調整する遅延調整回路、１５ｂ、１５ｄ、１５ｅは、クロックＣＫ２００より分岐した各クロック間の遅延量を調整する遅延調整回路、１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１２ａ〜１２ｃは、選択回路１６ａ〜１６ｃが出力するぞれぞれのクロックを分周する分周回路、１３ａ、１３ｂは、選択回路１６ａが出力するクロックとその分周クロックとの遅延量を調整する遅延調整回路、１３ｃ、１３ｄは、選択回路１６ｂが出力するクロックとその分周クロックとの遅延量を調整する遅延調整回路、１３ｅ、１３ｆは、選択回路１６ｃが出力するクロックとその分周クロックとの遅延量を調整する遅延調整回路、１４ａ〜１４ｃは、同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１７ｂは、選択回路１６ａ〜１６ｃによる選択を制御する制御信号を供給する非同期選択制御回路、１７ａは、選択回路１４ａ〜１４ｃによる選択を制御する制御信号を供給する同期選択制御回路である。
【００３５】
以上のように構成されるクロック制御装置２００について、以下、その動作を説明する。
クロック源Ａにおいて生成されたクロックＣＫ１００は２系統に分岐され、遅延調整回路１５ａ、１５ｃにおいて遅延調整される。また、クロック源Ｂにおいて生成されたクロックＣＫ２００は３系統に分岐され、遅延調整回路１５ｂ、１５ｄ、１５ｅにおいて遅延調整される。そして、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延調整回路１５ａにおいて遅延量を調整したクロックＣＫ１００、または遅延調整回路１５ｂにおいて遅延量を調整したクロックＣＫ２００のどちらかを選択し、クロックＣＫ１１１を出力する。また、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、遅延制御回路１５ｃにおいて遅延量を調整したクロックＣＫ１００、または、遅延調整回路１５ｄにおいて遅延量を調整したクロック２００のどちらかを選択し、クロックＣＫ２１１を出力する。選択回路１６ｃは、遅延調整回路１５ｅにおいて遅延量を調整したクロックＣＫ２００、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ３１１を出力する。
【００３６】
次に、分周回路１２ａは、クロックＣＫ１１１を分周し、クロックＣＫ１１２を出力する。遅延調整回路１３ａはクロックＣＫ１１１の遅延量を調整し、遅延調整回路１３ｂはクロックＣＫ１１２の遅延量を調整し、これらのクロック間の遅延調整を行う。そして、選択回路１４ａは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ１１１またはクロックＣＫ１１２のどちらかを選択し、クロックＣＫ４００を出力する。
【００３７】
同様に、分周回路１２ｂは、クロックＣＫ２１１を分周し、クロックＣＫ２１２を出力する。遅延回路１３ｃはクロックＣＫ２１１の遅延量を調整し、遅延回路１３ｄはクロックＣＫ２１２の遅延量を調整し、これらのクロック間の遅延調整を行う。そして、選択回路１４ｂは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ２１１またはクロックＣＫ２１２のどちらかを選択し、クロックＣＫ５００を出力する。
【００３８】
また、分周回路１２ｃは、クロックＣＫ３１１を分周し、クロックＣＫ３１２を出力する。遅延回路１３ｅはクロックＣＫ３１１の遅延量を調整し、遅延回路１３ｆはクロックＣＫ３１２の遅延量を調整し、これらのクロック間の遅延調整を行う。そして、選択回路１４ｃは、同期選択制御回路１７ａより供給される制御信号に基づき、クロックＣＫ３１１またはクロックＣＫ３１２のどちらかを選択し、クロックＣＫ６００を出力する。
【００３９】
以上のように、本実施の形態２によるクロック制御装置２００によれば、選択回路を、非同期関係のクロックより選択する選択回路１６ａ〜１６ｅと、同期関係のクロックより選択する選択回路１４ａ〜１４ｃとし、遅延調整回路を、選択回路１６ａ〜１６ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１５ａ〜１５ｅと、選択回路１４ａ〜１４ｃに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１３ａ〜１３ｆとしたので、遅延調整を行う回数を、遅延調整回路１５ａ〜１５ｅにおける遅延調整と、遅延調整回路１３ａ〜１３ｆにおける遅延調整と、の２回に抑え、クロックのばらつきを容易に制御することができる。また、遅延調整を行う回数を削減したので、遅延調整回路を設計する設計期間を短縮することができる。
【００４０】
（実施の形態３）
次に、本発明の請求項１、請求項５に記載のクロック制御装置を実施の形態３として、図面を参照しながら説明する。
図３は、本発明の実施の形態３にかかるクロック制御装置３００の回路構成を示すブロック図である。なお、図３において、図１と同一または相当する部分には同一符号を付して、詳しい説明を省略する。
【００４１】
図３において、Ａ、Ｂ、Ｃは、周期が異なり、非同期関係にあるクロックＣＫ１００、ＣＫ２００、ＣＫ３００を生成するクロック源、１２ａ、１２ｂは、クロックを分周する分周回路、１３ａ〜１３ｄは、クロックＣＫ１００とその分周クロックとより分岐した各クロック間の遅延量を調整する遅延調整回路、１３ｅ〜１３ｊは、クロックＣＫ２００とその分周クロックとより分岐した各クロック間の遅延量を調整する遅延調整回路、選択回路１４ａ〜１４ｅは、同期関係にある２系統のクロックよりどちらかを選択する選択回路、１６ａ〜１６ｃは、非同期関係にある２系統のクロックよりどちらかを選択して出力する選択回路、１７ａは、選択回路１４ａ〜１４ｅによる選択を制御する制御信号を供給する同期選択制御回路、１７ｂは、選択回路１６ａ〜１６ｃによる選択を制御する制御信号を供給する非同期選択制御回路である。
【００４２】
以上のように構成されるクロック制御装置３００について、以下、その動作を説明する。
クロック源ＡにおいてクロックＣＫ１００を生成すると、分周回路１２ａはクロックＣＫ１００を分周し、クロックＣＫ１２１を出力する。また、クロックＣＫ１００は２系統に分岐して遅延調整回路１３ａ、１３ｃに入力され、クロックＣＫ１２１は２系統に分岐して遅延調整回路１３ｂ、１３ｄに入力される。これらのクロックＣＫ１００、ＣＫ１２１は、遅延調整回路１３ａ〜１３ｄにおいて遅延調整される。次に、同期選択制御回路１７ａより供給される制御信号に基づき、選択回路１４ａは、遅延調整回路１３ａにおいて遅延量を調整したクロックＣＫ１００または遅延調整回路１３ｂにおいて遅延量を調整したクロックＣＫ１２１のどちらかを選択してクロックＣＫ１２２を出力し、選択回路１４ｂは、遅延調整回路１３ｃにおいて遅延量を調整したクロックＣＫ１００または遅延調整回路１３ｄにおいて遅延量を調整したクロックＣＫ１２１のどちらかを選択してクロックＣＫ１２３を出力する。
【００４３】
一方、クロック源ＢにおいてクロックＣＫ２００を生成すると、分周回路１２ｂはクロックＣＫ２００を分周し、クロックＣＫ２２１を出力する。また、クロックＣＫ２００は３系統に分岐して遅延調整回路１３ｅ、１３ｇ、１３ｉに入力され、クロックＣＫ２２１は３系統に分岐して遅延調整回路１３ｆ、１３ｈ、１３ｊに入力される。これらのクロックＣＫ２００、ＣＫ２２１は、遅延調整回路１３ｅ〜１３ｊにおいて遅延調整される。次に、同期選択制御信号１７ａより供給される制御信号に基づき、選択回路１４ｃは、遅延調整回路１３ｅにおいて遅延量を調整したクロックＣＫ２００または遅延調整回路１３ｆにおいて遅延量を調整したクロックＣＫ２２１のどちらかを選択してクロックＣＫ２２２を出力し、選択回路１４ｄは遅延調整回路１３ｇにおいて遅延量を調整したクロックＣＫ２００またはクロック遅延調整回路１３ｈにおいて遅延量を調整したＣＫ２２１のどちらかを選択してクロックＣＫ２２３を出力し、選択回路１４ｅは遅延調整回路１３ｉにおいて遅延量を調整したクロックＣＫ２００または遅延調整回路１３ｊにおいて遅延量を調整したクロックＣＫ２２１のどちらかを選択してクロックＣＫ２２４を出力する。
【００４４】
クロックＣＫ１２２、ＣＫ１２３、ＣＫ２２２〜ＣＫ２２４が出力されると、選択回路１６ａは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ１２２またはクロックＣＫ２２２のどちらかを選択し、クロックＣＫ４００を出力する。同様に、選択回路１６ｂは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ１２３またはクロックＣＫ２２３のどちらかを選択し、クロックＣＫ５００を出力する。また、選択回路１６ｃは、非同期選択制御回路１７ｂより供給される制御信号に基づき、クロックＣＫ２２４、またはクロック源Ｃにおいて生成したクロックＣＫ３００のどちらかを選択し、クロックＣＫ６００を出力する。
【００４５】
以上のように、本実施の形態３によるクロック制御装置３００によれば、クロックを分岐して複数の選択回路に入力することにより、選択回路を、同期関係のクロックより選択する選択回路１４ａ〜１４ｅと、非同期関係のクロックより選択する選択回路１６ａ〜１６ｃとし、遅延調整回路を、選択回路１４ａ〜１４ｅに入力する前に同期関係のクロック間の遅延調整を行う遅延調整回路１３ａ〜１３ｊとしたので、遅延調整回数を１回に抑えることにより、実施の形態１および実施の形態２によるクロック制御装置よりも精度よく、クロックのばらつきを制御することができる。また、遅延調整を行う回数を削減したので、遅延回路を設計する設計期間を、実施の形態１および実施の形態２によるクロック制御装置よりも短縮することができる。
【００４６】
【発明の効果】
以上のように、本発明（請求項１）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記同期選択回路に入力する前に実施する遅延調整と、上記非同期選択回路に入力する前に実施する遅延調整と、の２回、あるいは、上記同期選択回路に入力する前に実施する遅延調整の１回に抑えることができる。
【００４７】
また、本発明（請求項２）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記非同期選択回路に入力する前に実施する遅延調整と、上記同期選択回路に入力する前に実施する遅延調整と、の２回に抑えることができる。
【００４８】
また、本発明（請求項３）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記同期選択回路に入力する前に実施する遅延調整と、上記非同期選択回路に入力する前に実施する遅延調整と、の２回に抑えることにより、クロックのばらつきを容易に制御することができる。また、上記遅延調整回路を２段のみ、としたので、上記遅延調整回路を設計する設計期間を短縮することができる。
【００４９】
また、本発明（請求項４）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、上記非同期選択回路段からの出力クロックおよびその分周クロックを、その各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記非同期選択回路に入力する前に実施する遅延調整と、上記同期選択回路に入力する前に実施する遅延調整と、の２回に抑えることにより、クロックのばらつきを容易に制御することができる。また、上記遅延調整回路を２段のみ、としたので、上記遅延調整回路を設計する設計期間を短縮することができる。
【００５０】
また、本発明（請求項５）のクロック制御装置によれば、周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、上記同期選択回路段の各同期選択回路からの、そのままの信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、を備えたもの、としたので、遅延調整を行う回数を、上記同期選択回路に入力する前に実施する遅延調整の１回に抑えることにより、上記請求項１および上記請求項２によるクロック制御装置より精度よく、クロックのばらつきを制御することができる。また、上記遅延調整回路を１段のみ、としたので、上記請求項１および上記請求項２によるクロック制御装置よりも、上記遅延調整回路を設計する設計期間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるクロック制御装置の回路構成を示すブロック図である。
【図２】本発明の実施の形態２によるクロック制御装置の回路構成を示すブロック図である。
【図３】本発明の実施の形態３によるクロック制御装置の回路構成を示すブロック図である。
【図４】従来のクロック制御装置の回路構成を示すブロック図である。
【符号の説明】
１００、２００、３００ クロック制御装置
ＣＫ１００、ＣＫ２００、ＣＫ３００ クロック
１２ａ、１２ｂ、１２ｃ 分周回路
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇ、１３ｈ、１３ｉ、１３ｊ 遅延調整回路
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ 選択回路
１５ａ、１５ｂ、１５ｃ、１５ｄ、１５ｅ 遅延調整回路
１６ａ、１６ｂ、１６ｃ 選択回路
１７ａ 同期選択制御回路
１７ｂ 非同期選択制御回路
Claims (5)
- 周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、
上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、
上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、
を備えたことを特徴とするクロック制御装置。 - 周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、
上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、
上記非同期選択回路段からの出力クロックおよびその分周クロックを入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、
を備えたことを特徴とするクロック制御装置。 - 周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、
上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックを、あるいは、上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、
上記同期選択回路段の各同期選択回路からの、そのそのままの信号線、および分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、
を備えたことを特徴とするクロック制御装置。 - 周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、
上記複数のクロック源からの、各々分岐した信号線を含む複数のクロック信号の，その各々に遅延調整回路を介した信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、
上記非同期選択回路段からの出力クロックおよびその分周クロックを、その各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、
を備えたことを特徴とするクロック制御装置。 - 周期が異なり非同期関係にあるクロックを生成する複数のクロック源より生成した複数のクロックより所要のクロックを選択出力するクロック制御装置において、
上記複数のクロック源の一つを除く複数のクロック源からのクロックおよびその分周クロックの，分岐した信号線を含む複数のクロック信号を、それらの各々に遅延調整回路を介して、入力とし、所要の同期クロック間でのクロックの選択を行う複数の同期選択回路を備えた同期選択回路段と、
上記同期選択回路段の各同期選択回路からの、そのままの信号線、および上記複数のクロック源のうちの一つのそのままの信号線を、入力とし、非同期クロック間での選択を行う複数の非同期選択回路を備えた非同期選択回路段と、
を備えたことを特徴とするクロック制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110324A JP3980921B2 (ja) | 2002-04-12 | 2002-04-12 | クロック制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110324A JP3980921B2 (ja) | 2002-04-12 | 2002-04-12 | クロック制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303031A JP2003303031A (ja) | 2003-10-24 |
| JP3980921B2 true JP3980921B2 (ja) | 2007-09-26 |
Family
ID=29393496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110324A Expired - Fee Related JP3980921B2 (ja) | 2002-04-12 | 2002-04-12 | クロック制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3980921B2 (ja) |
-
2002
- 2002-04-12 JP JP2002110324A patent/JP3980921B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003303031A (ja) | 2003-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6242228B2 (ja) | クロック生成方法およびクロック生成回路 | |
| US5317601A (en) | Clock distribution system for an integrated circuit device | |
| JP2005269635A (ja) | プログラム可能な論理用の高い構成能力を有するｐｌｌアーキテクチャ | |
| JPH0519892A (ja) | 可変クロツク分周回路 | |
| US9898035B2 (en) | Clock synchronization method | |
| JP2001148690A (ja) | クロック発生装置 | |
| US6570423B1 (en) | Programmable current source adjustment of leakage current for phase locked loop | |
| JPH06318123A (ja) | 半導体集積回路 | |
| JPS63211919A (ja) | クロツク発生回路 | |
| US7162705B2 (en) | Dynamically reconfiguring clock domains on a chip | |
| JP3980921B2 (ja) | クロック制御装置 | |
| JP2007065756A (ja) | クロック制御回路、クロック制御方法、半導体集積回路装置、及び電子機器 | |
| US6791384B2 (en) | Delay adjustment circuit for delay locked loop | |
| WO2006030905A1 (ja) | クロック生成回路、及びクロック生成方法 | |
| JP2002366250A (ja) | クロック信号調整回路 | |
| JP4265440B2 (ja) | マイクロコンピュータ及びエミュレーション装置 | |
| KR20040076977A (ko) | 클럭 트리 합성 장치 및 방법 | |
| JPH09331242A (ja) | 異相信号間の相対スキュー制御方法 | |
| JP2988360B2 (ja) | クロック生成回路 | |
| JP2011228782A (ja) | 位相調整回路及び位相調整方法 | |
| JP4553428B2 (ja) | プログラム可能なずれ及び周波数を有するフェーズロックループ（ｐｌｌ）・クロック発生器 | |
| JPH11103244A (ja) | 出力バッファ遅延調整回路 | |
| JPH08195672A (ja) | プログラマブル論理素子の入出力回路 | |
| JP2002330121A (ja) | コントロールユニットおよびネットワークサーボ制御方法 | |
| KR0172775B1 (ko) | 다중 클럭 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070628 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |