JP2988360B2 - クロック生成回路 - Google Patents
クロック生成回路Info
- Publication number
- JP2988360B2 JP2988360B2 JP8041163A JP4116396A JP2988360B2 JP 2988360 B2 JP2988360 B2 JP 2988360B2 JP 8041163 A JP8041163 A JP 8041163A JP 4116396 A JP4116396 A JP 4116396A JP 2988360 B2 JP2988360 B2 JP 2988360B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- circuit
- clock signal
- frequency
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はクロック生成回路に
係わり、特に分周器または逓倍器を有し、分周器または
逓倍器を従属接続して任意分周または逓倍クロック信号
を生成するクロック生成回路に関する。
係わり、特に分周器または逓倍器を有し、分周器または
逓倍器を従属接続して任意分周または逓倍クロック信号
を生成するクロック生成回路に関する。
【０００２】
【従来の技術】この種の従来のクロック生成回路の回路
図を示した図３を参照すると、このクロック生成回路３
００は原発振クロック信号Ａの入力端子１と、原発振ク
ロック信号ＡをＮ分周し（Ｎは実数）、クロック信号Ｂ
を生成するＮ分周回路２と、原発振クロック信号ＡをＭ
分周（Ｍは実数）し、クロック信号Ｃを生成するＭ分周
回路５と、クロック信号ＢをＬ分周し、クロック信号Ｃ
を生成するＬ分周回路１０と、クロック信号Ａ，Ｂ，
Ｃ，Ｄのうちどのクロック信号を出力するかを制御する
制御回路７と、制御回路７の制御信号Ｆによりクロック
信号の出力を切り換える切り換え回路１１と、この切り
換え回路１１で選択されたクロック信号Ｅを出力する出
力端８とからなる。
図を示した図３を参照すると、このクロック生成回路３
００は原発振クロック信号Ａの入力端子１と、原発振ク
ロック信号ＡをＮ分周し（Ｎは実数）、クロック信号Ｂ
を生成するＮ分周回路２と、原発振クロック信号ＡをＭ
分周（Ｍは実数）し、クロック信号Ｃを生成するＭ分周
回路５と、クロック信号ＢをＬ分周し、クロック信号Ｃ
を生成するＬ分周回路１０と、クロック信号Ａ，Ｂ，
Ｃ，Ｄのうちどのクロック信号を出力するかを制御する
制御回路７と、制御回路７の制御信号Ｆによりクロック
信号の出力を切り換える切り換え回路１１と、この切り
換え回路１１で選択されたクロック信号Ｅを出力する出
力端８とからなる。
【０００３】この回路の動作を回路各部のタイミングチ
ャートを示した図６を参照しながら説明する。
ャートを示した図６を参照しながら説明する。
【０００４】回路の説明に当り、一例として具体的にＮ
分周回路２を２分周回路とし、Ｍ分周回路５を３分周回
路とし、Ｌ分周回路１０を３分周回路とする。
分周回路２を２分周回路とし、Ｍ分周回路５を３分周回
路とし、Ｌ分周回路１０を３分周回路とする。
【０００５】まず原発振クロック信号Ａを入力端子１か
ら入力する。クロック信号Ａは２分周回路２で２分周さ
れ、クロック信号Ａを２分周したクロック信号Ｂを生成
する。同様にクロック信号Ａは３分周回路５で３分周さ
れ、クロック信号を３分周したクロック信号Ｃを生成す
る。
ら入力する。クロック信号Ａは２分周回路２で２分周さ
れ、クロック信号Ａを２分周したクロック信号Ｂを生成
する。同様にクロック信号Ａは３分周回路５で３分周さ
れ、クロック信号を３分周したクロック信号Ｃを生成す
る。
【０００６】クロック信号Ｂは３分周回路１０で３分周
され、クロック信号Ｂを３分周したクロック信号Ｄを生
成する。よってクロック信号Ｄはクロック信号Ａの６分
周の信号となる。２分周回路２，３分周回路５，３分周
回路１０で構成した回路で生成したクロック信号Ａ，
Ｂ，ＣおよびＤは切り換え回路１１に入力される。
され、クロック信号Ｂを３分周したクロック信号Ｄを生
成する。よってクロック信号Ｄはクロック信号Ａの６分
周の信号となる。２分周回路２，３分周回路５，３分周
回路１０で構成した回路で生成したクロック信号Ａ，
Ｂ，ＣおよびＤは切り換え回路１１に入力される。
【０００７】従来のクロック生成回路をリセットした直
後に、切り換え回路１１の出力の出力クロック信号Ｅ
は、クロック信号から原発振クロック信号Ａを選択す
る。クロック信号Ａから６分周のクロック信号Ｄに切り
換える場合、ソフトウェアの切り換え命令を制御回路７
に入力し、クロック信号Ｄに切り換える制御信号Ｆを切
り換え回路１１に入力する。
後に、切り換え回路１１の出力の出力クロック信号Ｅ
は、クロック信号から原発振クロック信号Ａを選択す
る。クロック信号Ａから６分周のクロック信号Ｄに切り
換える場合、ソフトウェアの切り換え命令を制御回路７
に入力し、クロック信号Ｄに切り換える制御信号Ｆを切
り換え回路１１に入力する。
【０００８】また、切り換えは切り換えのときに出力ク
ロック信号Ｅにヒゲ状の雑音パルスがのらないようにク
ロック信号Ａ，Ｂ，ＣおよびＤがすべて同じレベルにな
っていること、すなわちオールハイレベルまたはローレ
ベルになった時点を検出して切り換え、クロック信号Ｄ
をクロック出力端子７から出力する。
ロック信号Ｅにヒゲ状の雑音パルスがのらないようにク
ロック信号Ａ，Ｂ，ＣおよびＤがすべて同じレベルにな
っていること、すなわちオールハイレベルまたはローレ
ベルになった時点を検出して切り換え、クロック信号Ｄ
をクロック出力端子７から出力する。
【０００９】
【発明が解決しようとする課題】従来のクロック生成回
路は、逓倍または分周回路を従属接続しないため、ある
周波数のクロック信号を生成する逓倍または分周回路
は、他の周波数のクロック信号を生成する逓倍または分
周回路で同じ分周比の回路を複数個もつことになり、チ
ップ面積や消費電力が大きくなるという欠点をもってい
る。
路は、逓倍または分周回路を従属接続しないため、ある
周波数のクロック信号を生成する逓倍または分周回路
は、他の周波数のクロック信号を生成する逓倍または分
周回路で同じ分周比の回路を複数個もつことになり、チ
ップ面積や消費電力が大きくなるという欠点をもってい
る。
【００１０】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、分周回路を共用化することによってチ
ップ面積の小さいクロック生成回路を提供することにあ
る。
れたものであり、分周回路を共用化することによってチ
ップ面積の小さいクロック生成回路を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明のクロック生成回
路の特徴は、外部から供給される入力クロック信号およ
びこの信号をＮ（Ｎは実数）分周手段で分周したＮ分周
クロック信号の一方を、あらかじめ定める所定の命令コ
ードから生成した制御信号に応答して切り換えて出力す
る分周切り換え手段を複数段従属接続することによっ
て、所定の分周クロック信号を生成出力するクロック生
成回路において、前記分周切り換え手段が切り換え動作
をするときに発生する切り換え雑音パルスによって分周
動作が誤動作しないように切り換えタイミングを異なら
せて前記雑音パルスの発生を抑制する誤動作抑制手段を
有し、前記分周切り換え手段に前記制御信号を供給する
タイミングは、後段に接続された前記分周手段の供給タ
イミングを前段に接続された前記Ｎ分周手段よりも先行
させるようにあらかじめ設定することにある。
路の特徴は、外部から供給される入力クロック信号およ
びこの信号をＮ（Ｎは実数）分周手段で分周したＮ分周
クロック信号の一方を、あらかじめ定める所定の命令コ
ードから生成した制御信号に応答して切り換えて出力す
る分周切り換え手段を複数段従属接続することによっ
て、所定の分周クロック信号を生成出力するクロック生
成回路において、前記分周切り換え手段が切り換え動作
をするときに発生する切り換え雑音パルスによって分周
動作が誤動作しないように切り換えタイミングを異なら
せて前記雑音パルスの発生を抑制する誤動作抑制手段を
有し、前記分周切り換え手段に前記制御信号を供給する
タイミングは、後段に接続された前記分周手段の供給タ
イミングを前段に接続された前記Ｎ分周手段よりも先行
させるようにあらかじめ設定することにある。
【００１２】また、前記誤動作抑制手段は、後段に接続
された前記分周切り換え手段が前記制御信号に応答して
前段の前記分周切り換え手段の切り換えタイミングを指
定するための切り換え許可信号発生手段と後段の前記分
周切り換え手段から供給される前記切り換え許可信号に
応答して前段の前記分周切り換え手段が前記切り換えを
実行する手段とを有し、後段の前記分周切り換え手段の
動作結果の出力に応答して前段の前記分周切り換え手段
が前記切り換え許可信号をアクティブ状態にすることに
よって前段の切り換え結果の選択クロック信号が出力さ
れ、この選択クロック信号およびそのＭ分周クロック信
号の一方をさらに切り換え出力することができる。
された前記分周切り換え手段が前記制御信号に応答して
前段の前記分周切り換え手段の切り換えタイミングを指
定するための切り換え許可信号発生手段と後段の前記分
周切り換え手段から供給される前記切り換え許可信号に
応答して前段の前記分周切り換え手段が前記切り換えを
実行する手段とを有し、後段の前記分周切り換え手段の
動作結果の出力に応答して前段の前記分周切り換え手段
が前記切り換え許可信号をアクティブ状態にすることに
よって前段の切り換え結果の選択クロック信号が出力さ
れ、この選択クロック信号およびそのＭ分周クロック信
号の一方をさらに切り換え出力することができる。
【００１３】さらに、前記分周切り換え手段は、前記命
令コードが指定するタイミングに応答して前記制御信号
を生成して出力する制御回路と、前記入力クロック信号
を分周するＮ分周回路と、前記入力クロック信号および
前記Ｎ分周回路の出力信号の一方を前記制御信号に応答
して切り換え出力する切り換え回路とからなることでも
よい。
令コードが指定するタイミングに応答して前記制御信号
を生成して出力する制御回路と、前記入力クロック信号
を分周するＮ分周回路と、前記入力クロック信号および
前記Ｎ分周回路の出力信号の一方を前記制御信号に応答
して切り換え出力する切り換え回路とからなることでも
よい。
【００１４】さらにまた、前記Ｎ分周手段がＮ逓倍手段
で構成され、前記分周回路および分周動作がそれぞれ逓
倍回路および逓倍動作であること、または前記Ｎ分周手
段およびＮ逓倍手段の組み合せで構成され、任意の分周
クロック信号を生成する分周回路であることのいずれか
である。
で構成され、前記分周回路および分周動作がそれぞれ逓
倍回路および逓倍動作であること、または前記Ｎ分周手
段およびＮ逓倍手段の組み合せで構成され、任意の分周
クロック信号を生成する分周回路であることのいずれか
である。
【００１５】また、前記制御信号を生成するための前記
命令コードは、前段および従属接続された後段の分周切
り換え手段とも同一命令コードからなる。
命令コードは、前段および従属接続された後段の分周切
り換え手段とも同一命令コードからなる。
【００１６】
【００１７】
【００１８】
【発明の実施の形態】以下本発明の実施の形態について
説明する。本発明の第１の実施の形態を図１と図２に示
す。図１は本発明の第１の実施の形態のブロック図であ
り、従属接続した２つの切り換え回路３および６の切り
換え優先順位をソフトウエアで制御する実施例である。
図２は、従属接続した２つの切り換え回路３および６の
切り換え優先順位を切り換え優先回路９で制御する実施
例である。
説明する。本発明の第１の実施の形態を図１と図２に示
す。図１は本発明の第１の実施の形態のブロック図であ
り、従属接続した２つの切り換え回路３および６の切り
換え優先順位をソフトウエアで制御する実施例である。
図２は、従属接続した２つの切り換え回路３および６の
切り換え優先順位を切り換え優先回路９で制御する実施
例である。
【００１９】図１を参照すると、原発振クロック信号Ａ
の入力端子１と、原発振クロック信号ＡをＮ分周したク
ロック信号Ｂを生成するＮ分周回路２と、原発振クロッ
ク信号Ａとクロック信号Ｂの切り換えを行う切り換え回
路３と、切り換え回路３の切り換えを制御する制御回路
４と、切り換え回路３で選択したクロック信号ＣをＭ分
周し、クロック信号Ｄを生成するＭ分周回路５と、クロ
ック信号ＣとＭ分周回路５で生成したクロック信号Ｄの
切り換えを行う切り換え回路６と、切り換え回路６の切
り換えを制御する制御回路７と、切り換え回路６で選択
したクロック信号Ｅを出力する出力端子７とからなる。
本回路はリセット直後において、出力クロック信号Ａの
周波数は、原発振クロック信号Ａの周波数とする。この
とき切り換え回路３はクロック信号Ａを、切り換え回路
６はクロック信号Ｃをそれぞれ選択する。
の入力端子１と、原発振クロック信号ＡをＮ分周したク
ロック信号Ｂを生成するＮ分周回路２と、原発振クロッ
ク信号Ａとクロック信号Ｂの切り換えを行う切り換え回
路３と、切り換え回路３の切り換えを制御する制御回路
４と、切り換え回路３で選択したクロック信号ＣをＭ分
周し、クロック信号Ｄを生成するＭ分周回路５と、クロ
ック信号ＣとＭ分周回路５で生成したクロック信号Ｄの
切り換えを行う切り換え回路６と、切り換え回路６の切
り換えを制御する制御回路７と、切り換え回路６で選択
したクロック信号Ｅを出力する出力端子７とからなる。
本回路はリセット直後において、出力クロック信号Ａの
周波数は、原発振クロック信号Ａの周波数とする。この
とき切り換え回路３はクロック信号Ａを、切り換え回路
６はクロック信号Ｃをそれぞれ選択する。
【００２０】次に動作について図２の回路各部のタイミ
ングチャートを参照しながら説明する。具体的に分周回
路の分周比をＮ分周回路６は２分周回路、Ｍ分周回路５
は３分周回路とし、リセット直後に出力クロック信号Ｅ
が原発振クロック信号Ａの周波数からクロック信号Ａの
６分周周波数に切り換わるまでを例に説明する。
ングチャートを参照しながら説明する。具体的に分周回
路の分周比をＮ分周回路６は２分周回路、Ｍ分周回路５
は３分周回路とし、リセット直後に出力クロック信号Ｅ
が原発振クロック信号Ａの周波数からクロック信号Ａの
６分周周波数に切り換わるまでを例に説明する。
【００２１】本回路はリセット直後に切り換え回路３は
クロック信号Ａを、切り換え信号６はクロック信号Ｃを
選択していることとする。
クロック信号Ａを、切り換え信号６はクロック信号Ｃを
選択していることとする。
【００２２】まず入力端子１に入力した原発振クロック
信号Ａは２分周回路２に入力され、クロック信号Ａを２
分周したクロック信号Ｂを生成する。このクロック信号
Ａ，Ｂは切り換え回路３に入力される。クロック信号
Ａ，Ｂは制御回路４からの制御信号Ｆにより切り換わ
る。
信号Ａは２分周回路２に入力され、クロック信号Ａを２
分周したクロック信号Ｂを生成する。このクロック信号
Ａ，Ｂは切り換え回路３に入力される。クロック信号
Ａ，Ｂは制御回路４からの制御信号Ｆにより切り換わ
る。
【００２３】また切り換え回路３の出力クロック信号Ｃ
は３分周回路５に入力され、クロック信号Ｃを３分周し
たクロック信号Ｄを生成する。
は３分周回路５に入力され、クロック信号Ｃを３分周し
たクロック信号Ｄを生成する。
【００２４】クロック信号Ｃ，Ｄは切り換え回路６に入
力される。制御回路７からの制御信号Ｇによりクロック
信号Ｃ，Ｄは切り換わり、出力クロック信号Ｅが生成さ
れる。切り換え回路３および６の切り換えを同時に行う
と、出力クロック信号Ｅにヒゲ状の雑音パルスを生じ、
誤動作を起こすため切り換え回路３および６の切り換え
優先順位は切り換え回路６から切り換えることにする。
力される。制御回路７からの制御信号Ｇによりクロック
信号Ｃ，Ｄは切り換わり、出力クロック信号Ｅが生成さ
れる。切り換え回路３および６の切り換えを同時に行う
と、出力クロック信号Ｅにヒゲ状の雑音パルスを生じ、
誤動作を起こすため切り換え回路３および６の切り換え
優先順位は切り換え回路６から切り換えることにする。
【００２５】その理由は、切り換え回路３から切り換え
ると、切り換え回路６に入力するクロック信号Ｃ，Ｄの
周波数が変化し、切り換え回路６の切り換え時の切り換
えタイミングに影響するためである。
ると、切り換え回路６に入力するクロック信号Ｃ，Ｄの
周波数が変化し、切り換え回路６の切り換え時の切り換
えタイミングに影響するためである。
【００２６】よって出力端子８に近い切り換え回路６か
ら順に切り換える。切り換えは切り換え制御信号Ｆ，Ｇ
を制御回路７、制御回路４の順に入力する。例えば、切
り換え回路１が切り換えた後に分周数が大きくなり、切
り換え回路２が切り換えた後に分周数が小さくなる場合
であって、両方とも大きな分周数を選択した場合の出力
があらかじめ想定されていない回路が出力に接続されて
いたとする。切り換え回路１を先に切り換えると瞬間的
に両方とも分周数が大きくなり、予想外の分周数を出力
する場合が想定される。このような出力を想定しない出
力に接続された回路が誤動作することが想定される。つ
まり、切り換え回路を同時に切り換えると想定外の周波
数が瞬間的に出力される場合がある。
ら順に切り換える。切り換えは切り換え制御信号Ｆ，Ｇ
を制御回路７、制御回路４の順に入力する。例えば、切
り換え回路１が切り換えた後に分周数が大きくなり、切
り換え回路２が切り換えた後に分周数が小さくなる場合
であって、両方とも大きな分周数を選択した場合の出力
があらかじめ想定されていない回路が出力に接続されて
いたとする。切り換え回路１を先に切り換えると瞬間的
に両方とも分周数が大きくなり、予想外の分周数を出力
する場合が想定される。このような出力を想定しない出
力に接続された回路が誤動作することが想定される。つ
まり、切り換え回路を同時に切り換えると想定外の周波
数が瞬間的に出力される場合がある。
【００２７】クロック信号Ｃ，Ｄは切り換え回路６に入
力され、切り換えの制御回路７の制御信号Ｇがアクティ
ブで、かつクロック信号Ｃ，Ｄが同じレベルになった
時、即ち双方がハイかローレベルになった時に、クロッ
ク信号Ｃからクロック信号Ｄに切り換える。
力され、切り換えの制御回路７の制御信号Ｇがアクティ
ブで、かつクロック信号Ｃ，Ｄが同じレベルになった
時、即ち双方がハイかローレベルになった時に、クロッ
ク信号Ｃからクロック信号Ｄに切り換える。
【００２８】以上の動作により出力クロック信号Ｅは原
発振周波数を３分周したクロック信号に変化する。次に
切り換え制御信号Ｆが制御回路４に入力され、かつクロ
ック信号Ａ，Ｂが同じレベルになったとき、即ち双方が
ハイかローレベルになった時、切り換え回路３はクロッ
ク信号ＡからＢに切り換える。
発振周波数を３分周したクロック信号に変化する。次に
切り換え制御信号Ｆが制御回路４に入力され、かつクロ
ック信号Ａ，Ｂが同じレベルになったとき、即ち双方が
ハイかローレベルになった時、切り換え回路３はクロッ
ク信号ＡからＢに切り換える。
【００２９】これによりクロック信号Ｃは、原発振クロ
ック信号Ａから２分周クロック信号Ｂになる。クロック
信号Ｄはこれを３分周して、原発振クロック信号Ａから
換算して６分周となったクロック信号Ｄとなり、６分周
となったクロック信号Ｅが出力端子８から出力される。
ック信号Ａから２分周クロック信号Ｂになる。クロック
信号Ｄはこれを３分周して、原発振クロック信号Ａから
換算して６分周となったクロック信号Ｄとなり、６分周
となったクロック信号Ｅが出力端子８から出力される。
【００３０】上述した実施の形態によれば、分周器を共
有化することで構成要素を減らすことにより、チップ面
積を３分周回路１個分、トランジスタで約８０個分の配
置面積を小さくすることが出来る。
有化することで構成要素を減らすことにより、チップ面
積を３分周回路１個分、トランジスタで約８０個分の配
置面積を小さくすることが出来る。
【００３１】次に、第２の実施の形態は第１の実施の形
態が２つの切り換え回路の切り換える順番をソフトウエ
アで制御するのに対し、切り換えの制御信号を同時に第
１の制御回路４と第２の制御回路７に入力しても、切り
換えの際のヒゲ状の雑音パルスをなくす切り換え優先回
路９において第２の切り換え回路６から切り換わるよう
に制御する。
態が２つの切り換え回路の切り換える順番をソフトウエ
アで制御するのに対し、切り換えの制御信号を同時に第
１の制御回路４と第２の制御回路７に入力しても、切り
換えの際のヒゲ状の雑音パルスをなくす切り換え優先回
路９において第２の切り換え回路６から切り換わるよう
に制御する。
【００３２】第１および第２の実施の形態の相違点は、
この切り換え優先回路９のみである。図３を参照する
と、原発振クロック信号Ａの入力端子１と、原発振クロ
ック信号ＡをＮ分周したクロック信号Ｂを生成するＮ分
周回路２と、原発振クロック信号Ａとクロック信号Ｂを
切り換える切り換え回路３と、切り換え回路３の切り換
えを制御する制御回路４と、切り換え回路３で選択した
クロック信号ＣをＭ分周し、クロック信号Ｄを生成する
Ｍ分周回路５と、クロック信号ＣとＭ分周回路５で生成
したクロック信号Ｄの切り換えを行う切り換え回路６
と、切り換え回路６の切り換えを制御する制御回路７
と、切り換え回路６で選択したクロック信号Ｅを出力す
る出力端子８と、切り換え回路６の出力クロック信号Ｅ
が切り換わったことを検出し、切り換え回路３の切り換
えを許可する制御信号Ｉを生成する切り換え優先回路９
とからなる。この回路は例えば３入力ＡＮＤ回路でもよ
い。
この切り換え優先回路９のみである。図３を参照する
と、原発振クロック信号Ａの入力端子１と、原発振クロ
ック信号ＡをＮ分周したクロック信号Ｂを生成するＮ分
周回路２と、原発振クロック信号Ａとクロック信号Ｂを
切り換える切り換え回路３と、切り換え回路３の切り換
えを制御する制御回路４と、切り換え回路３で選択した
クロック信号ＣをＭ分周し、クロック信号Ｄを生成する
Ｍ分周回路５と、クロック信号ＣとＭ分周回路５で生成
したクロック信号Ｄの切り換えを行う切り換え回路６
と、切り換え回路６の切り換えを制御する制御回路７
と、切り換え回路６で選択したクロック信号Ｅを出力す
る出力端子８と、切り換え回路６の出力クロック信号Ｅ
が切り換わったことを検出し、切り換え回路３の切り換
えを許可する制御信号Ｉを生成する切り換え優先回路９
とからなる。この回路は例えば３入力ＡＮＤ回路でもよ
い。
【００３３】次に動作の説明について、図４に示した回
路各部の信号波形図を参照しながら説明する。回路動作
は第１の実施の形態と同じくリセット直後にクロック信
号Ｅの周波数が原発振から６分周の周波数に切り換わる
までを説明する。切り換え回路４と切り換え回路７に同
時に切り換え制御信号が入力され、制御信号Ｆ，Ｇが切
り換え回路３と切り換え回路６にそれぞれ入力される。
路各部の信号波形図を参照しながら説明する。回路動作
は第１の実施の形態と同じくリセット直後にクロック信
号Ｅの周波数が原発振から６分周の周波数に切り換わる
までを説明する。切り換え回路４と切り換え回路７に同
時に切り換え制御信号が入力され、制御信号Ｆ，Ｇが切
り換え回路３と切り換え回路６にそれぞれ入力される。
【００３４】切り換え回路３は回路的に切り換え優先回
路９の出力信号Ｉと論理積（ＡＮＤ）をとるため切り換
えは行われない。一方、切り換え回路６は制御信号Ｇが
入力されると切り換え回路６がクロック信号Ｅがクロッ
ク信号ＣおよびＤが同じレベルになったこと、即ち双方
がハイかローレベルになった時を検出してクロック信号
ＣからＤへ切り換える。
路９の出力信号Ｉと論理積（ＡＮＤ）をとるため切り換
えは行われない。一方、切り換え回路６は制御信号Ｇが
入力されると切り換え回路６がクロック信号Ｅがクロッ
ク信号ＣおよびＤが同じレベルになったこと、即ち双方
がハイかローレベルになった時を検出してクロック信号
ＣからＤへ切り換える。
【００３５】切り換え回路６の出力クロック信号Ｃから
Ｄの周波数に切り換わったことは、切り換え回路６内の
マルチプレクサの切り換わりで検出する。これを制御信
号Ｈとする。制御信号Ｈは切り換え優先回路９に入力さ
れ、優先回路９はクロック信号Ｄの立ち上がりのタイミ
ングで切り換え許可信号Ｉを第１の切り換え回路３に入
力する。
Ｄの周波数に切り換わったことは、切り換え回路６内の
マルチプレクサの切り換わりで検出する。これを制御信
号Ｈとする。制御信号Ｈは切り換え優先回路９に入力さ
れ、優先回路９はクロック信号Ｄの立ち上がりのタイミ
ングで切り換え許可信号Ｉを第１の切り換え回路３に入
力する。
【００３６】この切り換え許可信号Ｉと第１の制御回路
４からの制御信号Ｆとの論理積をとることにより、第１
の切り換え回路３の出力クロックはクロック信号Ａから
クロック信号Ｂに切り換わる。この切り換えタイミング
はクロック信号Ａとクロック信号Ｂが同じレベル、即ち
双方がハイかローレベルになった時である。
４からの制御信号Ｆとの論理積をとることにより、第１
の切り換え回路３の出力クロックはクロック信号Ａから
クロック信号Ｂに切り換わる。この切り換えタイミング
はクロック信号Ａとクロック信号Ｂが同じレベル、即ち
双方がハイかローレベルになった時である。
【００３７】クロック信号Ｅは切り換え回路６が切り換
わった時点で原発振クロック信号Ａの周波数からクロッ
ク信号Ａを３分周したクロックになり、切り換え回路３
を切り換えた時点でクロック信号Ａの３分周クロックか
らクロック信号Ａの６分周クロックになる。
わった時点で原発振クロック信号Ａの周波数からクロッ
ク信号Ａを３分周したクロックになり、切り換え回路３
を切り換えた時点でクロック信号Ａの３分周クロックか
らクロック信号Ａの６分周クロックになる。
【００３８】図１および図２に示した第１および第２の
実施の形態では、切り換え回路３および６の出力クロッ
クを切り換えて得られるクロックの周波数は４種類であ
るが、分周回路と切り換え回路をそれぞれ１つずつ、切
り換え回路２の後にＸ個従属接続することで最大２の
（Ｘ＋２）乗種類の周波数のクロック信号を得ることが
出来る。また、上述した任意の周波数の分周回路は、任
意の周波数の逓倍回路であっても良い。さらに分周回路
と逓倍回路との組み合わせで任意の周波数のクロック信
号を生成することも出来る。
実施の形態では、切り換え回路３および６の出力クロッ
クを切り換えて得られるクロックの周波数は４種類であ
るが、分周回路と切り換え回路をそれぞれ１つずつ、切
り換え回路２の後にＸ個従属接続することで最大２の
（Ｘ＋２）乗種類の周波数のクロック信号を得ることが
出来る。また、上述した任意の周波数の分周回路は、任
意の周波数の逓倍回路であっても良い。さらに分周回路
と逓倍回路との組み合わせで任意の周波数のクロック信
号を生成することも出来る。
【００３９】
【発明の効果】上述したように、本発明のクロック生成
回路は従来例と比較して、外部から供給される入力クロ
ック信号およびこの信号をＮ分周手段で分周したＮ分周
クロック信号の一方を、あらかじめ定める所定の命令コ
ードから生成した制御信号に応答して切り換えて出力す
る分周切り換え手段を複数段従属接続することによっ
て、分周クロック信号を生成出力するので、分周器を共
有化することが出来、回路の数を減らして、チップ面積
を３分周回路１個分、トランジスタで約８０個分の配置
面積を小さくできる。
回路は従来例と比較して、外部から供給される入力クロ
ック信号およびこの信号をＮ分周手段で分周したＮ分周
クロック信号の一方を、あらかじめ定める所定の命令コ
ードから生成した制御信号に応答して切り換えて出力す
る分周切り換え手段を複数段従属接続することによっ
て、分周クロック信号を生成出力するので、分周器を共
有化することが出来、回路の数を減らして、チップ面積
を３分周回路１個分、トランジスタで約８０個分の配置
面積を小さくできる。
【００４０】また、本発明の実施の形態及び従来例の回
路はそれぞれ４種類の周波数を生成する回路の例である
が、分周回路や切り換え回路を増やせば生成する周波数
の種類も増やすことが出来、従来例の様に１つの切り換
え回路を切り換えて希望の周波数クロックを得るより、
本実施の形態のように、複数の分周回路や切り換え回路
を従属接続して切り換える方法の方がチップ面積が効果
的に小さくなる。
路はそれぞれ４種類の周波数を生成する回路の例である
が、分周回路や切り換え回路を増やせば生成する周波数
の種類も増やすことが出来、従来例の様に１つの切り換
え回路を切り換えて希望の周波数クロックを得るより、
本実施の形態のように、複数の分周回路や切り換え回路
を従属接続して切り換える方法の方がチップ面積が効果
的に小さくなる。
【００４１】さらに、複数の切り換え回路の切り換え順
番をソフトウエアによる制御でなく、切り換え優先回路
で制御することで、ユーザのプログラム処理を軽減する
事ができる。
番をソフトウエアによる制御でなく、切り換え優先回路
で制御することで、ユーザのプログラム処理を軽減する
事ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すブロック図で
ある。
ある。
【図２】第１の実施の形態の動作説明用のタイミングチ
ャートである。
ャートである。
【図３】本発明の第２の実施の形態を示すブロック図で
ある。
ある。
【図４】第２の実施の形態の動作説明用のタイミングチ
ャートである。
ャートである。
【図５】従来のクロック生成回路の一例を示すブロック
図である。
図である。
【図６】従来のクロック生成回路の動作説明用のタイミ
ングチャートである。
ングチャートである。
１ 入力端子 ２ Ｎ分周回路 ３，６，１０ 切り換え回路 ４，７ 制御回路 ５ Ｍ分周回路 ８ 出力端子 １００，２００，３００ クロック生成回路 ９ 切り換え優先回路 Ａ 入力クロック信号 Ｂ，Ｃ，Ｄ，Ｅ クロック信号 Ｆ，Ｇ 制御信号 Ｈ 切り換え優先回路制御信号 Ｉ 切り換え許可信号 １０ Ｌ分周回路
Claims (5)
- 【請求項１】 外部から供給される入力クロック信号お
よびこの信号をＮ分周手段で分周したＮ分周クロック信
号の一方を、あらかじめ定める所定の命令コードから生
成した制御信号に応答して切り換えて出力する分周切り
換え手段を複数段従属接続することによって、所定の分
周クロック信号を生成出力するクロック生成回路におい
て、 前記分周切り換え手段が切り換え動作をするときに発生
する切り換え雑音パルスによって分周動作が誤動作しな
いように切り換えタイミングを異ならせて前記雑音パル
スの発生を抑制する誤動作抑制手段を有し、前記分周切
り換え手段に前記制御信号を供給するタイミングは、後
段に接続された前記分周手段の供給タイミングを前段に
接続された前記Ｎ分周手段よりも先行させるようにあら
かじめ設定 することを特徴とするクロック生成回路。 - 【請求項２】 前記誤動作抑制手段は、後段に接続され
た前記分周切り換え手段が前記制御信号に応答して前段
の前記分周切り換え手段の切り換えタイミングを指定す
るための切り換え許可信号発生手段と後段の前記分周切
り換え手段から供給される前記切り換え許可信号に応答
して前段の前記分周切り換え手段が前記切り換えを実行
する手段とを有し、後段の前記分周切り換え手段の動作
結果の出力に応答して前段の前記分周切り換え手段が前
記切り換え許可信号をアクティブ状態にすることによっ
て前段の切り換え結果の選択クロック信号が出力され、
この選択クロック信号およびそのＭ分周クロック信号の
一方をさらに切り換え出力する請求項１記載のクロック
生成回路。 - 【請求項３】 前記分周切り換え手段は、前記命令コー
ドが指定するタイミングに応答して前記制御信号を生成
して出力する制御回路と、前記入力クロック信号を分周
するＮ分周回路と、前記入力クロック信号および前記Ｎ
分周回路の出力信号の一方を前記制御信号に応答して切
り換え出力する切り換え回路とからなる請求項１記載の
クロック生成回路。 - 【請求項４】 前記Ｎ分周手段がＮ逓倍手段で構成さ
れ、前記分周回路および分周動作がそれぞれ逓倍回路お
よび逓倍動作であること、または前記Ｎ分周手段および
Ｎ逓倍手段の組み合せで構成され、任意の分周クロック
信号を生成する分周回路であることのいずれかである請
求項１記載のクロック生成回路。 - 【請求項５】 前記制御信号を生成するための前記命令
コードは、前段および従属接続された後段の分周切り換
え手段とも同一命令コードからなる請求項１または３記
載のクロック生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041163A JP2988360B2 (ja) | 1996-02-28 | 1996-02-28 | クロック生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041163A JP2988360B2 (ja) | 1996-02-28 | 1996-02-28 | クロック生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232947A JPH09232947A (ja) | 1997-09-05 |
| JP2988360B2 true JP2988360B2 (ja) | 1999-12-13 |
Family
ID=12600764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8041163A Expired - Fee Related JP2988360B2 (ja) | 1996-02-28 | 1996-02-28 | クロック生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988360B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319345B2 (en) * | 2004-05-18 | 2008-01-15 | Rambus Inc. | Wide-range multi-phase clock generator |
| JP5631135B2 (ja) * | 2010-09-28 | 2014-11-26 | 日本電波工業株式会社 | 多出力水晶発振器 |
-
1996
- 1996-02-28 JP JP8041163A patent/JP2988360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232947A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| US6653871B2 (en) | Method of and circuit for controlling a clock | |
| US5510742A (en) | Multiplexer receiving at its input a plurality of identical, but out of phase, signals | |
| JPH06318123A (ja) | 半導体集積回路 | |
| JP2988360B2 (ja) | クロック生成回路 | |
| US5815694A (en) | Apparatus and method to change a processor clock frequency | |
| JP2003174358A (ja) | プログラマブル論理回路およびそのクロック制御方法 | |
| US6075398A (en) | Tunable digital oscillator circuit and method for producing clock signals of different frequencies | |
| JP2000013196A (ja) | クロック選択回路 | |
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0731567B2 (ja) | クロック制御回路 | |
| JPH08204545A (ja) | 分周回路 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH07152454A (ja) | 情報処理装置 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| JP2001223568A (ja) | パルス発生装置 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JP3980921B2 (ja) | クロック制御装置 | |
| JPS63181018A (ja) | マイクロプロセツサ | |
| JPH0561561A (ja) | マイクロプロセツサ | |
| JPH0645891A (ja) | パルス整形回路およびそれを利用した可変分周器システム | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JP2000111623A (ja) | タイミング発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |