JPS605622A - クロツク信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はスタート、／ホールド制御ｉｊＪ’能なりロッ
ク信号発生装置に関するもので−しる。

恢来のこの種装置とし’ＣＩ、第１図に示すものがあっ
た。図において（１）はデー「ジクル機器の基準タイミ
ングとなるクロック信号発生ｉ＋ｔにおいて。

クロック信号発生装置自身の基準り「ｔツクを元生する
発振器、（２）はクロック発振器（１）出力の整数分の
１を出力する分周器、（６）は前記発振器（１）の出力
をクロック入力とし、外部からのスタートコマンドとホ
ールドコマンドを記憶するフリップフロップ、（７）は
前記分周器（２）の出力を前記フリップフロップ（６）
の出力との論理積を出力するＡＮＤ回路であるー 次に動作について第１図に従い説明する。

発振器（１）はクロック信号発生装置において必要とす
る基準クロックを出力する。分周器（２）は基準クロッ
ク（Ｘｌ）の部分の１を出力し第２のクロックとなる。

フリップフロップ（６）は外部からのスタートコマンド
とホールトコマンドを記憶し、フリップフロップ（６）
の出力は分周器（２）の出力とＡＮＤ回路（７）により
論理積をとり第１のクロックのスタート／ホールト信号
（Ｘｌ）となる。

従来の装置は以上のように構成されているので。

分周器出力のクロックのデユーティが固定され。

５ＴＡＲＴ時に第１のクロックにひげ状のスパイクが発
生し、スタート４−ルト時にはパルス巾が縮まり、さら
にＡＮＤ回路（７）の遅延により第１のクロックと第２
のクロックの位相か合わｌ、（“いという欠点があった
。第２図はこれらの欠点を示Ｊための図である。第２図
中の符号は第１図の相当部の信号を示している。以下第
２図についてｉ見間する。（Ｘｌ）は基準クロックで（
Ｘ２）は基準クロックを６分の１に分周した出力を出す
。（Ｘ３）のター１ミンク′でスタートコマンドが送り
出された当合（Ｘ５）の時刻ｔ２に示したひげ状のスパ
イクか発生ずる。またスタート／ホールトコマンドが送
り出された場合には（Ｘ５）の時刻ｔ１に示すようにパ
ルスｌ〕が５１ｊまり１次段に接続する他の回路の誤動
作の原因、と１．ｃる。最長出力（Ｘ５）と（Ｘ６）の
位相＆Ｊ、ＡＮＤ回路の遅延のためにクロックの位相が
ずれている。

この発明は上記のような従来のものの欠点を除去するも
ので、一実施例を第３図に示す。以下第３図について説
明する。図において、　（ｎｕ−クロック信号発生装置
自身の基準クロックを発生する発振器、　（２＋＆お琴
振器（１１の出力を整数分の、１に分周し。

外部からのプリセットデータによりデユーティをｏＪ変
できる分周器、　（５ａ）は分周器（２）の出力とクロ
ック信号発生装置自身の基準クロックとの同期をとるた
めのレジスタ、（４）は制御入力が論理”１”のときに
分周器（２）の出力を選択し、論理゛０”のとぎに１／
ジスタ（３ｂ）の出力を選択するセレクタ、（５）は分
周器（２）の出力を波頭微分するための波頭微分回路、
’　ｔ、’　６　ａ、　）＆’；Ｌ外部からのスタート
コマンドな記憶しでぶ５＜ソリツブフロップ、　（６ｂ
）は外部からのホール］・コマンドを記憶しておくフリ
ップフロップ。

（７８）は波頭微分回路（５）とフリップフロップ（６
ａ）との論理積な出力する第１のＡＮＤ回路、　（６ｂ
）は波頭イ國分ＩＰ回路（５）の出力とフリップフロッ
プ（６ｂ）との論理４−１を出力する第２のＡＮＤ回路
、　（６Ｃ）は第１のＡＮＤ回路（７ａ）の出力と第２
のＡＮＤ回路（７ｂ）の出力を記憶して」６くためのフ
リップフロップである。

次にＨｊｉｊ作について説明する。発振器（１）はクロ
ック信号発生装置内の基準クロックを発生ずる。プリセ
ットデータにより分周数を設定された分周器（２＋　＆
′、ｌ、発振器出力を整数分の１に分周する。波頭微分
回路（５）は分周器（２）の出力を波頭微分するＱ第１
のＡＮＤ回路（７ａ）はスタートコマンドを配憶してい
るフリップフロップ（６ａ）の出力と波頭微分回路（５
）の出力との論理積を出力する。波頭微分回路（５）の
出力との論理積をとることによりセレクタ回路（４）へ
の制御信号は分周器（２）の出力ｕＨｎの時に出力され
るので、レジスタ（３ｂ）の出力である第２のクロック
と、レジスタ（５ａ）の出力であるの１のクロックは位
相がそろう。北１）２のＡＮＤ回１’！１ｊ（ｚのはホ
ールトコマンドを記憶しているフリップフロップ（６ｂ
）の出力と波頭微分回路の出力との論理積を出力する。

波頭微分回路（５）の出力とソリツブフロップ（６ｂ）
の出力との論理積をと石ことによりセレクタ回路（４）
への制御信号は分周器（２）の出力”Ｉ＋’″の時に出
力されるのでレジスタ（３ｂ）の出力とレジスタ（５ａ
）の出力は同相となる。

第４図は第３図の各部の信号を示す図である。

第４図中の符号は第３図の相当部分の信号を示１゜てい
る、 以上のように、この発明によれは、クロック出力にその
値をホールドできるレジスタと通常のレジスタを設け、
そのホールド制御タイミングなりロックの波頭微分回路
を用いて同期化することに」：つてスタート／ホールト
制御Ｌ＝Ｊ’能なりロックの位相のずれや不要なパルス
の発生を防止できるという効果かある。

【図面の簡単な説明】

第１図は従来のクロック信号発生装置１筐を示す図。 第２図は第１図の各部の信号の９１１を示す図、第３図
はこの発明の一実施例のクロック信号発生装置ハ”であ
る。第４図は第３図の各部の・１占号のヒ１１を示す図
である。

Claims (1)

1. 【特許請求の範囲】 テイジタル機器の基準タイミングを発生するクロック信
   号発生装置において、クロック信号発生装置自身の基準
   クロックを発生亨る発振器と、前記基準クロックを分周
   し分周値をプリセット可能な分周器と、この分周器の出
   力を入力し、第１のクロック出力を出力する第１のレジ
   スタと、第１の入力端と第２の入力端及び制御入力端を
   有し。 制御入力が論理″１”のときに第１の大刀信号を出力し
   制御入力が論理”０”のときに第２０入カ信号を出力す
   るセレクタと、このセレクタの出力を入力し第２のクロ
   ック出力を出力する第２のレジスタと、前記分周器の出
   力を前記セレクタの第１の入力端へ、また第２のクロッ
   クを前記セレクタの第２の入力端へ与える手段と、前記
   分周器の出力を入力し、その波頭（または波尾）を微分
   する波頭（波尾）微分回路と、外部からのスタートコマ
   ンドを記憶する第１のフリップフロップと、外部か１つ
   のホールトコマンドを記１，４する第２の７リツプフロ
   ツプと、前記波頭（波尾）　６’（分回路出力と前記第
   １のフリップフロップの論理積を出力し第１のフリップ
   フロップをリセットする第１のＡＮＤ回路と、前記波頭
   （波尾）微分回路出力と前記第２のソリツブフロップの
   論理積を出力し、第２のフリップフロップをリセットす
   る第２のＡＮＤ回路と、第１のＡＮＤ回路出力でセット
   され、第２のＡＮＤ回路出力でリセットされる第３のフ
   リップフロップと、この第３のフリップフロップ出力を
   前記セレクタの制御人カー＼与える手段を倫えたことを
   特徴とするクロック信号発生装餡。