JPS63106029A - 同期制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔座業上の利用分野〕 本発明は、はぼ−Ｊ−栴成の複数の装置を含み、特定の
１つの装置から他の装置へ同期化１ｇ号を出力すること
によシ、複数の装置が同期して作動する同期化システム
に用いられる装置の同期制御回路に関する。

本発明はとくにマスタ／スレー１機能を７ｆ＝Ｊｆる複
数のマイクロプロセッサを信号糎で相互に接続して構成
された処理システムにおいて、１つのプロセッサをマス
ク、他のプロセッサをスレーブとして指定し、マスタプ
ロセ−ｙ？から他のスレー１プロセツプに同期信号を与
えることによってシステム全体の同期をとる際、とくに
マスタプロセ。

すに要求される同期制御回路に関する。

〔従来の技術〕

第４図はこの種の同期化システムの従来例を示すシステ
ムプロ雫り図である。

このシステＡ　ｎ　、マスタおよびスレーブモードを持
った画像処理プロセーＪブ１４，２０とクロック発振器
２６とで構成されている０画像処理プロセッサ１４（２
０）ｒｉ、クロック発振器２６から発生される原クロッ
ク１１１を入力する原クロツク入力端子１８（２４）と
、マスタ／スレー１モードレジスタ１７（２３）と、同
期信号１１２を入力または出力する同期信号入出力端子
１９（２５）と、原クロック入力端子１８（２４）より
入力した原クロック１１１を分周比指定信号１１４（１
２０）で指定された分周し、表示データ処理回路用クロ
ック１１３（１１９）として出力し、またマスタ／スレ
ーブ切換信号１１５（１２１）に応じて同期信号入出力
端子１９（２５）へ同期信号１１２を出力し、おるいは
入力するクロック分局器１５　（２１）と、表示データ
処理回路用クロック１１３（１１９）をうけて処理すべ
きデータ１１８（１２３）を人力し、処理されたデータ
１１７（１２４）を出力し、またマスタ／スレー１モー
ドレジスタ１．７（２３）に対してモード設定データ１
１６（１２２）を出力するとともにクロック分周器１５
（２１）に対して分周比指定信号１１４（１２０）を出
力する表示データ処理回路１６（２２）で栴成されてい
る。

この例では、画像処理プロセ−ｙ　”ｊ　１４のマスク
／スレー７′モードレジスタ１７のＯｋは１１′でマス
タモードになっており、その結果同期信号入出力端子１
９は出力端子となっている。一方、画像処理プロセラ′
！ｊ２０のマスタ／スレーブモードレジスタ２３の値ｒ
ｔ’ｓ’でスレーブモードとなっており、同期信号入出
力端子２５ｒｉ入力端子となりている。

第５図に２分周モードにおいて、第４図の従来例の同期
化のタイくングを示す図である。

マスク画像処理プロセラ？１４が同期信号１１２をアク
ティブ（ハイレベル）にすると、その期間スレーブ画像
処理ブロセ−ｙｔ２０の表示データ処理用クロック１１
９はハイレベルでストダブし、同期信号１１２がロウレ
ベルにおちる立下りによってトリガされて表示データ処
理回路用クロヴク１１９ｒｊ次の原クロック１１１の立
ち上がり同期で立ち下がることによりマスクとスレニア
″との各表示データ処理回路用クロック１１３および１
１９０位相をそろえている。この場合、同期信号１１２
は表示データ処理回路用クロヴク１１３の立ち上がり同
期で発生し、原りロ雫り１１１の立ち上がりまでにサン
プリングされなくてはならない。

〔発明が解決しようとする問題点〕

上述した従来のシステムは、画像の解像度を上げるため
に原クロック１１１の同期を早くすると、人出力バッフ
ァ遅処等のために、原クロック１１１の１周期の間にマ
スク画像処理プロセッサ１４が出した信号をスレー１画
像処理プロセッサ２０が受けることができなくなり、マ
スク画像処理プロセッサ１４とスレーブ画像処理プロセ
ッサ２０の同期をとることができなくなるという欠点が
ある。

これを詳細に説明すると、マスタモード−ｙ　ｔ　ｌ　
４のクロック分局器１５からスレー７′プロセツサ２０
のクロック分周器２１に与えられる同期信号１１２はク
ロック分周器１５を出た後、実際は外部負荷（この例で
はスレーブ側のクロック分局器２１の負荷容量）を適正
に駆動できるように出カバ、ファ（図示せず）を介して
亀子１９に印加されるため、との出力バッファの遅れ、
およびスレー１プロセ、ｙ？２０の端子２５とクロック
分周器２１との間に設けられている入力バッファ（図示
せず）による遅れが生じる。一方、マスタブロセッ丈１
４内ではクロック分周器１５の出力がそのまま人出力バ
ッファを介することなく直接表示データ処理回路１６に
クロック１１３として印加される。このため、原クロッ
ク１１１が低周波であれば上記遅れを十分に吸収できる
が、高周波になるとそれができなくなり上述した欠点が
現われてくるわけである。

〔問題点を解決するための手段〕

本発明は同期信号を外部へ出力する装置が、外部へ出力
する同期信号を自身でも使用するようにしたことを特徴
とする・。

マスタプロセッサはスレー７゛プロセツサに外部出力端
子を介して与える同期信号をマスタモード−／？の外部
入力端子を介して自身に取り込み出力バッファのディレ
ィを条件をマスクとスレー１で同じにしている。また、
マスタグロセ、−＋ｊ内の入力バッファを介して取り込
むようにすれば出力バッファのみならず入力バッファに
よるディレィをも同一条件とすることができ、原クロッ
クを高周波にすることができる。さらに、同期信号とし
てマスク側で分周したクロックを用いてもよい。

〔実施例１〕 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明を同期化システムに適用した一実施例を
示すブロック図である。

本実施例はマスク画像処理プロセｑｔ１とスレーブ画像
処理プロセラｖ７とクロック発振器１３を含む。画像処
理プロセッサ１（７）は、クロック発振器１３の原クロ
ック１００を入力する原クロツク入力端子（バ雫ケージ
の外部ビン）４（１０）と、表示テータ処理回路用りロ
ヴク出力端子５（ｌυと、原クロツク入力端子４（１０
）から入力した原クロック１００を分周比指定信号１３
０（１３１）で指定され九分周比に分周するクロック分
周器２（８）と、表示データ処理回路用クロック入力端
子６　（１２）と、クロック分周器２から出力された表
示データ処理回路用クロヴク１０７（１０８）に基いて
処理すべきデータ１０３（１０４）を人力し、処理され
たデータ１０２（１０５）を出力し、また分周比指定信
号１３０（１３１）を駆力する表示データ処理回路３（
９）を含む、なお、マスタ／スレー１モードレジスタｒ
ｉ説明を簡単にするために省略されている。

第２図ｒｌｔ２分周モードにおいて本実施例の動作タイ
ずングを示す図である。表示データ処理回路用クロック
１０１ｒｌｔ出力端子５を出る前に前段の出カバ、ファ
（図示せず）により表示データ処理回路用クロック１０
６の出力タイミングから遅延して端子５に出力される。

さらに表示データ処理回路用り０．り１０７，１０８ｒ
ｉ入力端子６．１２と表７示テータ処理回路３，９間に
夫々設けられている人力バッファによシ遅延する。しか
［７、表示データ処理回路用クロック１０７と１０８ｒ
ｔ共に表示データ処理回路用クロ９り１０１が入力端子
６．１２を通して夫々の画像処理プロセラ″ｔｊ１゜７
に人力された信号であるので、上記ディレィは相殺され
る。

〔実施例２〕 第３図は本発明の他の実施例で、２７．４１ｒ！画像処
理プロセ、Ｖ丈、２８，３３ｒｊクロヴク分局器、２９
．３４は表示データ処理回路、３０，３５はハイインピ
ーダンス状態を持つ３ステートの出カバリファ、３１．
３６ｒｉ入カバ雫フア、３２゜３７ｒｉ原クロヴク入力
端子、３９．４０ｒｉ表示データ処理用クロック入出力
端子、１４１ｒｊ原クロプク、１５３は画像処理プロセ
ヅサ２７のクロック分周器２８で分周した表示データ処
理用クロック、１４２ｄ画像処理プロセッ′Ｆｊ２７の
内部で出力バヅファ３０と人力バプファ３１を通した表
示データ処理用クロック、１５１ｒｉ画像処理プロセヴ
サ２７の出力バッファ３０を通し、端子３９を通して外
部に出力した表示データ処理用クロツク１５２ｒｉ表示
データ処理用クロック１５１を画像処理グロセッ丈４１
の端子４０を通し、さらに人力バッファ３６を通して内
部に人力した表示データ処理用クロック、１４９．１５
Ｏｒ！出力パッファ３０．３５において出力タイピング
を制御するアウトイネーブル信号、１４７，１４８ｆＳ
ｔ分周器の分周比を指定する信号％１４３，１４６ｒｉ
出力データ、１４４，１４５ｒ！人カデータである。

第３図では、画像処理プロセッサ２７ｒｊマスクとして
使われており、原クロック１４１をクロック分周器２８
で分周して表示データ処理用クロック１５３とし、さら
に出カバ雫７ア３０を通し端子３９を通して表示データ
処理用クロック１５１として画像処理装憤２７の外部に
出力されている。

実施例２を用いた時の動作タイミングは、第２図を参照
する。第２図において、ＣＬＫは第３図１４１の波形φ
Ｄｌｒｉ第３図１５３の波形、φＤｏｒ！第３図１５１
の波形、φＤｓｒｉ第３図１４２の波形、φｏａｒｉ第
３図１５２の波形である。φＤｌｒｉｃＬＫを２分周し
た波形でおり、φＤ意は犯３図３０の出力バッファによ
り、φＤＩから遅延する。さらにφＤＢ、φＤ４ｒｉ第
３図３１．３６の入カバｑ　７７１ＣよりφＤ鵞より遅
延する。

実施？ｌＪ　２において、φＤＩの波形からφＤ４の波
形が原クロックＣＬＫの１周期より遅れても誤動作とは
ならない、φＤｓとφＤ４ｒｉ共にφＤ雪が第３図の入
力バッファ３１．３６を通した改形なので、φ１）ｓと
φＤ４の位相差は、入力バッファ３１，３６のディレィ
の差しかずれないので、マスク画像処理プロセッサ２７
とスレーブ画像処理プロセッサ４１の表示データ処理用
クロヴクの位相差を極めて小さくすることができる。

また実施例２によれば、実施例１の表示データ処理回路
用クロック出力端子と表示データ処理回路用クロヴク入
力端子を共通にすることができるので、プロセッサの外
部端子数を減らすことができる。

本実施例をＩＣで実現する場合、人力ビンには静電破壊
保護用の保護回路が必要であり、出力ビンは出力バッフ
ァが静電破壊保護の役ｉｌｌ　ｋ果たすので保護回路は
不用である。実施例２でｒｉ懺示テータ処理用クロック
端子を入出力端子とすることで端子数を減らす効果を持
つと共に第３図３９゜４０の端子に特別な静電破壊保護
回路をつける必要がなくなり、チップサイズを小さくす
るという効果を持つ。

第７図ｒｉ第３図の出力バッファ３０（３５）と入力バ
ッファ３１（３６）の詳絽を示すプロダク図である。

なお、上記実施例ではマスタグロセ９丈で作成した分絢
クロックをスレー１プロセツサへ同期クロックとして与
えることによってシステムの同期をとる例を提示したが
、第４図の同期信号１１２を本発明のよりにマスタプロ
セ、ブの同期化に使用するようにしてもよい。

〔発明の効果〕

以上説明したように本発明は、同一構成の２つ以上の装
置を同期化して動かすためのマスタスレーブ機能を有す
るシステムにおいて、マスク装置自身もスレー１装置へ
出力される同期信号に基づいて同期化することにより、
マスク装置とスレーブ装置ての同期ずれをなくシ、原り
ロヴクの高速化を計ることができる。

さらに実施例２では入出力端子を共有することによシ、
ｍ子数を減する効果を持つと共に実施例１に比べ入力保
護回路の数を減する効果がある。

【図面の簡単な説明】

第１図は本発明の同期化システムの一実施例を示すブロ
ック図、第２図ｒｉ第１図のシステムの動作タイξング
図、第３図は本発明の他の実施例のブロック図、第４図
に従来例のブロック図、第５囚は第４図の従来例の１作
タイぐング図、第６図ｒｉ第３図の４ノ作タイξング図
、第７図ｔａｔａ３図のバッファの内部プロ、り図であ
る。 １．７・・・・・・画像処理プロセッサ、２，８・・・
・・・クロック分周器、３，９・・・・・・表示データ
処理回路、４．１０・・・・・・原クロック入力端子、
５，１１・・・・・・表示テータ処理回路用りロダク出
力端子％６，１２・・・・・・表示データ処理回路用ク
ロック入力端子、１３・・・・・・クロック発振器、１
００・・・・・・原クロック、１０３．１０４・・・・
・・人力データ、１０２　、１０５・・・・・・出力デ
ータ、１０１，１０６，１０７，１０８−・・・°゛表
示データ処理回路用クロック、１３０．１３１・・・・
・・分周比指定信号、２７．４１・・・・・・画像処理
プロセッサ、２８．３３・・・・・・クロシフ分周！、
２９゜３４・・・・・・表示データ処理回路、３０．３
５・・・・・・出力バッファ、３１．３６・・団・入力
バッファ、３２゜３７・・・・・・原りロヴク入力端子
、３９．４０・旧・・表示データ処理用クロヴク人出力
端子。 ＃　　７　１ｇＪ 第２図 蒙　３　面 茅４　図 第　５　Ｍ

Claims (1)

1. 【特許請求の範囲】 １、外部端子を介して他の装置に同期信号を出力する装
   置に用いる同期制御回路であって、前記外部端子を介し
   て出力される前記同期信号を当該同期信号の出力装置の
   同期信号として用いる手段を設けたことを特徴とする同
   期制御回路。 ２、前記同期信号は前記同期信号を出力する位置で用い
   られるクロックであって、出力バッファを介して前記外
   部端子から出力され、一方当該出力バッファを介して出
   力されるクロックを内部クロックとして用いることを特
   徴とする特許請求の範囲第１項記載の同期制御回路。