JPH1168726A - クロック切替え回路 - Google Patents
クロック切替え回路Info
- Publication number
- JPH1168726A JPH1168726A JP9226278A JP22627897A JPH1168726A JP H1168726 A JPH1168726 A JP H1168726A JP 9226278 A JP9226278 A JP 9226278A JP 22627897 A JP22627897 A JP 22627897A JP H1168726 A JPH1168726 A JP H1168726A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- switching
- switching circuit
- dffs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 クロックの入力断検出信号及び入力断検出回
路を不要として、回路規模を小さくすることができるク
ロック切替え回路を提供する。 【解決手段】 クロック切替え回路１００は、非同期の
切替え信号を反転する反転バッファ（ＮＯＴ）１０１
と、各クロック毎に設置され、非同期の切替え信号をク
ロックに同期するＤＦＦ１０２，１０３、及びＤＦＦ１
０２，１０３により同期した切替え信号を遅延するＤＦ
Ｆ１０４，１０５と、ＤＦＦ１０２〜１０５から入力さ
れる制御信号によってクロック信号ＣＬＫ０とクロック
信号ＣＬＫ１を切り替えるＮＯＲゲート１０８〜１１０
とを備え、ＤＦＦ１０２及びＤＦＦ１０４、またはＤＦ
Ｆ１０３及びＤＦＦ１０５によって同時に選択されたク
ロックを出力するように構成する。
路を不要として、回路規模を小さくすることができるク
ロック切替え回路を提供する。 【解決手段】 クロック切替え回路１００は、非同期の
切替え信号を反転する反転バッファ（ＮＯＴ）１０１
と、各クロック毎に設置され、非同期の切替え信号をク
ロックに同期するＤＦＦ１０２，１０３、及びＤＦＦ１
０２，１０３により同期した切替え信号を遅延するＤＦ
Ｆ１０４，１０５と、ＤＦＦ１０２〜１０５から入力さ
れる制御信号によってクロック信号ＣＬＫ０とクロック
信号ＣＬＫ１を切り替えるＮＯＲゲート１０８〜１１０
とを備え、ＤＦＦ１０２及びＤＦＦ１０４、またはＤＦ
Ｆ１０３及びＤＦＦ１０５によって同時に選択されたク
ロックを出力するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック切替え回
路に係り、特に、伝送装置において複数系統のクロック
から１つの系統を選択するクロック切替え回路に関す
る。
路に係り、特に、伝送装置において複数系統のクロック
から１つの系統を選択するクロック切替え回路に関す
る。
【０００２】
【従来の技術】伝送装置等の通信用装置では、一般的に
複数系統の装置により構成され、ある系統の装置に障害
が生じた時には直ちに他方の系統の装置に切替えられ
る。この時、これらの通信装置にそれぞれ使用されるク
ロック信号も同時に切替えられる。複数系統のクロック
信号は非同期であり、必ずしも同一速度、同一位相とは
限らないため、クロック信号切替え時にはハザードが発
生し、装置の誤動作の原因となる。したがって、クロッ
ク信号切替え時に、ハザード発生を防止する回路が設け
られている。
複数系統の装置により構成され、ある系統の装置に障害
が生じた時には直ちに他方の系統の装置に切替えられ
る。この時、これらの通信装置にそれぞれ使用されるク
ロック信号も同時に切替えられる。複数系統のクロック
信号は非同期であり、必ずしも同一速度、同一位相とは
限らないため、クロック信号切替え時にはハザードが発
生し、装置の誤動作の原因となる。したがって、クロッ
ク信号切替え時に、ハザード発生を防止する回路が設け
られている。
【０００３】従来のこの種の通信装置におけるクロック
切替え回路としては、例えば特開平６−２０９３０９号
公報に開示されたものがある。
切替え回路としては、例えば特開平６−２０９３０９号
公報に開示されたものがある。
【０００４】従来、このようなクロック切替え回路には
上記公報記載の例があり、クロック切替えによって出力
クロックにハザードが発生しないように工夫されてい
る。
上記公報記載の例があり、クロック切替えによって出力
クロックにハザードが発生しないように工夫されてい
る。
【０００５】切替える手順は次の通りである。切替え信
号によって、まず切替え元のクロックをマスクしてクロ
ックの出力を止めてから切替え先のクロックを選択して
出力する。切替え元のクロックが入力されていれば、そ
のクロックに同期してクロックをマスクするが、入力が
なければクロック断を検出してから、切替え先のクロッ
クを選択するタイミングで切替え元のクロックをマスク
するものである。
号によって、まず切替え元のクロックをマスクしてクロ
ックの出力を止めてから切替え先のクロックを選択して
出力する。切替え元のクロックが入力されていれば、そ
のクロックに同期してクロックをマスクするが、入力が
なければクロック断を検出してから、切替え先のクロッ
クを選択するタイミングで切替え元のクロックをマスク
するものである。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のクロック信号の切替え回路にあっては、クロ
ックの入力断検出回路が組み込まれた構成となっていた
ため、回路規模が大きくなっるという問題点があった。
うな従来のクロック信号の切替え回路にあっては、クロ
ックの入力断検出回路が組み込まれた構成となっていた
ため、回路規模が大きくなっるという問題点があった。
【０００７】本発明は、クロックの入力断検出信号及び
入力断検出回路を不要として、回路規模を小さくするこ
とができるクロック切替え回路を提供することを目的と
する。
入力断検出回路を不要として、回路規模を小さくするこ
とができるクロック切替え回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明に係るクロック切
替え回路は、非同期の切替え信号により複数のクロック
のうち何れか１つのクロックを選択して出力するクロッ
ク切替え回路であって、各クロック毎に、非同期の切替
え信号をクロックに同期する同期手段と、同期手段によ
り同期した切替え信号を遅延する遅延手段とを備え、同
期手段と遅延手段によって同時に選択されたクロックを
出力することを特徴とする。
替え回路は、非同期の切替え信号により複数のクロック
のうち何れか１つのクロックを選択して出力するクロッ
ク切替え回路であって、各クロック毎に、非同期の切替
え信号をクロックに同期する同期手段と、同期手段によ
り同期した切替え信号を遅延する遅延手段とを備え、同
期手段と遅延手段によって同時に選択されたクロックを
出力することを特徴とする。
【０００９】上記クロック切替え回路は、クロックが、
遅延手段の出力と非同期の切替え信号によって同時に選
択されたことを検出すると、それ以外の選択されないク
ロックに同期する同期手段及び遅延手段を非選択の状態
にするものであってもよい。
遅延手段の出力と非同期の切替え信号によって同時に選
択されたことを検出すると、それ以外の選択されないク
ロックに同期する同期手段及び遅延手段を非選択の状態
にするものであってもよい。
【００１０】上記同期手段は、クロックをクロック入力
端子に受け、非同期の切替え信号をデータ入力端子に受
けるＤフリップフロップを含む同期式フリップフロップ
であってもよく、上記遅延手段は、クロックをクロック
入力端子に受け、同期手段の出力をデータ入力端子に受
けるＤフリップフロップを含むフリップフロップであっ
てもよい。
端子に受け、非同期の切替え信号をデータ入力端子に受
けるＤフリップフロップを含む同期式フリップフロップ
であってもよく、上記遅延手段は、クロックをクロック
入力端子に受け、同期手段の出力をデータ入力端子に受
けるＤフリップフロップを含むフリップフロップであっ
てもよい。
【００１１】
【発明の実施の形態】本発明に係るクロック切替え回路
は、複数系統の通信装置等にクロックを供給するクロッ
ク回路に適用することができる。
は、複数系統の通信装置等にクロックを供給するクロッ
ク回路に適用することができる。
【００１２】図１は本発明の実施形態に係るクロック切
替え回路の構成を示す回路図である。
替え回路の構成を示す回路図である。
【００１３】図１において、クロック切替え回路１００
は、反転バッファ（ＮＯＴ）１０１、Ｄフリップフロッ
プ（ＤＦＦ）１０２〜１０５（同期手段、遅延手段）及
びＮＯＲゲート１０６〜１１０から構成される。
は、反転バッファ（ＮＯＴ）１０１、Ｄフリップフロッ
プ（ＤＦＦ）１０２〜１０５（同期手段、遅延手段）及
びＮＯＲゲート１０６〜１１０から構成される。
【００１４】ＤＦＦ１０２，１０４のクロック入力端子
には、０系のクロック信号ＣＬＫ０が入力され、ＤＦＦ
１０２のＤ（データ）端子にはＳＥＬ信号が入力され、
ＤＦＦ１０２のＱ出力はＤＦＦ１０３のＤ（データ）端
子に入力される。また、ＤＦＦ１０２，１０４のＱ出力
は、クロック信号ＣＬＫ０と共にＮＯＲゲート１０８に
入力される。また、後述するＮＯＲゲート１０７の出力
は、ＤＦＦ１０２，１０４のセット（Ｓ）入力端子に入
力され、ＤＦＦ１０２，１０４をクロック信号ＣＬＫに
非同期でセットする。
には、０系のクロック信号ＣＬＫ０が入力され、ＤＦＦ
１０２のＤ（データ）端子にはＳＥＬ信号が入力され、
ＤＦＦ１０２のＱ出力はＤＦＦ１０３のＤ（データ）端
子に入力される。また、ＤＦＦ１０２，１０４のＱ出力
は、クロック信号ＣＬＫ０と共にＮＯＲゲート１０８に
入力される。また、後述するＮＯＲゲート１０７の出力
は、ＤＦＦ１０２，１０４のセット（Ｓ）入力端子に入
力され、ＤＦＦ１０２，１０４をクロック信号ＣＬＫに
非同期でセットする。
【００１５】ＤＦＦ１０３，１０５のクロック入力端子
には、１系のクロック信号ＣＬＫ１が入力され、ＤＦＦ
１０３のＤ端子には切替え（ＳＥＬ）信号が入力され、
ＤＦＦ１０３のＱ出力はＤＦＦ１０５のＤ端子に入力さ
れる。また、ＤＦＦ１０３，１０５のＱＮ出力（Ｑ反転
出力）は、クロック信号ＣＬＫ１と共にＮＯＲゲート１
０９に入力される。また、後述するＮＯＲゲート１０６
の出力は、ＤＦＦ１０３，１０５のリセット（Ｒ）入力
端子に入力され、ＤＦＦ１０３，１０５をクロック信号
ＣＬＫに非同期でリセットする。
には、１系のクロック信号ＣＬＫ１が入力され、ＤＦＦ
１０３のＤ端子には切替え（ＳＥＬ）信号が入力され、
ＤＦＦ１０３のＱ出力はＤＦＦ１０５のＤ端子に入力さ
れる。また、ＤＦＦ１０３，１０５のＱＮ出力（Ｑ反転
出力）は、クロック信号ＣＬＫ１と共にＮＯＲゲート１
０９に入力される。また、後述するＮＯＲゲート１０６
の出力は、ＤＦＦ１０３，１０５のリセット（Ｒ）入力
端子に入力され、ＤＦＦ１０３，１０５をクロック信号
ＣＬＫに非同期でリセットする。
【００１６】ＮＯＲゲート１０８〜１１０は、セレクタ
を構成しており、ＤＦＦ１０２〜１０５から入力される
制御信号によって０系のクロック信号ＣＬＫ０と１系の
クロック信号ＣＬＫ１を切り替える。
を構成しており、ＤＦＦ１０２〜１０５から入力される
制御信号によって０系のクロック信号ＣＬＫ０と１系の
クロック信号ＣＬＫ１を切り替える。
【００１７】ＤＦＦ１０２，１０４からクロック信号Ｃ
ＬＫ０を選択する信号がＮＯＲゲート１０８に入力され
ると、ＣＬＫ０がＮＯＲゲート１０８及びＮＯＲゲート
１１０を通過して出力クロック信号ＣＬＫＯとして出力
される。同様に、ＤＦＦ１０３，１０５からＣＬＫ１を
選択する信号がＮＯＲゲート１０９に入力されると、Ｃ
ＬＫ１がＮＯＲゲート１０９及びＮＯＲゲート１１０を
通過して出力クロック信号ＣＬＫＯとして出力される。
ＬＫ０を選択する信号がＮＯＲゲート１０８に入力され
ると、ＣＬＫ０がＮＯＲゲート１０８及びＮＯＲゲート
１１０を通過して出力クロック信号ＣＬＫＯとして出力
される。同様に、ＤＦＦ１０３，１０５からＣＬＫ１を
選択する信号がＮＯＲゲート１０９に入力されると、Ｃ
ＬＫ１がＮＯＲゲート１０９及びＮＯＲゲート１１０を
通過して出力クロック信号ＣＬＫＯとして出力される。
【００１８】ＤＦＦ１０２は、ＳＥＬ信号をＣＬＫ０に
同期するＦＦであり、ＤＦＦ１０４は同期したＳＥＬ信
号をさらに遅延するためのＦＦである。同様に、ＤＦＦ
１０３はＳＥＬ信号をＣＬＫ１に同期するＦＦであり、
ＤＦＦ１０５は同期したＳＥＬ信号をさらに遅延するＦ
Ｆである。
同期するＦＦであり、ＤＦＦ１０４は同期したＳＥＬ信
号をさらに遅延するためのＦＦである。同様に、ＤＦＦ
１０３はＳＥＬ信号をＣＬＫ１に同期するＦＦであり、
ＤＦＦ１０５は同期したＳＥＬ信号をさらに遅延するＦ
Ｆである。
【００１９】ＮＯＲゲート１０６は、非同期のＳＥＬ信
号と遅延したＳＥＬ信号によってＣＬＫ０を選択してい
る間、ＤＦＦ１０３とＤＦＦ１０５をリセットして、ク
ロック信号ＣＬＫ１をマスクする。
号と遅延したＳＥＬ信号によってＣＬＫ０を選択してい
る間、ＤＦＦ１０３とＤＦＦ１０５をリセットして、ク
ロック信号ＣＬＫ１をマスクする。
【００２０】ＮＯＲゲート１０７は、ΝＯＴ１０１によ
り反転された非同期のＳＥＬ信号と遅延して反転したＳ
ＥＬ信号によってＣＬＫ０を選択している間、ＤＦＦ１
０４と１０６をセットして、ＣＬＫ０をマスクする。
り反転された非同期のＳＥＬ信号と遅延して反転したＳ
ＥＬ信号によってＣＬＫ０を選択している間、ＤＦＦ１
０４と１０６をセットして、ＣＬＫ０をマスクする。
【００２１】以下、上述のように構成されたクロック切
替え回路１００の動作を説明する。
替え回路１００の動作を説明する。
【００２２】図２はクロック切替え回路１００の動作を
説明するためのタイミングチャートであり、図中Ａ〜Ｊ
は図１の各部の信号Ａ〜Ｊにそれぞれ対応する。
説明するためのタイミングチャートであり、図中Ａ〜Ｊ
は図１の各部の信号Ａ〜Ｊにそれぞれ対応する。
【００２３】タイミングΤ１までは、切替え信号Ａは
「Ｌ」レベルでクロックＢを選択している。このとき、
ＣとＤは共に「Ｌ」レベルなので、クロックＢがＪに出
力される。また、ＨとＩは「Η」レベルなのでクロック
Ｆはマスクされる。
「Ｌ」レベルでクロックＢを選択している。このとき、
ＣとＤは共に「Ｌ」レベルなので、クロックＢがＪに出
力される。また、ＨとＩは「Η」レベルなのでクロック
Ｆはマスクされる。
【００２４】タイミングＴ１で切替え信号Ａを「Η」レ
ベルに変化させると、ＤＦＦ１０３とＤＦＦ１０５に対
する強制リセットＥは解除される。タイミングＴ１とタ
イミングΤ２の間でクロックＦの立ち上がりに切替え信
号Ａを同期し反転してＧに出力する。
ベルに変化させると、ＤＦＦ１０３とＤＦＦ１０５に対
する強制リセットＥは解除される。タイミングＴ１とタ
イミングΤ２の間でクロックＦの立ち上がりに切替え信
号Ａを同期し反転してＧに出力する。
【００２５】タイミングＴ２でＧを遅延させΗを出力す
る。信号ＧとΗが共に「Ｌ」となる間、クロックＦがＪ
に出力される。信号Ηが「Ｌ」で切替え信号Ａが「Η」
ならば、信号Ｉが「Η」となりＤＦＦ１０２とＤＦＦ１
０４を強制セットして、信号ＣとＤを「Η」にする。こ
の信号ＣとＤの何れかが「Η」の間、クロックＢはマス
クされる。
る。信号ＧとΗが共に「Ｌ」となる間、クロックＦがＪ
に出力される。信号Ηが「Ｌ」で切替え信号Ａが「Η」
ならば、信号Ｉが「Η」となりＤＦＦ１０２とＤＦＦ１
０４を強制セットして、信号ＣとＤを「Η」にする。こ
の信号ＣとＤの何れかが「Η」の間、クロックＢはマス
クされる。
【００２６】タイミングＴ３とＴ４の間で切替え信号Ａ
を「Ｌ」レベルに変化させると、ＤＦＦ１０２とＤＦＦ
１０４に対する強制セットＩが解除される。
を「Ｌ」レベルに変化させると、ＤＦＦ１０２とＤＦＦ
１０４に対する強制セットＩが解除される。
【００２７】タイミングＴ４で切替え信号Ａをクロック
Ｂに同期し反転してＣを出力する。
Ｂに同期し反転してＣを出力する。
【００２８】タイミングΤ５で切替え信号Ａをクロック
Ｆに同期し反転してＧが「Η」になれば、クロックＦは
マスクされる。
Ｆに同期し反転してＧが「Η」になれば、クロックＦは
マスクされる。
【００２９】タイミングＴ６でＣを遅延させＤを出力さ
せるとＣとＤが共に「Ｌ」なので、クロックＢがＪに出
力される。切替え信号Ａが「Η」でＤが「Ｌ」の間、Ｄ
ＦＦ１０３とＤＦＦ１０５が強制リセットされるので、
信号Ηが「Η」となる。
せるとＣとＤが共に「Ｌ」なので、クロックＢがＪに出
力される。切替え信号Ａが「Η」でＤが「Ｌ」の間、Ｄ
ＦＦ１０３とＤＦＦ１０５が強制リセットされるので、
信号Ηが「Η」となる。
【００３０】以上説明したように、実施形態に係るクロ
ック切替え回路１００は、非同期の切替え信号を反転す
る反転バッファ（ＮＯＴ）１０１と、各クロック毎に設
置され、非同期の切替え信号をクロックに同期するＤＦ
Ｆ１０２，１０３、及びＤＦＦ１０２，１０３により同
期した切替え信号を遅延するＤＦＦ１０４，１０５と、
ＤＦＦ１０２〜１０５から入力される制御信号によって
クロック信号ＣＬＫ０とクロック信号ＣＬＫ１を切り替
えるＮＯＲゲート１０８〜１１０とを備え、ＤＦＦ１０
２及びＤＦＦ１０４、またはＤＦＦ１０３及びＤＦＦ１
０５によって同時に選択されたクロックを出力するよう
に構成したので、切替え信号を同期してクロックを選択
する信号に遅延を持たせることによって、切替え元クロ
ックが入力されていれば自身のクロックに同期して切替
え元クロックをマスクして、切替え元クロックが入力さ
れなければ、切替え先クロックを選択するタイミングに
よって切替え元クロックをマスクするようにすることが
でき、切替え元クロックの状態に拘らず、クロックに同
期してクロックを切替えることができる。したがって、
従来例のようにクロック入力断検出回路を組み込む必要
がなくなるので、回路規模を小さくすることができる。
ック切替え回路１００は、非同期の切替え信号を反転す
る反転バッファ（ＮＯＴ）１０１と、各クロック毎に設
置され、非同期の切替え信号をクロックに同期するＤＦ
Ｆ１０２，１０３、及びＤＦＦ１０２，１０３により同
期した切替え信号を遅延するＤＦＦ１０４，１０５と、
ＤＦＦ１０２〜１０５から入力される制御信号によって
クロック信号ＣＬＫ０とクロック信号ＣＬＫ１を切り替
えるＮＯＲゲート１０８〜１１０とを備え、ＤＦＦ１０
２及びＤＦＦ１０４、またはＤＦＦ１０３及びＤＦＦ１
０５によって同時に選択されたクロックを出力するよう
に構成したので、切替え信号を同期してクロックを選択
する信号に遅延を持たせることによって、切替え元クロ
ックが入力されていれば自身のクロックに同期して切替
え元クロックをマスクして、切替え元クロックが入力さ
れなければ、切替え先クロックを選択するタイミングに
よって切替え元クロックをマスクするようにすることが
でき、切替え元クロックの状態に拘らず、クロックに同
期してクロックを切替えることができる。したがって、
従来例のようにクロック入力断検出回路を組み込む必要
がなくなるので、回路規模を小さくすることができる。
【００３１】このように、本実施形態に係るクロック切
替え回路１００は、簡単な回路構成でありながら、従来
必要であったクロック断検出回路を不要とすることがで
き、種々のディジタル回路内部に搭載することができる
という優れた特長を有する。
替え回路１００は、簡単な回路構成でありながら、従来
必要であったクロック断検出回路を不要とすることがで
き、種々のディジタル回路内部に搭載することができる
という優れた特長を有する。
【００３２】なお、上記実施形態では２系統のクロック
を入力する回路について述べたが、同様の方法により２
系統以外の複数の入力であっても適用できることは言う
までもない。
を入力する回路について述べたが、同様の方法により２
系統以外の複数の入力であっても適用できることは言う
までもない。
【００３３】また、同期手段及び遅延手段に、Ｄフリッ
プフロップを用いているが、勿論これには限定されず、
同様の動作を行う他のフリップフロップでもよい。ま
た、信号の立ち上がりで動作するようにしているが、立
ち下がりで動作するように構成してもよいことは言うま
でもない。
プフロップを用いているが、勿論これには限定されず、
同様の動作を行う他のフリップフロップでもよい。ま
た、信号の立ち上がりで動作するようにしているが、立
ち下がりで動作するように構成してもよいことは言うま
でもない。
【００３４】また、上記クロック切替え回路は、通信装
置等にクロック信号を供給するクロック切替え回路に適
用することができるが、クロックを切り替えるものであ
ればどのようなクロック切替え回路にも適用できること
は言うまでもない。また、本実施形態に係るクロック切
替え回路が装置内部に組み込まれて設置されていてもよ
いし、あるいは独立した装置に適用してもよい。
置等にクロック信号を供給するクロック切替え回路に適
用することができるが、クロックを切り替えるものであ
ればどのようなクロック切替え回路にも適用できること
は言うまでもない。また、本実施形態に係るクロック切
替え回路が装置内部に組み込まれて設置されていてもよ
いし、あるいは独立した装置に適用してもよい。
【００３５】さらに、上記クロック切替え回路を構成す
るフリップフロップやゲート回路の種類や個数、接続状
態等は上記各実施形態に限定されない。
るフリップフロップやゲート回路の種類や個数、接続状
態等は上記各実施形態に限定されない。
【００３６】
【発明の効果】本発明に係るクロック切替え回路では、
非同期の切替え信号により複数のクロックのうち何れか
１つのクロックを選択して出力するクロック切替え回路
であって、各クロック毎に、非同期の切替え信号をクロ
ックに同期する同期手段と、同期手段により同期した切
替え信号を遅延する遅延手段とを備え、同期手段と遅延
手段によって同時に選択されたクロックを出力するよう
に構成したので、クロックの入力断検出信号及び入力断
検出回路を不要として、回路規模を小さくすることがで
きる。
非同期の切替え信号により複数のクロックのうち何れか
１つのクロックを選択して出力するクロック切替え回路
であって、各クロック毎に、非同期の切替え信号をクロ
ックに同期する同期手段と、同期手段により同期した切
替え信号を遅延する遅延手段とを備え、同期手段と遅延
手段によって同時に選択されたクロックを出力するよう
に構成したので、クロックの入力断検出信号及び入力断
検出回路を不要として、回路規模を小さくすることがで
きる。
【図１】本発明を適用した実施形態に係るクロック切替
え回路の構成を示す回路図である。
え回路の構成を示す回路図である。
【図２】上記クロック切替え回路の動作を説明するため
のタイミングチャートである。
のタイミングチャートである。
１００ クロック切替え回路、１０１ 反転バッファ
（ＮＯＴ）、１０２〜１０５ Ｄフリップフロップ（Ｄ
ＦＦ）（同期手段、遅延手段）、１０６〜１１０ＮＯＲ
ゲート
（ＮＯＴ）、１０２〜１０５ Ｄフリップフロップ（Ｄ
ＦＦ）（同期手段、遅延手段）、１０６〜１１０ＮＯＲ
ゲート
Claims (4)
- 【請求項１】 非同期の切替え信号により複数のクロッ
クのうち何れか１つのクロックを選択して出力するクロ
ック切替え回路であって、 各クロック毎に、 非同期の切替え信号をクロックに同期する同期手段と、 前記同期手段により同期した切替え信号を遅延する遅延
手段とを備え、 前記同期手段と前記遅延手段によって同時に選択された
クロックを出力することを特徴とするクロック切替え回
路。 - 【請求項２】 請求項１記載のクロック切替え回路にお
いて、 クロックが、前記遅延手段の出力と非同期の切替え信号
によって同時に選択されたことを検出すると、それ以外
の選択されないクロックに同期する同期手段及び遅延手
段を非選択の状態にすることを特徴とするクロック切替
え回路。 - 【請求項３】 前記同期手段は、クロックをクロック入
力端子に受け、非同期の切替え信号をデータ入力端子に
受けるＤフリップフロップを含む同期式フリップフロッ
プであることを特徴とする請求項１又は２の何れかに記
載のクロック切替え回路。 - 【請求項４】 前記遅延手段は、クロックをクロック入
力端子に受け、前記同期手段の出力をデータ入力端子に
受けるＤフリップフロップを含むフリップフロップであ
ることを特徴とする請求項１又は２の何れかに記載のク
ロック切替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9226278A JPH1168726A (ja) | 1997-08-22 | 1997-08-22 | クロック切替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9226278A JPH1168726A (ja) | 1997-08-22 | 1997-08-22 | クロック切替え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168726A true JPH1168726A (ja) | 1999-03-09 |
Family
ID=16842712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9226278A Withdrawn JPH1168726A (ja) | 1997-08-22 | 1997-08-22 | クロック切替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168726A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050327A (ja) * | 2003-07-14 | 2005-02-24 | Matsushita Electric Ind Co Ltd | クロック信号切り替え装置、クロック信号切り替え方法、データバス切り替え装置、及びデータバス切り替え方法 |
| JP2010191976A (ja) * | 2003-07-14 | 2010-09-02 | Panasonic Corp | 信号切り替え装置、信号切り替え方法及びデータ受信装置 |
-
1997
- 1997-08-22 JP JP9226278A patent/JPH1168726A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050327A (ja) * | 2003-07-14 | 2005-02-24 | Matsushita Electric Ind Co Ltd | クロック信号切り替え装置、クロック信号切り替え方法、データバス切り替え装置、及びデータバス切り替え方法 |
| JP2010191976A (ja) * | 2003-07-14 | 2010-09-02 | Panasonic Corp | 信号切り替え装置、信号切り替え方法及びデータ受信装置 |
| US7816952B2 (en) | 2003-07-14 | 2010-10-19 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| US8026744B2 (en) | 2003-07-14 | 2011-09-27 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8301932B2 (en) | Synchronising between clock domains | |
| US6696854B2 (en) | Methods and circuitry for implementing first-in first-out structure | |
| US5867541A (en) | Method and system for synchronizing data having skew | |
| EP1166210B1 (en) | Elastic interface apparatus and method therefor | |
| JP2003174491A (ja) | Ｓｍｉｉ規格による装置間のデータ転送中継装置及びその方法 | |
| JP3524577B2 (ja) | 動的クロック切り換え回路 | |
| US6943595B2 (en) | Synchronization circuit | |
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| US4823365A (en) | Synchronization method and elastic buffer circuit | |
| JPH0198313A (ja) | 同期化回路 | |
| US20080307133A1 (en) | Method for Synchronizing a Transmission of Information and a Device Having Synchronizing Capabilities | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JP3930641B2 (ja) | 現用系・予備系切替方法および切替装置 | |
| JPH05336091A (ja) | バス通信システム | |
| JPH03240336A (ja) | ビット位相同期回路 | |
| JPH07168652A (ja) | 同期リセット回路 | |
| KR100278271B1 (ko) | 클럭주파수분주장치 | |
| JPH0738398A (ja) | クロック切替回路 | |
| JPH10145344A (ja) | ビット位相同期回路 | |
| JPH0774654A (ja) | 多重化回路 | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JPH10163821A (ja) | 初期化回路 | |
| JPH0344212A (ja) | 論理パス多重化方式 | |
| JPH1141215A (ja) | クロック乗せ換え回路 | |
| JPH05145532A (ja) | クロツク乗り換え方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |