JP3930641B2 - 現用系・予備系切替方法および切替装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、冗長構成された複数の系における現用系・予備系を切り替える現用系・予備系切替方法および切替装置に関するものである。
【０００２】
【従来の技術】
冗長構成された複数の系において、どの系についても現用系または予備系のいずれかを設定するための設定情報を与えることが必要である。かかる設定情報が存在しなければ、唯一であるべき現用系が重複して出現する、またはすべての系が予備系となるといった混乱を生じ、冗長構成システムが有効に機能しない。そこで、従来は、故障等のため冗長構成システムから切り離すべき系および次の現用系となるべき予備系の両方に備えられ系の設定情報（現用または予備である旨）を保持しておくレジスタにアクセスし、このレジスタの設定情報を書き換えることにより、前者を現用系から予備系へ切り替え、後者を予備系から現用系へ切り替えていた。
【０００３】
【発明が解決しようとする課題】
しかし、両者のレジスタにアクセスすることが必要であったため、切替に時間がかかっていた。また、系自体が故障しなくとも、系の設定情報（現用または予備である旨）を保持しておくレジスタが故障したときは、いずれその系を現用系から予備系または予備系から現用系へ切り替える際に確実な切替ができず、現用系の重複した出現や現用系の消失といった問題が生じていた。
【０００４】
本発明はこのような従来技術の欠点を解消し、現用系と予備系との確実な切替を可能とする現用系・予備系切替方法および切替装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は上述の課題を解決するために、冗長構成された複数の系にそれぞれ、現用系・予備系切替装置を備える。これら装置の第１の入力端子は、他の各装置の第２の入力端子に接続されている。これら装置は、第１の入力端子と、第２の入力端子と、第１および第２の入力端子に接続された切替制御手段とを有する。
【０００６】
切替制御手段は、第１の入力端子に接続される第１の前微分手段と、第２の入力端子に接続される第２の前微分手段と、第１および第２の前微分手段に接続される２状態装置とを含む。
【０００７】
第１および第２の前微分手段はそれぞれ、第１または第２の入力端子に接続される第１の信号遅延手段と、第１の信号遅延手段に直列に接続される第２の信号遅延手段と、第１の信号遅延手段の出力端子および第２の信号遅延手段の出力端子に接続されるAND 論理手段とを含む。
【０００８】
本発明によれば、冗長構成された複数の系のいずれかを現用系に、その他を予備系に切り替える場合、現用系となるべき系のみに選択的にパルスなどの切替信号を入力を行なう。すなわち現用系となるべき系のみの第１の入力端子に切替信号を入力する。この入力により、切替信号は、予備系となるべき系にも、それらの系の第２の入力端子から入力される。
【０００９】
本発明によれば、現用系となるべき系においては、切替制御手段内の第１の前微分手段および２状態装置により、パルスなどの切替信号から、現用系であることを表わす定常的な現用系信号を生成し、予備系となるべき系においては、切替制御手段内の第２の前微分手段および２状態装置により、切替信号から、予備系であることを表わす定常的な予備系信号を生成する。
【００１０】
本発明によれば、第１の前微分手段は、パルスなどの切替信号を所定の長さの第１の同期信号に変換し、２状態装置は、第１の同期信号を現用系信号に変換する。また第２の前微分手段は、切替信号を所定の長さの第２の同期信号に変換し、２状態装置は、第２の同期信号を予備系信号に変換する。
【００１１】
本発明によれば、第１または第２の前微分手段において、第１の信号遅延手段は、パルスなどの切替信号を遅延させて第１次遅れ信号に変換し、第２の信号遅延手段は、第１次遅れ信号を遅延させて第２次遅れ信号に変換し、AND 論理手段は、第１次遅れ信号および第２次遅れ信号を同時に検出している期間中、第１または第２の同期信号を出力する。
【００１２】
【発明の実施の形態】
次に添付図面を参照して本発明による現用系・予備系切替方法および切替装置の実施例を詳細に説明する。
【００１３】
図２は、本発明による現用系・予備系切替装置を備える複数の系で構成される冗長構成システムを示す。系２および系４は共通の構成を有しており、それぞれ、現用系・予備系切替装置６および８を備える。系の切替パルス10はスイッチ12を介して入力端子14または16に選択的に接続される。入力端子14および16はそれぞれ、系２および４の両方、すなわち現用系・予備系切替装置６および８の両方に接続されている。
【００１４】
図１は図２における本発明による現用系・予備系切替装置を示すブロック図である。現用系・予備系切替装置６および８はそれぞれ、２つの前微分回路18および20と、JKフリップフロップ回路22とを含む切替制御回路21を共通に有するため、以下、図２に示す装置６について代表して説明する。前微分回路18は入力端子14に接続され、前微分回路20は入力端子16に接続される。回路18および20はそれぞれ、クロックパルス入力端子23にも接続される。JKフリップフロップ回路22は、前微分回路18および20のそれぞれの出力端子24および26に接続され、これらは回路22のJ 入力およびK 入力となる。さらに回路22は、クロックパルス入力端子23にも接続される。
【００１５】
図３は、図１における前微分回路18および20に共通の構成を示す回路図である。以下、図３に示す回路18について代表して説明する。前微分回路18は２つのエッジトリガ型D フリップフロップ回路28および30と、AND 論理回路32と、反転論理回路34とを含む。エッジトリガ型D フリップフロップ回路28および30は直列に接続されているため、上流の回路28は入力端子14に接続されていて出力36を出力し、下流の回路30は入力端子36に接続されていて出力38を出力する。回路28および30はいずれもクロックパルス入力端子23にも接続されている。図４はこれらエッジトリガ型D フリップフロップ回路の真理値表であり、この図に示すように、本実施例で使用するエッジトリガ型D フリップフロップ回路28および30は、クロックパルスの立ち上がりに同期して出力を変化させる。反転論理回路34は入力端子38および出力端子40に接続される。AND 論理回路32は入力端子36および40と出力端子24とを有する。
【００１６】
以上の構成において現用系・予備系切替装置は以下のように動作する。
【００１７】
まず、図２の冗長構成システムの運転方法を説明する。系２を現用系とする場合は、現用系・予備系切替装置６の入力端子14をスイッチ12により選択し、端子14にのみ切替パルス10を与えてやれば、後述する装置６の機能により出力端子42から現用系の信号が出力される。すなわち系４に直接パルス10を与える必要はない。入力端子14への切替パルス10は現用系・予備系切替装置８へも、予備系への遷移を指示するパルスとして入力されるため、系２が現用系へ遷移するのと同時に、これも後述する装置８の機能により、出力端子44から予備系の信号が出力され、系４は予備系に遷移する。系４を再び現用系に遷移させ、かつ、系２を予備系に遷移させる場合は、スイッチ12を切り替えて入力端子16にのみ切替パルス10を与えてやればよい。
【００１８】
次に、図２の現用系・予備系切替装置６および８に共通の動作を、図１と、図１に示すJKフリップフロップ回路22の真理値表を示す図５と、図５に基づくタイムチャート図６とを参照して、説明する。
【００１９】
本実施例では前述の冗長構成システムの運転方法に対応して、図１における現用系・予備系切替装置６を備える系２を現用系として設定する場合の動作について述べる。リセット時（図６の時刻T1）は前微分回路18および20のそれぞれの入力14および16と、JKフリップフロップ回路22の出力42とは、いずれもLow に設定されている。前微分回路18の入力14に任意の時刻T2に、１クロック以上の期間τ0 の間Highレベルを保つ切替パルス10が入力されると、後述する前微分回路18の機能により、時刻T3から時刻T5の間の期間τ2 において１クロック長のパルス52（High状態）が出力24から出力される。一方、前微分回路20の入力16には、上述の冗長構成システム運転方法において述べたように、何らパルスが入力されないため、これも後述する前微分回路20の機能により、出力26は時刻T3から時刻T5の間も含めてLow 状態を保つ。これらの出力24および26がそれぞれJKフリップフロップ回路22にJ 入力24およびK 入力26として入力されると、図５の真理値表に示すように、時刻T4におけるクロックパルスの立ち下がり54に同期して、JKフリップフロップ22の出力42は、Low からHighに立ち上がり、定常状態56となる。すなわち、図１の現用系・予備系切替装置６を備える系２は、現用系として設定される。
【００２０】
続いて、図１に示す現用系・予備系切替装置６を備える系２が、現用系から予備系へと遷移する場合の動作について述べる。この場合は、系４を現用系に遷移するために、系４に対して送出された１クロック以上の期間τ4 の間Highレベルを保つ切替パルス10が、前微分回路20の入力端子16に、任意の時刻T6に入力される。すると後述する前微分回路20により、時刻T7から時刻T9の間の期間τ6 における１クロック長の同期パルス60が出力26から出力され、JKフリップフロップ回路22のK 入力26として入力される。一方、JKフリップフロップ回路22のJ 入力24には、Low 状態の出力24が入力されるため、図５の真理値表に従い、時刻T8におけるクロックパルスの立ち下がり62に同期して、JKフリップフロップ回路22の出力42は、HighからLow に立ち下がり、定常状態64となる。すなわち、図１の現用系・予備系切替装置６を備える系２は、現用系から予備系に遷移する。
【００２１】
この後再び図１の現用系・予備系切替装置６を備える系２が予備系から現用系に遷移する場合は、最初に系２を現用系に設定したときと同様に、前微分回路18の入力端子14に１クロック以上Highレベルを保つ切替パルス10を与えてやればよく、このことは、図２のスイッチ12が端子14のみに選択的に接続されればよいことを意味している。
【００２２】
最後に、図１の前微分回路18および20に共通の動作を、図３と、エッジトリガ型D フリップフロップ回路の真理値表を示す図４と、図４に基づく図７のタイムチャートとを参照して説明する。回路18および20の動作は共通であるため、回路18について代表して説明する。リセット時は入力14および出力24ともにLow である（時刻T1）。任意の時刻（時刻T2）に、１クロック以上の期間τ0 においてHighレベルを保つ切替パルス10が入力14に入力されると、１クロック以下の遅延期間τ4 の後、クロックパルスの立ち上がり66（時刻T3）に同期して、エッジトリガ型D フリップフロップ回路28の出力端子36も立ち上がり68を生じてHighとなる。この立ち上がり68がエッジトリガ型D フリップフロップ回路30とAND 論理回路32とに共通の入力36となる。入力36における立ち上がり68は、エッジトリガ型D フリップフロップ30により、さらに１クロックの遅延期間τ2 の後（時刻T5）、出力端子38に立ち上がりとして現れ、この立ち上がりが反転論理回路34により反転された立ち下がり70が、AND 論理回路32の入力40にLow 入力される。その結果、時刻T3から時刻T5までの１クロックの期間τ2 においては、AND 論理回路32の入力36および40にはいずれもHighが入力されるため、出力24にも、１クロック長の同期パルス52が出力される。このようにして前微分回路18および20は、切替パルス10の入力により１クロック長の同期パルス52を出力し、パルス10が入力されない限り、Low 状態を保つという、図１の現用系・予備系切替装置について前述した通りの動作を実現する。
【００２３】
なお、本実施例ではエッジトリガ型D フリップフロップ28および30はクロックパルスの立ち上がりに同期して遅延されたパルスを出力し、JKフリップフロップ22はクロックパルスの立ち下がりに同期して定常的な信号を出力するが、これらのフリップフロップが出力のタイミングとするクロックパルスの立ち上がり・立ち下がりを互いに逆とした構成とすることも、もちろん可能である。
【００２４】
また以上の実施例では、現用系・予備系切替装置またはに入力される切替パルスは、Highレベルを１クロック以上の期間保つパルスであり、現用系・予備系切替装置から出力される定常的な信号は、Highレベルのものが現用系への切替を表し、Low レベルのものが予備系への切替を表す構成としたが、各レベルが現用・予備のいずれを表示するかは、上述の実施例に限定されることなく、適宜反転回路等を加えることによりHighとLow の表示を逆とする構成としてよい。
【００２５】
さらに、図２の実施例では２つの装置を含む２重化冗長構成システムを示したが、本願発明はより冗長度を増加し、１個の現用系に対してｎ個の予備系を備える（ｎ＋１）共通化構成にも適用できる。
【００２６】
【発明の効果】
このように本発明によれば、ある系を現用系に遷移させるとともに、現用系であった系を予備系に遷移させる上で、現用系にすべき系にのみ選択的に切替信号を与えてやればよく、短時間で切替が可能である。これは、図８に示す従来の冗長構成システムが、両方の系２および４のレジスタ80および82にアクセスしなければならず、しかも現用系への遷移を指示する信号と、予備系への遷移を指示する信号とを区別して与えなければならなかったために、時間がかかっていたことに鑑みれば明らかである。また、本発明によれば、従来の冗長構成システムにおいて必要とされていた図８に示すレジスタ80および82などのレジスタ手段を必要としないため、従来生じていたレジスタ手段故障による現用系・予備系の切替不能の問題をも解決し、確実に現用系・予備系の切替を行なうことができる。
【図面の簡単な説明】
【図１】本発明による現用系・予備系切替装置を示すブロック図である。
【図２】図１の現用系・予備系切替装置を備える複数の系で構成される冗長構成システムを示す機能ブロック図である。
【図３】図１に示す実施例における前微分回路に共通の構成を示す回路図である。
【図４】エッジトリガ型D フリップフロップ回路の真理値表を示す図である。
【図５】 JKフリップフロップ回路の真理値表を示す図である。
【図６】図１の現用系・予備系切替装置の動作を示すタイムチャートである。
【図７】図２の前微分回路の動作を示すタイムチャートである。
【図８】従来の冗長構成システムの例を示す機能ブロック図である。
【符号の説明】
２、４ 系
６、８ 現用系・予備系切替装置
18、20 前微分回路
21 切替制御回路
22 JKフリップフロップ回路
28、30 D フリップフロップ回路
32 AND 論理回路

Claims (2)

1. 冗長構成された複数の系であって、それぞれ第１および第２の入力端子を有する系のいずれかを現用系または予備系に切り替える現用系・予備系切替方法において、該方法は、
   前記複数の系のうち、現用系となるべき１つの系の第１の入力端子と、該１つの系以外の予備系となるべきすべての系の第２の入力端子であって前記現用系となるべき１つの系の第１の入力端子に接続された第２の入力端子とに切替信号を一度に入力する工程を有し、
   これによって、前記現用系となるべき１つの系を現用系に切り替えると同時に前記予備系となるべきすべての系を予備系に切り替え、
   該方法はさらに、
   前記現用系となるべき系において前記切替信号を受信させて、現用系であることを表わす定常的な現用系信号を生成する現用系信号生成工程と、
   前記予備系となるべき系において前記切替信号を受信して、予備系であることを表わす定常的な予備系信号を生成する予備系信号生成工程とを含み、
   前記現用系信号生成工程は、前記切替信号を所定の長さの第１の同期信号に変換する第１の前微分工程と、該第１の同期信号を前記現用系信号に変換する第１の変換工程とからなり、
   前記予備系信号生成工程は、前記切替信号を所定の長さの第２の同期信号に変換する第２の前微分工程と、該第２の同期信号を前記予備系信号に変換する第２の変換工程とからなり、
   前記第１および第２の各前微分工程は、それぞれ、
   １クロック以上の長さの前記切替信号を遅延させて第１次遅れ信号に変換する工程と、
   該第１次遅れ信号を遅延させて第２次遅れ信号に変換する工程と、
   該第１次遅れ信号および該第２次遅れ信号に基づいて、前記第１または第２の同期信号を出力する工程とからなることを特徴とする現用系・予備系切替方法。
2. 冗長構成された複数の系のそれぞれに備えられた現用系・予備系切替装置であって、該装置自身の属する系を選択的に現用系または予備系に切り替える現用系・予備系切替装置において、該装置は、
   前記複数の系のうちいずれか１つを現用系へ切り替える指示を示す切替信号が入力される第１の入力端子と、
   前記複数の系のうち該装置自身の属する系以外のすべての系にある他の現用系・予備系切替装置の第１の入力端子に接続される第２の入力端子と、
   第１の入力端子に前記切替信号を受信すると、該装置自身の属する系を現用系に設定する現用系信号を、また第２の入力端子に前記切替信号を受信すると、該装置自身の属する系を予備系に設定する予備系信号を、該装置自身の属する系に与える切替制御手段を含み、
   前記切替制御手段は、
   前記第１の入力端子に接続され、前記切替信号を所定の長さの第１の同期信号に変換する第１の前微分手段と、
   前記第２の入力端子に接続され、前記切替信号を所定の長さの第２の同期信号に変換する第２の前微分手段と、
   該第１および第２の前微分手段に接続され、前記第１または第２の同期信号を、前記現用系信号または前記予備系信号に変換する２状態装置とを含み、
   前記第１および第２の前微分手段はそれぞれ、
   前記第１または第２の入力端子に接続され、１クロック以上の長さの前記切替信号を遅延させて第１次遅れ信号に変換する第１の信号遅延手段と、
   該第１の信号遅延手段に接続され、該第１次遅れ信号を遅延させて第２次遅れ信号に変換する第２の信号遅延手段と、
   該第１の信号遅延手段の出力端子および該第２の信号遅延手段の出力端子に接続され、 該第１次遅れ信号および該第２次遅れ信号に基づいて、前記第１または第２の同期信号を出力する AND 論理手段とを含むことを特徴とする現用系・予備系切替装置。

Images