RU1786487C

RU1786487C - Дискретное устройство

Info

Publication number: RU1786487C
Application number: SU874223244A
Authority: RU
Inventors: Владимир Эмильевич Петров; Александр Владимирович Батов
Original assignee: Московский институт электромеханики и автоматики
Priority date: 1987-04-06
Filing date: 1987-04-06
Publication date: 1993-01-07

Abstract

Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - повышение устойчивости к сбо м -- достигаетс тем, что в дискретное устройство, содержащее комбинационный блок, блок пам ти и восстанавливающий орган, введены коммутатор, элемент ИЛИ, элемент задержки , элемент 14, инвертор, тактовый генератор, обеспечивающие исключение возможности накоплени сбоев в процессе работы устройства. 1 ил.

Description

Изобретение откоситс к области автоматики и вычислительной техники и может быть использовано при реализации технических средств з этих област х.

Известны дискретные асинхронные устройства ,, содержащие блок элементов па- м ти и комбинационные цепи, реализующие функции выходов и переключений (1). Недостатком этих устройств вл етс отсутствие четкой синхронизации срабатывани элементов, что в свою очередь повышает веро тность возникновени риска сбо , дл устранени которого требуетс сложное распределение и учет задержек в критических точках асинхронных схем..

Известны синхронные дискретные устройства , в которых исключение риска сбо за счет неравенства задержки распространени сигналов в логических цеп х обеспечиваетс синхронизирующими сигналами (2). Недостатком этих устройств вл етс то.

что сбои в блоке пам ти полностью нарушают алгоритмы функционировани .

Известно избыточно-кодированное синхронное дискретное устройство, содержащее комбинационный блок, блок пам ти и восстанавливающий орган, которое позвол ет скорректировать часть сбоев (3).

По своей технической сущности и достигаемому положительному эффекту это устройство вл етс наиболее близким к изобретению. Недостатком известного устройства вл етс то, что в его блоке пам ти могут накапливатьс сбои в интервалах между синхронизирующими сигналами. Это, в свою очередь, нарушает процесс восстановлени информации восстанавливающим органом и снижает устойчивость к сбо м.

Целью изобретени вл етс повышение устойчивости к сбо м. Поставленна цель достигаетс тем что в дискретное устройство , содержащее комбинационный блок, блок пам ти и восстанавливающий орел С

-ч со о

N

00

VJ

тан, вход которого св зан с выходом блока пам ти, а выход - с одним из входов комбинационного блока, другой вход которого вл етс информационным входом устройства, а один из выходов - информационным выходом устройства, снабженного также тактовым входом, введены коммута- тор„.;элемент ИЛИ, элемент задержки, эле- ме$т И, инвертор и тактовый генератор, выход которого подключен к одному из входов элемента И, другой вход которого через инвертор св зан с тактовым входом устройства , а выход - с одним из входов элемента ИЛИ, другой вход которого через элемент, задержки подсоединен к тактовому входу устройства, а выход - к синхронизирующему входу блока пам ти, вход начальной установки которого вл етс входом начальной установки устройства, а информационный вход соединен с выходом коммутатора , первый и второй информационные входы которого подключены , соответственно ко второму выходу комбинационного блока и к выходу восстанавливающего органа, а управл ющий вход коммутатора соединен с тактовым входом устройства.

На чертеже представлена блок-схема дискретного устройства.

Устройство содержит комбинационный блок 1, блок 2 пам ти, восстанавливающий орган 3, коммутатор 4, тактовый генератор 5, элемент ИЛИ 6, элемент 7 задержки, инвертор 8, элемент И 9, вход 10, выход 11, тактовый вход 12 и установочный вход 13.

. Вход 10 и выход 11 соединены соответственно с первым входом и выходом комбинационного блока 1. Выход блока 2 пам ти через восстанавливающий орган 3 св зан со вторым входом комбинационного блока 1 и первым входом коммутатора 4, выход которого соединен с информационным входом блока 2 пам ти. Второй выход комбина- ционного блока 1 соединен со вторым входом коммутатора 4. Вход 13 соединен с установочным входом блока 2 пам ти. Тактовый вход 12 через элемент 7 задержки св зан с первым входом элемента ИЛИ 6 и через инвертор 8 - с первым входом элемента И 9, выход которого соединен со вторым входом элемента ИЛИ 6, выход которого соединен с синхронизирующим входом блока 2 пам ти. Управл ющий вход коммутатора 4 соединен с входом 12. Выход тактового генератора 5 соединен со вторым входом элемента И 9.

Перед началом работы устройство приводитс в исходное состо ние сигналом по входу 13.

При поступлении тактовых сигналов на вход 12 устройство производит преобразование входной информации в выходную. Результатом преобразовани вл етс код

выходе 11. При этом в режиме переключени передний фронт тактового сигнала снЈ- чала переключает коммутатор 4 в режим пропускани сигналов с выхода блока 1,а затем, через врем , необходимое дл уста0 новлени переходных процессов, на ронизирующий вход блока 2, которЦй производит запоминание входной информации . В статическом режиме коммутатор 4 пропускает информацию с выхода восста5 навливающего органа 3. При этом последовательность импульсов с генератора .5 поступает на синхронизирующий вход блЬ- ка 2, осуществл в нем непрерывное подтверждение информации.j

0 Ввиду того, что восстановленное орф- ном 3 состо ние непрерывно вводитс ;в блок 2, производитс активное многократное исправление сбоев в течение периода тактовой частоты. Дл надежной работы ус5 тройства требуетс обеспечить Тги/т S J2, где fT, fi-и тактова частота и частота тактового генератора 5. Блок 2 пам ти вл етс регистром с шиной начальной установки;и шиной синхронизации. Разр дность perncfr0 pa соответствует длине избыточного код|а, который используетс в данном дискретном устройстве. Восстанавливающий орган 3 |з- л етс схемой комбинационного типа, котр- ра осуществл ет преобразование

5 избыточного кода с блока 2 пам ти,.содержащего ошибки, в исправленный код. Например , если избыточный код вл етс кодом с повторением, то вбсстанавлива - щий орган осуществл ет покомпонентное

0 голосование входной информации, Коммутатор 4 представл ет собой набор управл емых чеек, выполн ющих функцию F АВ + АВ, где А - управл ющий вход; В.В - соответствующие информац 45 онные входы.

.Комбинационный блок 1 реализует лэ- гические функции выходов и переходов устройства и может быть выделен в любсй конкретной реализации дискретного усг0 ройства. : .,.. .; ;, ,..;

Сравнива работу данного устройства с известным, можно отметить, что устойчивость к сбо м данного устройства выше BBI- ду того, что оно исключает возможное ъ

5 накоплени сбоев в процессе работы.

Устройство может быть эффективно и :- пользовано при построении цифровых систем , работавших в услови х повышенных помех. Особенно это относитс к устройствам с большой скважностью синхронизир ющих сигналов, например, таких, как счетчики низкочастотных импульсов.

Claims

Формула изобретени Дискретное устройство, содержащее комбинационный блок, блок пам ти и восстанавливающий орган, вход которого св зан с выходом блока пам ти, а выход - с одним из входов комбинационного блока, другой вход которого вл етс информационным входом устройства, а один из выходов - информационным выходом устройства, снабженного также тактовым входом, отличающеес тем, что, с целью повышени устойчивости к сбо м, в него введены коммутатор, элемент ИЛИ, элемент задержки, элемент И, инвертор и тактовый генератор, выход которого под0

5

ключей к одному из входов элемента И,, другой вход которого через инвертор св зан с тактовым входом устройства, а выход - с одним из входов элемента ИЛИ, другой вход которого через элемент задержки подсоединен к тактовому входу устройства, а выход - к синхронизирующему входу блока пам ти, вход начальной установки которого вл етс входом начальной установки устройства, а информационный вход соединен с выходом коммутатора, первый и второй информационные входы которого подключены соответственно к второму выходу комбинационного блока и выходу восстанавливающего органа, а управл ющий вход коммутатора соединен с тактовым входом устройства.