JPS59221045A - デ−タ送受信タイミング制御方式 - Google Patents
デ−タ送受信タイミング制御方式Info
- Publication number
- JPS59221045A JPS59221045A JP58094152A JP9415283A JPS59221045A JP S59221045 A JPS59221045 A JP S59221045A JP 58094152 A JP58094152 A JP 58094152A JP 9415283 A JP9415283 A JP 9415283A JP S59221045 A JPS59221045 A JP S59221045A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- transmission
- reception
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、別置された２ＩＩｉｌの装置間における同期
クロックを使用したビット直列のデータ伝送を行なう際
のデータ送受信タイミング制御方式゛に関する。
クロックを使用したビット直列のデータ伝送を行なう際
のデータ送受信タイミング制御方式゛に関する。
従来、構内において装置Ａと装置Ｂとが同期クロックを
使用したビット直列のデータ転送を行なう場合、第１図
および第２図に示すようなデータ送受信タイミング制御
方式によシ行なっていた。
使用したビット直列のデータ転送を行なう場合、第１図
および第２図に示すようなデータ送受信タイミング制御
方式によシ行なっていた。
第１図において、装置人の同期クロック発生回路１から
出力される同期クロックは、受信データ用フリップフロ
ップ２のクロック端子Ｔおよびインバータ３ｆ：介して
送信データ用フリップフロップ４のクロック端子Ｔに供
給される。虹に、この同期クロックはクロック送信回路
５によって装置Ｂのクロック受信回路６へ伝送路７を介
して伝送される。送信データ用フリップフロップ４の出
力端子Ｑからの出力信号はデータ伝送回路８によっ、［
Ｆ］装置Ｂのデータ受信回路９に伝送路１０ヲ介して伝
送される。受信データ用フリップフロップ２０入力端子
りにはデータ受信回路１１が装置Ｂから伝送路Ｉｎ介し
て受＋ｙした送信データが入力される。
出力される同期クロックは、受信データ用フリップフロ
ップ２のクロック端子Ｔおよびインバータ３ｆ：介して
送信データ用フリップフロップ４のクロック端子Ｔに供
給される。虹に、この同期クロックはクロック送信回路
５によって装置Ｂのクロック受信回路６へ伝送路７を介
して伝送される。送信データ用フリップフロップ４の出
力端子Ｑからの出力信号はデータ伝送回路８によっ、［
Ｆ］装置Ｂのデータ受信回路９に伝送路１０ヲ介して伝
送される。受信データ用フリップフロップ２０入力端子
りにはデータ受信回路１１が装置Ｂから伝送路Ｉｎ介し
て受＋ｙした送信データが入力される。
装置Ｂのクロック受信回路６によシ受信された同期クロ
ックは、受信データ用フリップフロップ１３のクロック
端子Ｔおよびインバータ１４ヲ介して送信データ用フリ
ップフロップ１５のクロック端子Ｔに供給される。受信
データ用フリップフロップ１３の入力端子ＤＫはデータ
受信回路９から装置Ａの送信データが入力される。送信
データ用フリップフロップ１５の出力端子Ｑからの出力
信号はデータ送信回路１６を通して装置Ａのデータ受信
回路１１に送信される。
ックは、受信データ用フリップフロップ１３のクロック
端子Ｔおよびインバータ１４ヲ介して送信データ用フリ
ップフロップ１５のクロック端子Ｔに供給される。受信
データ用フリップフロップ１３の入力端子ＤＫはデータ
受信回路９から装置Ａの送信データが入力される。送信
データ用フリップフロップ１５の出力端子Ｑからの出力
信号はデータ送信回路１６を通して装置Ａのデータ受信
回路１１に送信される。
装置穴の受１１データ用フリップフロップ２はクロック
端子Ｔに供給された同期クロックの立ち上がりでデータ
入力端子りのデータをサンプリングしてセット又はリセ
ットする。このような動作の際、装ｆｉｌ：ｔ Ａの受
信データ用フリップフロップ２のクロック端子Ｔとデー
タ入力端子１）の位相関係は回路および伝送路の遅延を
無視すると第３図に示し１ζようなデータａと同期クロ
ックＣＬＫの関係があり、データａの各ピットの中央に
あたるタイミングＴａｘ、 Ｔａ２・・・Ｔａｎでデー
タａがサンプリングされ、受信データ用フリップフロッ
プ２ヘスドアされる。ところが、実際にはクロック送Ｍ
回路５、伝送路７同期クロック受信回路６、インバータ
１４のクロック送受信系の遅延及び送信データ用フリッ
プフロップ１５、データ送信回路１６、伝送路１２、デ
ータ受信回路１１のデータ送受信系の遅延があり、この
遅延は無視できるものではなくデータ通信速度によって
は４ビツトタイム成るいはそれ以上の遅延時間を生じる
ことがある。このため、受信データ用フリップフロップ
２の々ロック端子Ｔとデータ入力端子りの位相関係は第
３図に示した遅延データｂと同期クロックＣＬＫの関係
となシ、デ〜りｂの変化点（又は変化領域）がサンプリ
ングタイミングＴａｔ 、 Ｔａ２・’ｌ’ａｎとなっ
てしまうことがあシ、装置Ｂからのデータを装置Ａで正
しく受信できなくなる欠点があった。
端子Ｔに供給された同期クロックの立ち上がりでデータ
入力端子りのデータをサンプリングしてセット又はリセ
ットする。このような動作の際、装ｆｉｌ：ｔ Ａの受
信データ用フリップフロップ２のクロック端子Ｔとデー
タ入力端子１）の位相関係は回路および伝送路の遅延を
無視すると第３図に示し１ζようなデータａと同期クロ
ックＣＬＫの関係があり、データａの各ピットの中央に
あたるタイミングＴａｘ、 Ｔａ２・・・Ｔａｎでデー
タａがサンプリングされ、受信データ用フリップフロッ
プ２ヘスドアされる。ところが、実際にはクロック送Ｍ
回路５、伝送路７同期クロック受信回路６、インバータ
１４のクロック送受信系の遅延及び送信データ用フリッ
プフロップ１５、データ送信回路１６、伝送路１２、デ
ータ受信回路１１のデータ送受信系の遅延があり、この
遅延は無視できるものではなくデータ通信速度によって
は４ビツトタイム成るいはそれ以上の遅延時間を生じる
ことがある。このため、受信データ用フリップフロップ
２の々ロック端子Ｔとデータ入力端子りの位相関係は第
３図に示した遅延データｂと同期クロックＣＬＫの関係
となシ、デ〜りｂの変化点（又は変化領域）がサンプリ
ングタイミングＴａｔ 、 Ｔａ２・’ｌ’ａｎとなっ
てしまうことがあシ、装置Ｂからのデータを装置Ａで正
しく受信できなくなる欠点があった。
第２図において、装置Ａの同期クロック発生回路１から
出力される同期クロックは、インバータ３を介して送信
データ用フリップフロップ４のクロック端子Ｔに供給さ
れると共に、クロック送信回路５に直接人力されている
。クロック送信回路５は同期クロックを装置Ｂのクロッ
ク受信回路６へ伝送路７を介して送信し、クロック受信
回路６は受信した同期クロックを受信データ用フリップ
フロップ１３のクロック端子Ｔに供給する。装置Ａの送
信データ用フリップフロップ４の出力端子Ｑから出力さ
れる信号はデータ送信回路８によシ装置Ｂのデータ受信
回路９に伝送路１０を介して送信される。データ受信回
路９は装置Ａからの送信データを受信データ用フリップ
フロップ１３の入力端子ＤＫ大入力る。
出力される同期クロックは、インバータ３を介して送信
データ用フリップフロップ４のクロック端子Ｔに供給さ
れると共に、クロック送信回路５に直接人力されている
。クロック送信回路５は同期クロックを装置Ｂのクロッ
ク受信回路６へ伝送路７を介して送信し、クロック受信
回路６は受信した同期クロックを受信データ用フリップ
フロップ１３のクロック端子Ｔに供給する。装置Ａの送
信データ用フリップフロップ４の出力端子Ｑから出力さ
れる信号はデータ送信回路８によシ装置Ｂのデータ受信
回路９に伝送路１０を介して送信される。データ受信回
路９は装置Ａからの送信データを受信データ用フリップ
フロップ１３の入力端子ＤＫ大入力る。
装置Ｂの同期クロック発生回路１７から出力される同期
クロックは、インバータ１４を介して送信データ用フリ
ップフロップ１５のクロック端子Ｔに供給されると共に
、クロック送信回路１８に直接人力されている。クロッ
ク送信回路１８は同期クロックを装置Ａのクロック受信
回路１９へ伝送路２０ヲ介して送信し、このクロック受
信回路１９は受信した同期クロックを受信データ用フリ
ップフロップ２のクロック端子Ｔに供給する。装置Ｂの
送信データ用フリッグ７０ツブ１５の出力端子Ｑから出
力きれる信号はデータ送信回路１６によシ伝送路１２−
に介して装置Ａのデータ受信回路１１に送信される。こ
のデータ受信回路１１は装置Ｂからの送信データを受信
データ用フリップフロップ２の入力端子りに人力する。
クロックは、インバータ１４を介して送信データ用フリ
ップフロップ１５のクロック端子Ｔに供給されると共に
、クロック送信回路１８に直接人力されている。クロッ
ク送信回路１８は同期クロックを装置Ａのクロック受信
回路１９へ伝送路２０ヲ介して送信し、このクロック受
信回路１９は受信した同期クロックを受信データ用フリ
ップフロップ２のクロック端子Ｔに供給する。装置Ｂの
送信データ用フリッグ７０ツブ１５の出力端子Ｑから出
力きれる信号はデータ送信回路１６によシ伝送路１２−
に介して装置Ａのデータ受信回路１１に送信される。こ
のデータ受信回路１１は装置Ｂからの送信データを受信
データ用フリップフロップ２の入力端子りに人力する。
この第２図に示し／ζ例においても、一方の装置から同
期クロックと共にデータを送信し、もう一方の装置が相
手方装置からの同期クロックを基にしてデータを受信す
る時、クロック送信回路５．１８、クロック受信回路６
．１９、及び両装置間の伝送路７、加の遅延時間と、デ
ータ送信回路８．１６、データ受信回路９．１１及び両
装置間の伝送路１０．１２の遅延時間を一般に等しくす
ることはむずかしく、通常、両者の間に遅延時間差が生
じる。仁の同期クロック送受信系とデータ送受信系の遅
延時間差は、データ通信速度が高速になるにつれて無視
できないものとなり、データを受信する側の装Ｍ（装置
穴又は装置Ｂ）にとって受信タイミングマージンを十分
に確保することができなくなり、正しい受信ができなく
なる欠点がある。
期クロックと共にデータを送信し、もう一方の装置が相
手方装置からの同期クロックを基にしてデータを受信す
る時、クロック送信回路５．１８、クロック受信回路６
．１９、及び両装置間の伝送路７、加の遅延時間と、デ
ータ送信回路８．１６、データ受信回路９．１１及び両
装置間の伝送路１０．１２の遅延時間を一般に等しくす
ることはむずかしく、通常、両者の間に遅延時間差が生
じる。仁の同期クロック送受信系とデータ送受信系の遅
延時間差は、データ通信速度が高速になるにつれて無視
できないものとなり、データを受信する側の装Ｍ（装置
穴又は装置Ｂ）にとって受信タイミングマージンを十分
に確保することができなくなり、正しい受信ができなく
なる欠点がある。
本発明の目的は、上記の欠点に艦み、データ通（ｉｉ速
度が高速となっても、當に正しい受信を行なうことがで
きるデータ送受信タイミング制御方式を提供することに
ある。
度が高速となっても、當に正しい受信を行なうことがで
きるデータ送受信タイミング制御方式を提供することに
ある。
本発明は、同期クロックを受信してこれを送信データ用
フリツブフロンプ及び受信データ用フリップフロップの
クロック端子に供給している装置に、各フリップフロッ
プに供給する同期クロ７りの位札を変化さぜる手段を設
け、同期クロック送受信系とデータ送受信系との遅延時
間に応じて、前記同期クロックの位相全変化させ、デー
タを受信する際にデータの変化点を避けてサンプリング
し得るようにすることによシ、上記目的を達成する。
フリツブフロンプ及び受信データ用フリップフロップの
クロック端子に供給している装置に、各フリップフロッ
プに供給する同期クロ７りの位札を変化さぜる手段を設
け、同期クロック送受信系とデータ送受信系との遅延時
間に応じて、前記同期クロックの位相全変化させ、デー
タを受信する際にデータの変化点を避けてサンプリング
し得るようにすることによシ、上記目的を達成する。
１ユ下、本発明のデータ送受信タイミング制御方式の一
実施例を従来例と同回路は同符号を用いて図面によシ説
明する。第４図は本発明のデータ送受信タイミング制御
方式を適用したデータ送受信システムの一実施例を示し
た構成図である。装置Ａの同期クロック発生回路１から
出力される同期クロック（ＣＬＫ）は、クロック送信回
路５および受信データ用フリップフロップ２のクロック
端子ＴＫ、供給されると共に、インバータ３を介して送
信データ用フリップフロップ４のクロック端子Ｔに供給
されている。クロック送信回路５は伝送路７全通して同
期クロックを装置Ｂのクロック受信回路６に送出してい
る。送信データ用フリップフロップ４の出力端子Ｑは、
データ入力信号線２１全通して入力端子りに入力される
データを、伝送路１０を通して装［Ｂのデータ受信回路
９に送出する。
実施例を従来例と同回路は同符号を用いて図面によシ説
明する。第４図は本発明のデータ送受信タイミング制御
方式を適用したデータ送受信システムの一実施例を示し
た構成図である。装置Ａの同期クロック発生回路１から
出力される同期クロック（ＣＬＫ）は、クロック送信回
路５および受信データ用フリップフロップ２のクロック
端子ＴＫ、供給されると共に、インバータ３を介して送
信データ用フリップフロップ４のクロック端子Ｔに供給
されている。クロック送信回路５は伝送路７全通して同
期クロックを装置Ｂのクロック受信回路６に送出してい
る。送信データ用フリップフロップ４の出力端子Ｑは、
データ入力信号線２１全通して入力端子りに入力される
データを、伝送路１０を通して装［Ｂのデータ受信回路
９に送出する。
装ｆＪＢのクロ７り受信回路６ｒ／′ｉ受信した同期ク
ロックをスイッチＳ１の■端子、スイッチＳ２の■端子
およびインバータ１４に出力する。スイッチＳ１の■端
子は受信データ用フリップフロップ１３のクロック端子
Ｔに接続され、スイッチＳ２の■端子は送信データ用フ
リップフロップ１５のクロック端子Ｔに接続されている
。インバータ１４）出力端子はスイッチＳ１、Ｓ２の■
端子に接続されている。送信データ用フリップフロップ
１５は、送信データ入力信号線２２から入力端子りに入
力されるデータを出力端子Ｑからデータ送信回路１６に
出力する。このデータ送信回路１６はデータを伝送路１
２全通して装ｆｆ１Ａのデータ受信回路１１に送出する
。
ロックをスイッチＳ１の■端子、スイッチＳ２の■端子
およびインバータ１４に出力する。スイッチＳ１の■端
子は受信データ用フリップフロップ１３のクロック端子
Ｔに接続され、スイッチＳ２の■端子は送信データ用フ
リップフロップ１５のクロック端子Ｔに接続されている
。インバータ１４）出力端子はスイッチＳ１、Ｓ２の■
端子に接続されている。送信データ用フリップフロップ
１５は、送信データ入力信号線２２から入力端子りに入
力されるデータを出力端子Ｑからデータ送信回路１６に
出力する。このデータ送信回路１６はデータを伝送路１
２全通して装ｆｆ１Ａのデータ受信回路１１に送出する
。
データ受信回路１１からデータを入力端子りに入力した
受信データ用フリップフロップ２は、データを出力端子
Ｑからデータ出力信号線２３ヲ介して送出する。装置Ｂ
のデータ受信回路９け受信データを受信データ用フリッ
プフロップ１３の入力端子りに入力すると、該フリップ
フロップは出力端子Ｑに接続された受信データ出力信号
線２３よシデータを出力する。
受信データ用フリップフロップ２は、データを出力端子
Ｑからデータ出力信号線２３ヲ介して送出する。装置Ｂ
のデータ受信回路９け受信データを受信データ用フリッ
プフロップ１３の入力端子りに入力すると、該フリップ
フロップは出力端子Ｑに接続された受信データ出力信号
線２３よシデータを出力する。
なお、第４図に示した部分は装置Ａおよび装置Ｂの外部
接続インターフェース部である。又、スイッチＳ１は受
信データ用フリップフロップ１３のクロック端子Ｔに供
給する同期クロックを選択するもので、スイッチＳ２は
送信データ用フリップフロップ１５のクロック端子Ｔに
供給する同期クロック全還択するものであシ、インバー
タ１４は同期フロラクラ１８０度反転させてスイッチＳ
１、Ｓ２に供給している。
接続インターフェース部である。又、スイッチＳ１は受
信データ用フリップフロップ１３のクロック端子Ｔに供
給する同期クロックを選択するもので、スイッチＳ２は
送信データ用フリップフロップ１５のクロック端子Ｔに
供給する同期クロック全還択するものであシ、インバー
タ１４は同期フロラクラ１８０度反転させてスイッチＳ
１、Ｓ２に供給している。
次に本実施例の動作について説明する。装置Ｂから装置
Ａへデータを転送する場合、装置Ａからの同期クロック
ＣＬＫはクロック送信回路５及び伝送路７全通して装置
Ｂの同期クロック受信回路６に供給され、最終的に装置
Ｂの送信データ用フリップフロップ１５のクロック端子
Ｔへ供給される。
Ａへデータを転送する場合、装置Ａからの同期クロック
ＣＬＫはクロック送信回路５及び伝送路７全通して装置
Ｂの同期クロック受信回路６に供給され、最終的に装置
Ｂの送信データ用フリップフロップ１５のクロック端子
Ｔへ供給される。
この時、同期クロック受信回路６と送信データ用フリッ
プフロップ１５のクロック端子Ｔとの間に設けられたス
イッチＳ２の状態は、端子■と端子■とが接続されてい
るものとする。従って、同期クロックはインバータ１４
ヲ経由して送信データ用フリップフロップ１５のクロッ
ク端子Ｔへ供給される。
プフロップ１５のクロック端子Ｔとの間に設けられたス
イッチＳ２の状態は、端子■と端子■とが接続されてい
るものとする。従って、同期クロックはインバータ１４
ヲ経由して送信データ用フリップフロップ１５のクロッ
ク端子Ｔへ供給される。
装ｆｆｆＢのデータ送信用フリップフロップ１５はクロ
ック端子Ｔに供給されたクロックの立ち上がりでデータ
入力信号線２２から伝送されるデータをサンプリングし
てセット又ハリセットする。データ送信用フリップフロ
ップ１５の出力端子Ｑ）出力信号はデータ送信回路１６
および伝送路１２全通して装置Ａのデータ受信回路１１
へ供給され、最終的に装置Ａの受信データ用フリップフ
ロップ２のデータ入力端子りに供給される。装置Ａの受
信データ用７リツプ７０ツブ２はクロック端子Ｔに供給
された元の（同期クロック発生回路１から直接供給され
る）同期クロックＣＬＫの立ち上がシでデータ入力端子
りのデータをサンプリングしてセット又はリセットする
。
ック端子Ｔに供給されたクロックの立ち上がりでデータ
入力信号線２２から伝送されるデータをサンプリングし
てセット又ハリセットする。データ送信用フリップフロ
ップ１５の出力端子Ｑ）出力信号はデータ送信回路１６
および伝送路１２全通して装置Ａのデータ受信回路１１
へ供給され、最終的に装置Ａの受信データ用フリップフ
ロップ２のデータ入力端子りに供給される。装置Ａの受
信データ用７リツプ７０ツブ２はクロック端子Ｔに供給
された元の（同期クロック発生回路１から直接供給され
る）同期クロックＣＬＫの立ち上がシでデータ入力端子
りのデータをサンプリングしてセット又はリセットする
。
上記のような動作において、装置Ａの受信データ用フリ
ップフロップ２のクロック端子Ｔとデータ入力端子りの
位相関係は回路および伝送路の遅延時間を無視すると第
３図に示した関係となシ、装置Ｂからのデータが装置人
で正しく受信できなくなることは従来例のところで述べ
たのと同様である。
ップフロップ２のクロック端子Ｔとデータ入力端子りの
位相関係は回路および伝送路の遅延時間を無視すると第
３図に示した関係となシ、装置Ｂからのデータが装置人
で正しく受信できなくなることは従来例のところで述べ
たのと同様である。
このような不都合はデータ通信速度が速くなれば々るほ
ど顕著となるが、本実施例では、このような場合、スイ
ッチＳ２を切換えて端子■と■を接続する。すると、ス
イッチＳ２の■と■が接続されていた時に比べて、装置
Ｂの送信データ用フリップフロップ１５のクロック端子
Ｔには位相が１８０度異７た同期クロックが供給される
ことになシ、送信データ用フリップフロップ１５の七°
ノド又はリセットするタイミングの位相ｔ １８０度か
えることができる。このため、装置Ａの受信データ用フ
リップフロップ２における同期クロックＣＬＫと送信デ
ータ用フリップフロップ１５のクロック端子Ｔに供給さ
れる同期クロックと、受信データ用フリップフロップ２
の入力端子りに供給される遅延データｂとは第５図に示
したような関係とすることができる。即ち、装置Ａの受
信データ用フリップフロップ２におけるサンプリングタ
イミングＴａ１Ｔａ２・・Ｔａｎは遅延データｂの変化
点く又は変化領域）を避けたものとなり、装ｕＢからの
データが装置Ａで正しく受信できることになる。
ど顕著となるが、本実施例では、このような場合、スイ
ッチＳ２を切換えて端子■と■を接続する。すると、ス
イッチＳ２の■と■が接続されていた時に比べて、装置
Ｂの送信データ用フリップフロップ１５のクロック端子
Ｔには位相が１８０度異７た同期クロックが供給される
ことになシ、送信データ用フリップフロップ１５の七°
ノド又はリセットするタイミングの位相ｔ １８０度か
えることができる。このため、装置Ａの受信データ用フ
リップフロップ２における同期クロックＣＬＫと送信デ
ータ用フリップフロップ１５のクロック端子Ｔに供給さ
れる同期クロックと、受信データ用フリップフロップ２
の入力端子りに供給される遅延データｂとは第５図に示
したような関係とすることができる。即ち、装置Ａの受
信データ用フリップフロップ２におけるサンプリングタ
イミングＴａ１Ｔａ２・・Ｔａｎは遅延データｂの変化
点く又は変化領域）を避けたものとなり、装ｕＢからの
データが装置Ａで正しく受信できることになる。
装置Ａから装置Ｂヘデータを転送する場合には、データ
および同期用クロ・シフとも装置Ａから装置Ｂへ送って
いるため、前記の装ｆｆ１Ｂから装置Ａへデータを転送
する場合に比ベデータとサンプリグタイミングとの位相
のずれは少ない。しかし、データ送信回路８とクロック
送信回路５、伝送路１０と７、データ受信回路９と同期
クロック受信回路６のそれぞれについての遅延時間差を
等しくすることはむずかしく、一般にはばらつきがあシ
、特に伝送路が長くなればなるほどその差は大きくなる
。従って、データ通信速度によっては装置Ｂから装置人
へデータｆ、伝送する場合と同様に、装置１３において
データが正しく受信できない場合が生じる。この先うな
時に（−Ｊ：、スイッチ８１′ｆ：切換えて’ｊｊｈ子
■とに１ｈ子■を接１読し、装置Ｂの受信データ用フリ
ップフロップ１３のクロック端子Ｔに供給する。同期ク
ロックの位相を１８０度変化させて、このフリップフロ
ップ１３のサンプリングタイミングを入力ｆ’Ｗ子りの
データの変化点を避けたものとして、装置１″ｌからの
データを装置ｉ′７Ｂで正しく受信させることができる
。
および同期用クロ・シフとも装置Ａから装置Ｂへ送って
いるため、前記の装ｆｆ１Ｂから装置Ａへデータを転送
する場合に比ベデータとサンプリグタイミングとの位相
のずれは少ない。しかし、データ送信回路８とクロック
送信回路５、伝送路１０と７、データ受信回路９と同期
クロック受信回路６のそれぞれについての遅延時間差を
等しくすることはむずかしく、一般にはばらつきがあシ
、特に伝送路が長くなればなるほどその差は大きくなる
。従って、データ通信速度によっては装置Ｂから装置人
へデータｆ、伝送する場合と同様に、装置１３において
データが正しく受信できない場合が生じる。この先うな
時に（−Ｊ：、スイッチ８１′ｆ：切換えて’ｊｊｈ子
■とに１ｈ子■を接１読し、装置Ｂの受信データ用フリ
ップフロップ１３のクロック端子Ｔに供給する。同期ク
ロックの位相を１８０度変化させて、このフリップフロ
ップ１３のサンプリングタイミングを入力ｆ’Ｗ子りの
データの変化点を避けたものとして、装置１″ｌからの
データを装置ｉ′７Ｂで正しく受信させることができる
。
本実施例によれば、装置１Ｂの送信データ用フリノグフ
ロノプ１５および受（ｉｆデータ用ラフリップフロップ
１３クロック端子Ｔに供給される同期クロックの位相を
必要に応じてスイッチＳ１、又は８２を切換えて１８０
度変化させることにより、装置Ａの受信データ用フリッ
プフロップ２のサンプリングタイミング、又は装置Ｂの
受信データ用フリ７プフロツプ１３のサンプリングタイ
ミングを人力データの変化点を避けたものとすることが
でき、データ通信速度を増大させても常に正しいデータ
受信をすることができる。
ロノプ１５および受（ｉｆデータ用ラフリップフロップ
１３クロック端子Ｔに供給される同期クロックの位相を
必要に応じてスイッチＳ１、又は８２を切換えて１８０
度変化させることにより、装置Ａの受信データ用フリッ
プフロップ２のサンプリングタイミング、又は装置Ｂの
受信データ用フリ７プフロツプ１３のサンプリングタイ
ミングを人力データの変化点を避けたものとすることが
でき、データ通信速度を増大させても常に正しいデータ
受信をすることができる。
以上記述した如く本発明のデータ送受１ｄタイミング制
御方式によれば、同期クロックを受信する装置の送信デ
ータ用フリップフロップおよび受信データ用フリップフ
ロップに供給する前記同期クロックの位相を変化させる
手段を設けることによシ、データ通信速度を上げても常
に正しいデータ受信をし得る効果がある。
御方式によれば、同期クロックを受信する装置の送信デ
ータ用フリップフロップおよび受信データ用フリップフ
ロップに供給する前記同期クロックの位相を変化させる
手段を設けることによシ、データ通信速度を上げても常
に正しいデータ受信をし得る効果がある。
第１図は従来のデータ送受信タイミング制御方式を採用
したデータ送受信システムの一例を示した構成図、＠２
図は従来のデータ送受信タイミング制御方式を採用した
他のデータ送受信システムの一例を示した構成図、第３
図は第１図で示したシステムの受信データ用フリップフ
ロップＷおける入力データと、同期クロックと、遅延デ
ータとの関係を示したタイミングチャート図、第４図は
本発明のデータ送受信タイミング制御方式を適用したデ
ータ送受信システムの一実施例を示した構成図、第５図
は第４図の装ｆｆｆＡの受信データ用フリップフロップ
に供給される同期クロックＣＬＫと装置Ｂの送信データ
用フリップフロップに供給される同期クロックと装ｆＮ
Ａの受信データ用フリップフロップに入力される遅延デ
ータとの関係を示したタイミングチャート図である。 ２．１３・・受（４データ用フリツプフロツプ３．１４
−インバータ、 ４．１５ 送信データ用フリップ
フロップ、５ ・クロック送信回路。
したデータ送受信システムの一例を示した構成図、＠２
図は従来のデータ送受信タイミング制御方式を採用した
他のデータ送受信システムの一例を示した構成図、第３
図は第１図で示したシステムの受信データ用フリップフ
ロップＷおける入力データと、同期クロックと、遅延デ
ータとの関係を示したタイミングチャート図、第４図は
本発明のデータ送受信タイミング制御方式を適用したデ
ータ送受信システムの一実施例を示した構成図、第５図
は第４図の装ｆｆｆＡの受信データ用フリップフロップ
に供給される同期クロックＣＬＫと装置Ｂの送信データ
用フリップフロップに供給される同期クロックと装ｆＮ
Ａの受信データ用フリップフロップに入力される遅延デ
ータとの関係を示したタイミングチャート図である。 ２．１３・・受（４データ用フリツプフロツプ３．１４
−インバータ、 ４．１５ 送信データ用フリップ
フロップ、５ ・クロック送信回路。
Claims (2)
- （１）相手方装置よシ受信した同期クロックに基づいて
データの送受信を行なう装置において、自己及び相手方
装置におけるデータサンプリングタイミングが被サンプ
リングデータの変化点と一致しないように、前記同期ク
ロックの位相を変化させて前記データの送受信を行なう
ことを特徴とするデータ送受信タイミング制御方式。 - （２）前記受信した同期クロックの位相を変化させる手
段として、受信した同期クロックを直接供給するか、又
は同期クロックの位相を反転させるインバータを介し供
給するかを選択して切換えるスイッチを設けたことを特
徴とする特許請求の範囲第１項記載のデータ送受信タイ
ミング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58094152A JPS59221045A (ja) | 1983-05-30 | 1983-05-30 | デ−タ送受信タイミング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58094152A JPS59221045A (ja) | 1983-05-30 | 1983-05-30 | デ−タ送受信タイミング制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59221045A true JPS59221045A (ja) | 1984-12-12 |
Family
ID=14102404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58094152A Pending JPS59221045A (ja) | 1983-05-30 | 1983-05-30 | デ−タ送受信タイミング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59221045A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173434A (ja) * | 1987-01-13 | 1988-07-18 | Mitsubishi Electric Corp | ビツト位相同期回路 |
| JPH01147936A (ja) * | 1987-10-27 | 1989-06-09 | Siemens Ag | デジタルクロツク再生装置における補正信号の発生方法及び装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147310A (ja) * | 1974-10-21 | 1976-04-22 | Hitachi Ltd | Dokisochi |
| JPS5244107A (en) * | 1975-10-03 | 1977-04-06 | Hitachi Ltd | High-speed circular/serial data transmission system |
| JPS5451340A (en) * | 1977-09-29 | 1979-04-23 | Mitsubishi Electric Corp | Data transmitter |
-
1983
- 1983-05-30 JP JP58094152A patent/JPS59221045A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147310A (ja) * | 1974-10-21 | 1976-04-22 | Hitachi Ltd | Dokisochi |
| JPS5244107A (en) * | 1975-10-03 | 1977-04-06 | Hitachi Ltd | High-speed circular/serial data transmission system |
| JPS5451340A (en) * | 1977-09-29 | 1979-04-23 | Mitsubishi Electric Corp | Data transmitter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173434A (ja) * | 1987-01-13 | 1988-07-18 | Mitsubishi Electric Corp | ビツト位相同期回路 |
| JPH01147936A (ja) * | 1987-10-27 | 1989-06-09 | Siemens Ag | デジタルクロツク再生装置における補正信号の発生方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432823A (en) | Method and circuitry for minimizing clock-data skew in a bus system | |
| JP2000354029A (ja) | 同期クロックを発生させるための回路 | |
| JP7471447B2 (ja) | マルチチャネル信号同期システム、回路及び方法 | |
| JP2551985B2 (ja) | デマルチプレクサ装置 | |
| JPH09214475A (ja) | 集積回路のデータ転送方法およびその装置 | |
| US5452324A (en) | Packet data recovery system | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JPH05336091A (ja) | バス通信システム | |
| JPH0795738B2 (ja) | 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置 | |
| JP3027037B2 (ja) | 位相同期回路 | |
| JP2003258781A (ja) | クロック生成回路およびそれを用いたデータ抽出回路 | |
| JP2578758B2 (ja) | Ｔｄｍａ無線通信方式の出力信号同期装置 | |
| JPH08237235A (ja) | ディジタル通信システム | |
| JPH0250665B2 (ja) | ||
| JP2974390B2 (ja) | フレーム信号再生回路 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JP2532405Y2 (ja) | データ伝送回路 | |
| JPS60254939A (ja) | 位相整列回路 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JPH0724832Y2 (ja) | 送受信自動切換回路 | |
| JPS61148937A (ja) | 半導体集積回路装置 | |
| JPH05336064A (ja) | 信号同期回路 | |
| KR0165198B1 (ko) | 상이한 동기 클럭에서의 직렬데이타 변환회로 |