JP2556169B2 - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JP2556169B2 JP2556169B2 JP2082640A JP8264090A JP2556169B2 JP 2556169 B2 JP2556169 B2 JP 2556169B2 JP 2082640 A JP2082640 A JP 2082640A JP 8264090 A JP8264090 A JP 8264090A JP 2556169 B2 JP2556169 B2 JP 2556169B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- switching
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック切替回路に関し、特に非同期的切替
信号によりクロック信号を切替え出力するクロック切替
回路に関する。
信号によりクロック信号を切替え出力するクロック切替
回路に関する。
第３図は従来のクロック切替回路の一例のブロック図
で、従属クロックを受信する２つの受信回路11,12の出
力a,bを任意の非同期の受信回路切替信号ｃにより切替
回路13で切り替えるようになっている。
で、従属クロックを受信する２つの受信回路11,12の出
力a,bを任意の非同期の受信回路切替信号ｃにより切替
回路13で切り替えるようになっている。
上述した従来のクロック切替回路は、任意の受信回路
切替信号をそのまま切替回路の切替信号としているの
で、２つの受信回路の出力信号間に差が生じた場合、そ
の差の間で切替えを行ったとき切替回路の出力クロック
信号にひげや割れが生じて、装置が正常に動作できなく
なるという欠点がある。
切替信号をそのまま切替回路の切替信号としているの
で、２つの受信回路の出力信号間に差が生じた場合、そ
の差の間で切替えを行ったとき切替回路の出力クロック
信号にひげや割れが生じて、装置が正常に動作できなく
なるという欠点がある。
本発明のクロック切替回路は、一系統および二系統の
いずれかで入力される従属クロック信号を受信して従属
クロックの再生または位相同期発振を行う２つの受信回
路と、この２つの受信回路の出力信号を入力とするNOR
回路と、このNOR回路出力をクロックパルスとして非同
期の受信回路切替信号を動作させるＤフリップフロップ
回路と、このＤフリップフロップ回路の出力で前記２つ
の受信回路の出力信号を切り替える切替回路とを備える
ことを特徴とする。
いずれかで入力される従属クロック信号を受信して従属
クロックの再生または位相同期発振を行う２つの受信回
路と、この２つの受信回路の出力信号を入力とするNOR
回路と、このNOR回路出力をクロックパルスとして非同
期の受信回路切替信号を動作させるＤフリップフロップ
回路と、このＤフリップフロップ回路の出力で前記２つ
の受信回路の出力信号を切り替える切替回路とを備える
ことを特徴とする。
次に、本発明について第１図，第２図を参照して説明
する。
する。
第１図は本発明のクロック切替回路の一実施例のブロ
ック図、第２図は第１図における動作を説明するための
タイムチャートである。
ック図、第２図は第１図における動作を説明するための
タイムチャートである。
第１図において、２つの受信回路1,2は従属クロック
信号を入力してこれに同期した受信クロックの再生また
は位相同期発振を行い、その出力信号a,bを切替回路３
に入力するとともにNOR回路４に入力する。ここで出力
信号a,b間には第２図に示すように差ｔがあるものとす
る。任意の非同期の受信回路切替信号ｃをＤフリップフ
ロップ回路（以下DF/F）５に入力し、NOR回路４の出力
をクロックパルスとしてDF/F5は切替信号ｄを切替回路
３に出力する。切替回路３はこの切替信号ｄにより受信
回路1,2の出力信号a,bを切り替えて出力クロック信号ｅ
を得る。なお本実施例では、第２図に示すように切替回
路３の動作論理は、切替信号ｄがローレベル（以下Ｌ）
のときは受信回路１の出力信号ａを選択し、ハイレベル
（以下Ｈ）のときは受信回路２の出力信号ｂを選択する
ようになっている。
信号を入力してこれに同期した受信クロックの再生また
は位相同期発振を行い、その出力信号a,bを切替回路３
に入力するとともにNOR回路４に入力する。ここで出力
信号a,b間には第２図に示すように差ｔがあるものとす
る。任意の非同期の受信回路切替信号ｃをＤフリップフ
ロップ回路（以下DF/F）５に入力し、NOR回路４の出力
をクロックパルスとしてDF/F5は切替信号ｄを切替回路
３に出力する。切替回路３はこの切替信号ｄにより受信
回路1,2の出力信号a,bを切り替えて出力クロック信号ｅ
を得る。なお本実施例では、第２図に示すように切替回
路３の動作論理は、切替信号ｄがローレベル（以下Ｌ）
のときは受信回路１の出力信号ａを選択し、ハイレベル
（以下Ｈ）のときは受信回路２の出力信号ｂを選択する
ようになっている。
以上説明したように本発明は、切替信号の任意の非同
期信号を切り替えられる信号系に同期化させ、またその
２つの切り替られる信号の差分の領域外に同期化するこ
とにより、切替回路の出力クロック信号を常に正常化す
るので、いかなる任意の非同期切替信号が入力されても
装置動作を正常に行うことができるという効果がある。
期信号を切り替えられる信号系に同期化させ、またその
２つの切り替られる信号の差分の領域外に同期化するこ
とにより、切替回路の出力クロック信号を常に正常化す
るので、いかなる任意の非同期切替信号が入力されても
装置動作を正常に行うことができるという効果がある。
第１図は本発明のクロック切替回路の一実施例のブロッ
ク図、第２図は第１図における動作を説明するためのタ
イムチャート、第３図は従来のクロック切替回路の一例
のブロック図である。 1,2,11,12……受信回路、3,13……切替回路、４……NOR
回路、５……Ｄフリップフロップ回路（DF/F）、a,b…
…受信回路1,2の出力信号、ｃ……非同期受信回路切替
信号、ｄ……切替信号、ｅ……出力クロック信号。
ク図、第２図は第１図における動作を説明するためのタ
イムチャート、第３図は従来のクロック切替回路の一例
のブロック図である。 1,2,11,12……受信回路、3,13……切替回路、４……NOR
回路、５……Ｄフリップフロップ回路（DF/F）、a,b…
…受信回路1,2の出力信号、ｃ……非同期受信回路切替
信号、ｄ……切替信号、ｅ……出力クロック信号。
Claims (1)
- 【請求項１】一系統および二系統のいずれかで入力され
る従属クロック信号を受信して従属クロックの再生また
は位相同期発振を行う２つの受信回路と、この２つの受
信回路の出力信号を入力とするNOR回路と、このNOR回路
出力をクロックパルスとして非同期の受信回路切替信号
を動作させるＤフリップフロップ回路と、このＤフリッ
プフロップ回路の出力で前記２つの受信回路の出力信号
を切り替える切替回路とを備えることを特徴とするクロ
ック切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082640A JP2556169B2 (ja) | 1990-03-29 | 1990-03-29 | クロック切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082640A JP2556169B2 (ja) | 1990-03-29 | 1990-03-29 | クロック切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280740A JPH03280740A (ja) | 1991-12-11 |
| JP2556169B2 true JP2556169B2 (ja) | 1996-11-20 |
Family
ID=13780031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082640A Expired - Lifetime JP2556169B2 (ja) | 1990-03-29 | 1990-03-29 | クロック切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556169B2 (ja) |
-
1990
- 1990-03-29 JP JP2082640A patent/JP2556169B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280740A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923190A (en) | Phase detector having a sampling circuit | |
| US6163545A (en) | System and method for data transfer across multiple clock domains | |
| JP2556169B2 (ja) | クロック切替回路 | |
| EP0453110B1 (en) | Synchronisation of digital audio signals | |
| JPH05300113A (ja) | シェルフ構成におけるカード間通信方式 | |
| JP2712465B2 (ja) | クロック選択回路 | |
| JP2667671B2 (ja) | データ出力装置 | |
| JP2974390B2 (ja) | フレーム信号再生回路 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| JP2708061B2 (ja) | 同期回路装置 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| EP0667058B1 (en) | A method and a device for a changeover of asynchronous clock signals | |
| JPH05102882A (ja) | 冗長系選択回路 | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JPH0351137B2 (ja) | ||
| JP2769530B2 (ja) | ビット位相同期回路 | |
| JPH04321314A (ja) | 選択回路 | |
| JPS6141243A (ja) | クロツク異常検出装置 | |
| JPH0470016A (ja) | 非同期系のタイミング回路 | |
| JPH0758638A (ja) | Ａ／ｄ変換装置 | |
| JPH08101789A (ja) | 非同期メモリ回路装置 | |
| JPH031610A (ja) | 信号検出回路 |