JP2667671B2 - データ出力装置 - Google Patents

Description

【発明の詳細な説明】 ＜技術分野＞ 本発明は、クロックのエッジに従ってデータが出力機
器から入力機器へ伝送されるデータ伝送系における前記
データの出力装置に関し、デジタルデータを出力する機
器やIC等に適用されるものである。

＜従来技術＞ 一般に、クロックに同期してデジタルデータを出力側
の機器から入力側の機器に伝送する場合には、出力側の
機器により決まる前記クロックの立ち上がりまたは立ち
下がりのいずれかのエッジに従ってデジタルデータが伝
送される。

例えば、第４図に示されるように、クロックの立ち上
がりエッジでデータが出力され、立ち下がりエッジで入
力側の機器に読み込まれるようなタイミングで伝送され
る。この場合に、入力側の機器が出力側の機器とは逆の
エッジで動作する場合、すなわち、立ち上がりエッジで
データを読む込むような場合には、インバータなどの追
加によってクロックを反転させて対応しなければ、前記
クロックの立ち上がりエッジではホールドタイムが全く
ないために、伝送路の特性によっては、データの入力が
保証されない場合がある。

＜発明の目的＞ 本発明は、上述の点に鑑みて為されたものであって、
出力側と入力側とのエッジ動作の相違に拘わらず、確実
にデータが入力側に取り込まれるようにしたデータ出力
装置を提供することを目的とする。

＜発明の構成＞ 本発明では、上述の目的を達成するために、 クロック出力回路と、このクロック出力回路のクロッ
クに同期してデータを発生するデータ発生回路と、前記
クロック出力回路のクロックをラッチクロックとして前
記データ発生回路からのデータをラッチする単一のデー
タラッチ回路と、前記クロック出力回路のクロックの位
相をずらす移相手段とを備え、この位相のずらされたク
ロックおよび前記データラッチ回路の出力データが、ク
ロック出力のエッジで出力データを取り込む入力装置に
伝送されるデータ出力装置であって、前記クロック出力
と前記出力データのデータ確定期間とのタイミングがこ
のクロック出力の立ち上がりまたは立ち下がりのいずれ
においてもセットアップタイムおよびホールドタイムを
確保するタイミングに設定される構成としている。

上記構成によれば、データをラッチするための前記ラ
ッチクロックと、入力側へ出力されるクロックとの間に
位相差を生じさせるとともに、このクロックと出力デー
タとのタイミングをずらせる際に、前記クロック出力と
前記出力データのデータ確定期間とのタイミングがこの
クロック出力の立ち上がりまたは立ち下がりのいずれに
おいてもセットアップタイムおよびホールドタイムを確
保するタイミングに設定されているので、出力側と入力
側とのエッジ動作が逆であっても、インバータなどを設
けることなく、確実にデータが入力側で取り込まれるこ
とになる。

＜実施例＞ 以下、図面によって本発明の実施例について詳細に説
明する。

第１図は、本発明の一実施例のブロック図であり、図
示しない入力装置へデータおよびクロックが伝送され
る。

この実施例のデータ出力装置は、第１クロックを出力
するクロック出力回路１と、この第１クロックに同期し
てデータを発生するデータ発生回路２と、第１クロック
をラッチクロックとして前記データ発生回路２からのデ
ータをラッチする単一のデータラッチ回路３とを備えて
おり、以上の構成は、基本的に従来例と同様である。

さらに、この実施例では、前記第１クロックの位相を
ずらすための移相手段としての移相回路４を設けてお
り、この移相回路４からの第２クロックがクロック出力
として図示しない入力装置に伝送されるとともに、デー
タラッチ回路３の出力が伝送されるようになっている。

第２図は、第１図の要部の詳細を示す構成図であり、
第３図は動作説明のためのタイミングチャートである。

第３図（Ｃ）に示される第１クロックを出力するクロ
ック出力回路１は、第３図（Ｄ）に示されるように第１
クロックの２倍の周波数の第３クロックを発生するクロ
ック発生回路５と、この第３クロックを２分周するＤフ
リップフロップ６と、第３クロックを反転するインバー
タ７とを備えている。

このクロック出力回路１は、第３図（Ｃ）の第１クロ
ックをデータ発生回路２、データラッチ回路３および移
相回路４に出力する。

データラッチ回路３は、Ｄフリップフロップで構成さ
れており、ラッチクロックとしてクロック出力回路１か
らの第１クロックが与えられ、第３図（Ａ）に示される
データが出力される。すなわち、第１クロックによって
データの伝送タイミングをとっている。

クロック出力回路１からの第１クロックの位相をずら
すための移相回路４は、Ｄフリップフロップで構成さ
れ、クロック出力回路１のインバータ７からのクロック
に基づいて、第１クロックの位相を90度ずらして第３図
（Ｂ）に示される第２クロックを出力する。

第３図（Ａ），（Ｂ）のデータ出力およびクロック出
力に示されるように、第１クロックの位相をずらした第
２クロックをクロック出力とすることにより、クロック
出力とデータ確定期間Ｔとのタイミングを第４図の従来
例に比べてずらすことができ、クロック出力の立ち上が
りＡまたは立ち下がりＢのいずれにおいても、セットア
ップタイムA1,B1,およびホールドタイムA2,B2が確保さ
れることになり、クロック出力の立ち上がりまたは立ち
下がりのいずれのエッジでも同一のデータが得ることが
できる。

したがって、出力側と入力側とのエッジ動作が逆であ
っても、インバータなどを設けることなく、確実にデー
タが入力側で取り込まれることになり、エッジ動作の異
なる多数の入力機器を改造することなく、本発明の出力
装置に接続できることになる。

上述の実施例では、移相回路４を設けたけれども、本
発明の他の実施例として位相回路４に代えて遅延回路を
設けてもよい。

また、上述の実施例では、１ビットのデータを伝送す
る例について説明したけれども、複数ビットのデータで
あっても同様に適用できるのは勿論である。

＜発明の効果＞ 以上のように本発明によれば、データをラッチするた
めの前記ラッチクロックと、入力側へ出力されるクロッ
クとの間に位相差を生じさせるとともに、このクロック
と出力データとのタイミングをずらせる際に、前記クロ
ック出力と前記出力データのデータ確定期間とのタイミ
ングがこのクロック出力の立ち上がりまたは立ち下がり
のいずれにおいてもセットアップタイムおよびホールド
タイムを確保するタイミングに設定されているので、出
力側と入力側とのエッジ動作が逆であっても、インバー
タなどを設けることなく、確実にデータが入力側で取り
込まれる。

しかも、本発明では、クロックの位相をずらすことに
よってデータが入力側に確実に取り込まれるように構成
しているので、クロックの位相をずらすことなくデータ
の伝送タイミングをずらすような構成、例えば、データ
を遅延させるような構成に比べて、回路構成が簡単とな
る。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の要部の詳細を示す構成図、第３図は動作説明のため
のタイミングチャート、第４図は従来例のタイミングチ
ャートである。 １……クロック出力回路、２……データ発生回路、３…
…データラッチ回路、４……移相回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】クロック出力回路と、このクロック出力回
   路のクロックに同期してデータを発生するデータ発生回
   路と、前記クロック出力回路のクロックをラッチクロッ
   クとして前記データ発生回路からのデータをラッチする
   単一のデータラッチ回路と、前記クロック出力回路のク
   ロックの位相をずらす移相手段とを備え、この位相のず
   らされたクロックおよび前記データラッチ回路の出力デ
   ータが、クロック出力のエッジで出力データを取り込む
   入力装置に伝送されるデータ出力装置であって、前記ク
   ロック出力と前記出力データのデータ確定期間とのタイ
   ミングがこのクロック出力の立ち上がりまたは立ち下が
   りのいずれにおいてもセットアップタイムおよびホール
   ドタイムを確保するタイミングに設定されていることを
   特徴とするデータ出力装置。