JP2705174B2 - 発振回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、発振回路に関し、特に半導体集積回路の内
部に反転増幅器にて構成される自励式発振器からの発振
出力をディジタルクロック信号に変換する発振回路に関
する。

［従来の技術］ 従来、この種の発振回路は、第４図に示すように、互
いに逆相の第１及び第２の発振出力信号を夫々第１の出
力端子及び第２の出力端子Ｃから出力する反転増幅器
１と、この反転増幅器１の第１の出力端子又は第２の
出力端子Ｃの出力をディジタル信号レベルに変換・出力
するインバータ12とにより構成され、変換されたディジ
タル信号を直接ディジタル回路に供給するようにしてい
た。

［発明が解決しようとする課題］ しかしながら、上述のように構成された発振回路で
は、自励式発振器の発振出力を直接ディジタル信号に変
換する方式であるため、発振器の発振出力にノイズが発
生した場合、そのノイズが直接ディジタル信号に変換さ
れ、予期しないディジタル信号が半導体集積回路に入力
されることにより、半導体集積回路が誤動作してしまう
という問題点がある。

本発明はかかる問題点に鑑みてなされたものであっ
て、ディジタル信号変換前の発振出力にノイズが発生し
た場合でもノイズが除去された正しいディジタル発振出
力を得ることができる発振回路を提供することを目的と
する。

［課題を解決するための手段］ 本発明に係る発振回路は、互いに逆相の第１及び第２
の発振出力信号を出力する自励式発振器を構成する反転
増幅回路と、前記第１及び第２の発振出力信号が同相と
なったのを検出し同相検出パルスを出力する同相検出回
路と、前記同相検出パルスを制御入力とし前記第１又は
第２の発振出力信号を前記同相検出パルスが出力されて
いる期間だけ遮断するトランスファーゲートと、このト
ランスファーゲートが遮断している期間だけこのトラン
スファーゲートの出力を保持する保持回路とを具備し、
前記各回路は外部クロックパルスによらず動作すること
を特徴とする。

［作用］ 本発明によれば、反転増幅回路からの互いに逆相の第
１及び第２の発振出力信号がノイズによって同相となっ
たのを同相検出回路が検出し、同相検出パルスを出力す
る。そして、同相検出パルスが出力されている期間だけ
反転増幅回路の発振出力信号をトランスファーゲートに
よって遮断すると共に、トランスファーゲートの出力を
保持回路で保持するようにしている。従って、本発明に
よれば、ノイズの発生期間中、トランスファーゲートが
上記ノイズの通過を阻止するので、ノイズが除去された
正しい発振出力を得ることができる。

［実施例］ 以下、本発明の実施例について添付の図面を参照して
説明する。

第１図は本発明の実施例に係る発振回路の構成を示す
ブロック図である。反転増幅回路１は自励式発振器を構
成するもので、互いに逆相の第１及び第２の発振出力を
第１及び第２の発振出力端子,Cから夫々出力するもの
となっている。これらの出力端子,Cから夫々第１及び
第２の発振出力信号は、２入力排他的NOR回路（以下、E
XNORという）２と、EXNOR3とに夫々入力されている。EX
NOR2の出力は２入力NOR回路（以下、NORという）６の一
方の入力に入力されている。また、EXNOR3の出力は遅延
回路４を介してNOR6の他方の入力に入力されている。こ
れらのEXNOR2,3、遅延回路４及びNOR6は、同相パルス検
出手段を構成する。NOR6から出力される同相検出パルス
は、トランスファーゲート７のゲート入力として与えら
れている。

一方、第１の発振出力端子から出力される発振出力
信号は、遅延回路４よりも遅延量が少ない遅延回路５を
介してトランスファーゲート７の入力端子に与えられて
いる。このトランスファーゲート７の出力は、逆並列接
続されたインバータ10,11及びインバータ12を介してデ
ィジタル化された発振出力信号として出力される。イン
バータ10とトランスファーゲート７の出力端との間に
は、トランスファーゲート８が介挿されている。このト
ランスファーゲート８には、NOR6からの同相パルスをイ
ンバータ９で反転させた信号がゲート制御信号として与
えられている。なお、このトランスファーゲート８とイ
ンバータ10,11とは保持回路を構成する。

次に、以上のように構成された本実施例に係る発振回
路の動作について説明する。

第２図に本回路の各部の波形を示す。波形21,22は、
夫々反転増幅回路１の端子,Cからの出力を示してい
る。

いま、端子,Cからの波形21,22が正しく逆相出力と
なっているときには、EXNOR2,3の出力は夫々ローレベル
となるので、NOR6の出力はハイレベルとなり、トランス
ファゲート７が導通状態、トランスファゲート８が遮断
状態となる。従って、インバータ12の出力には、端子
からの発振出力をディジタルクロックに変換した信号が
得られる。

一方、端子,Cからの波形21,22に図示のようなノイ
ズが発生し、波形21,22が一時的に同相となったときに
は、EXNOR2,3の出力は夫々一時的にハイレベルとなるの
で、NOR6の出力も一時的にローレベル（同相パルス）と
なる。このとき、遅延回路４はEXNOR2,3の出力を僅かに
時間的にずらすことにより、第２図の波形23で示すよう
に、同相パルスのパルス幅を拡大する機能を有してい
る。NOR6からのローレベルの同相パルスがトランスファ
ーゲート７の制御入力として与えられると、トランスフ
ァーゲート７は遮断状態、トランスファーゲート８は導
通状態となる。この場合には、インバータ12の出力に
は、インバータ10,11により保持された同相ノイズが発
生する直前のレベルがそのまま保持され、端子からの
ノイズを含んだ発振出力は現れない。なお、遅延回路５
は、波形23で示す同相検出パルスの丁度中頃にノイズの
タイミングが一致するようにタイミング調整を行うもの
である。

以上のように、本回路によれば、ノイズ成分がトラン
スファーゲート７で阻止され、インバータ12の出力には
第２図の波形24で示すようなノイズを含まない正しいデ
ィジタルクロックが得られることになる。

第３図は本発明の他の実施例に係る発振回路を示す図
であり、第１図と同一部分は同一符号を付して重視する
部分の説明は省略する。

この回路が第１図の回路と異なる点は、保持回路の構
成である。この回路では、保持回路として保持機能付イ
ンバータ13を用いている。保持機能付インバータ13は、
トランスファーゲート７が遮断状態となると、それが導
通状態になるまで出力を保持するもので、保持時間をノ
イズの発生時間に基づいて適切に設定しておくことによ
り、前述した第１図の回路と同様の効果を得ることがで
きる。

［発明の効果］ 以上述べたように、本発明によれば、同相ノイズを検
出し、ノイズ発生期間は発振出力を保持することによ
り、自励式発振器に生じたノイズを除去することがで
き、ノイズの影響がないディジタルクロック信号が得ら
れ、発振器に生じたノイズによる半導体集積回路の誤動
作を防止できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例に係る発振回路のブロック図、
第２図は同発振回路の各部の波形図、第３図は本発明の
他の実施例に係る発振回路のブロック図、第４図は従来
の発振回路のブロック図である。 1;反転増幅回路、2,3;2入力EXNOR回路、4,5;遅延回路、
6;2入力NOR回路、7,8;トランスファーゲート、９〜12;
インバータ、13;保持機能付インバータ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】互いに逆相の第１及び第２の発振出力信号
   を出力する自励式発振器を構成する反転増幅回路と、前
   記第１及び第２の発振出力信号が同相となったのを検出
   し同相検出パルスを出力する同相検出回路と、前記同相
   検出パルスを制御入力とし前記第１又は第２の発振出力
   信号を前記同相検出パルスが出力されている期間だけ遮
   断するトランスファーゲートと、このトランスファーゲ
   ートが遮断している期間だけこのトランスファーゲート
   の出力を保持する保持回路とを具備し、前記各回路は外
   部クロックパルスによらず動作することを特徴とする発
   振回路。