KR100211333B1 - 디지탈 음성신호의 동기 조절장치 - Google Patents
디지탈 음성신호의 동기 조절장치 Download PDFInfo
- Publication number
- KR100211333B1 KR100211333B1 KR1019950035109A KR19950035109A KR100211333B1 KR 100211333 B1 KR100211333 B1 KR 100211333B1 KR 1019950035109 A KR1019950035109 A KR 1019950035109A KR 19950035109 A KR19950035109 A KR 19950035109A KR 100211333 B1 KR100211333 B1 KR 100211333B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- parallel
- serial
- output
- data output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본 발명은 PCM 64K 데이터를 바이트 단위로 변환하여 동기를 맞추므로서 전송망에서 수신, 송신, 클럭이 상이한 장치에 적당하도록 한 디지탈 음성신호의 동기 조절장치에 관한 것이다.
이를 달성하기 위해 본 발명은 수신되는 직렬 데이터를 바이트 단위의 병렬 데이터로 변환하는 직렬/병렬 변환부와, 직렬/병렬 변환부에서 출력되는 병렬 데이터와 제1병렬 레지스터에서 출력되는 데이터를 수신 프로임 펄스에 따라 선택하여 출력하는 제1데이터 선택부와, 제1데이타 선택부에서 선택된 데이터를 순차 시스트시키는 제1병렬 레지스터와, 송신클럭과 프레임 펄스에 따라 데이터 래치신호를 발생하는 카운터와, 카운터의 출력신호를 선택신호로 하여 제1병렬 레지스터에서 출력되는 데이터와 제2병렬 레지스터에서 출력되는 데이터를 선택하여 출력하는 제2데이타 선택부와, 제2데이타 선택부에서 출력되는 데이터를 순차 시프트시켜 출력하는 제2병렬 레지스터와, 제2병렬 레지스터에서 출력되는 병렬 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환부와, 병렬/직렬 변환부에서 출력되는 직렬 데이터를 송신 클럭에 동기시켜 출력하는 플립플롭을 구비한다.
Description
제1도는 본 발명에 의한 디지탈 음성신호의 동기 조절장치 구성도.
제2도는 제1도의 제1 및 제2데이타 선택부 상세 구성도.
제3도는 제1도의 각부 입출력 데이터 및 파형도.
* 도면의 주요부분에 대한 부호의 설명
101 : 직렬/병렬 변환부 102,107 : 제1 및 제2데이타 선택부
103,108 : 제1 및 제2병렬 레지스터 106 : 카운터
110 : 플립플롭
본 발명은 디지탈 음성신호의 동기 조절에 관한 것으로, 특히 PCM 64K 데이터를 바이트 다위로 변환하여 동기를 맞추므로서 전송망에서 수신, 송신 클럭이 상이한 장치에 적당하도록 한 디지탈 음성신호의 동기 조절장치에 관한 것이다.
종래의 디지탈 음성신호 처리장치는 수신된 데이터를 다시 수신한 클럭과 다른 클럭에 맞추어 송신하고자 할 경우 별도의 위상 동기 루프회로를 이용하여 송신 클럭에 동기를 맞추어 송신하였다.
그러나 이러한 종래의 디지탈 음성신호 처리장치는 별도의 위상 동기 루프회로를 이용하여 송수신 클럭의 동기를 맞추므로 장치 구성이 복잡함은 물론 동기 맞추기가 어려워 음성 신호에 잡음이 혼입되는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 PCM 64K 데이터를 바이트 단위로 변환하여 동기를 맞추므로서 전송망에서 수신, 송신 클럭이 상이한 장치에 적당하도록 디지탈 음성신호의 동기 조절장치를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적 수단은 수신되는 직렬 데이터를 바이트 단위의 병렬 데이터로 변환하는 직렬/병렬 변환수단과, 상기 직렬/병렬 변환수단에서 출력되는 병렬 데이터와 제1병렬 레지스터에서 출력되는 데이터를 수신 프레임 펄스에 따라 선택하여 출력하는 제1데이타 선택수단과, 상기 제1데이타 선택수단에서 선택된 데이터를 순차시스트시키는 제1병렬 레지스터와, 송신 클럭과 프레임 펄스에 따라 데이터 래치신호를 발생하는 카운터와, 상기 카운터의 출력신호를 선택신호로 하여 상기 제1병렬 레지스터에서 출력되는 데이터와 제2병렬 레지스터에서 출력되는 데이터를 선택하여 출력하는 제2데이타 선택수단과, 상기 제2데이타 선택수단에서 출력되는 데이터를 순차 시프트시켜 출력하는 제2병렬 레지스터와, 상기 제2병렬 레지스터에서 출력되는 병렬 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환수단과, 상기 병렬/직렬 변환수단에서 출력되는 직렬 데이터를 송신 클럭에 동기시켜 출력하는 플립플롭으로 이루어진다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명에 의한 디지탈 음성신호의 동기 조절장치 구성도이다.
도시된 바와 같이, 본 발명에 의한 동기 조절장치는 수신 클럭(WCK)을 위상 반전시키는 제1인버터(100)와, 상기 제1인버터(100)에서 출력되는 신호를 클럭으로하여 수신 직렬 데이터를 병렬 데이터로 변환시키는 직렬/병렬 변환부(101)와, 상기 직렬/병렬 변환부(101)에서 출력되는 병렬 데이터와 제1병렬 레지스터(103)에서 출력되는 데이터를 수신 프레임 펄스에 따라 선택하여 출력하는 제1데이타 선택부(102)와, 상기 제1데이타 선택부(102)에서 선택된 데이터를 순차 리스트시키는 제1병렬 레지스터(103)와, 송신 클럭(TCK)을 위상 반전시키는 제2인버터(104)와, 송신프레임 펄스(TFP)와 출력신호를 노아링하여 그 결과치를 로드신호로 발생하는 노아 게이트(105)와, 상기 노아게이트(105)에서 출력되는 로드 신호에 따라 상기 제2인버터(104)에서 출력되는 송신 클럭을 카운팅하여 그 결과치로 데이터 래치신호를 발생하는 카운터(106)와, 상기 카운터(106)에서 출력되는 신호를 선택신호로 하여 상기 제1병렬 레지스터(103)에서 출력되는 데이터와 제2병렬 레지스터(108)에서 출력되는 데이터를 선택하여 출력하는 제2데이타 선택부(107)와, 상기 제2데이타 선택부(107)에서 출력되는 데이터를 순차 시프트시켜 출력하는 제2병렬 레지스터(108)와, 상기 제2병렬 레지스터(108)에서 출력되는 병렬 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환부(109)와, 상기 병렬/직렬 변환부(109)에서 출력되는 직렬 데이터를 송신 클럭에 동기시켜 출력하는 플립플롭(110)으로 구성된다.
이와 같이 구성된 본 발명에 의한 디지탈 음성신호의 동기 조절장치의 작용 및 효과를 첨부한 도면 제2도 및 제3도를 참조하여 설명하면 다음과 같다.
먼저, 제1인버터(100)는 제3도의(a)와 같이 수신되는 수신 클럭(WCK)을 위상 반전시켜 직렬/병렬 변환부(101)와 제1병렬 레지스터(103)에 클럭으로 인가한다.
그러면 직렬/병렬 변환부(101)는 그 클럭에 동기되어 수신되는 제3도의 (c)와 같은 직렬 데이터를 바이트 단위의 병렬 데이터로 변환시켜 출력시키게 된다.
이렇게 직렬/병렬 변환부(101)에서 출력되는 병렬 데이터는 제1데이타 선택부(102)의 한입력단(B)에 인가되어지며, 제1데이타 선택부(102)는 제3도의 (b)와 같이 수신되는 수신 프레임 펄스(WFP)가 하이신호일 경우 인가되는 병렬 데이터를 출력하여 제1병렬 레지스터(103)에 전달한다.
여기서 제1데이타 선택부(102)는 상기한 수신 프레임 펄스(WFP)가 로우신호일 경우에는 래치되므로 수신 프레임 펄스의 주기동안 수신되는 직렬 데이터가 병렬 데이터로 변환되어 제1병렬 레지스터(103)에 인가된다.
제1병렬 레지스터(103)는 인가되는 바이트 단위의 병렬 데이터를 순차 시프트시켜 제3도의 (d)내지 (k)와 같은 출력으로 제2데이타 선택부(107)에 인가한다.
그러면 제2데이타 선택부(107)는 S단자에 인가되는 선택신호에 의해 입력되는 데이터를 선택하여 출력시키게 되는데, 이때 인가되는 선택신호는 카운터(106)에서 생성된다.
즉, 송신 클럭(TCK)은 제2인버터(104)에서 위상 반전된 후 클럭으로 카운터(106)에 인가되며, 송신 프레임 펄스(TFP)는 노아 게이트(105)에서 카운터(106)의 출력신호인 선택신호(RLATCH)와 노아링되어 그 결과치가 로드신호로 카운터(106)에 인가되면 카운터(106)는 인가되는 신호를 16진 카운팅하여 그 결과치를 데이터 래치 및 선택신호(RLACH)로 병렬/직렬 변환부(109) 및 제2데이타 선택부(107)에 인가한다.
이때, 입력 A,B,C,D중 B,C는 로우에 D는 하이에 연결되어 있으므로 RADD의 출력은 9부터 F까지 카운트 한 개씩 증가하여 RADD가 F가 될때 RLACH가 하이가 되고 RADD는 8이 된다.
RLACH가 로우일때부터 TBD의 값이 그대로 래치되며, RLACH가 하이가되면 그 다음 데이터가 래치된다.
이와 같이 수신 프레임 펄스와 송신 프레임 펄스가 다르더라도 바이트 단위로 래치된 데이터를 다른 클럭에 의해 다시 래치하는 방법으로 동기를 맞출수 있게 된다.
한편, 카운터(106)에서 RLACH가 출력되면 제2데이타 선택부(107)는 상기한 선택신호(RLACH)가 하이일 경우 입력되는 데이터(WBD)를 출력하고 상기한 선택신호가 로우인 동안에는 래치하여 그 신호를 유지하게 된다(제3도의 q참조).
제2데이타 선택부(107)에서 출력되는 바이트단위의 병렬 데이터를 제2병렬 레지스터(108)는 순차 시프트시킨후 상기 제2인버터(104)에서 출력되는 클럭에 동기시켜 병렬/직렬 변환부(109)에 인가한다.
그러면 병렬/직렬 변환부(109)는 인가되는 병렬 데이터를 직렬 데이터로 변환하여 제3도의 (r)과 같은 데이터로 플립플롭(110)에 인가하게 되며, 플립플롭(110)은 송신 클럭(TCK)에 동기시켜 입력되는 직렬 데이터를 출력시키게 되는 것이다.
이상에서와 같이 본 발명은 수신된 데이터를 다시 수신 클럭과 다른 클럭에 맞추어 송신하고자 할 경우 별도의 위상 동기 루프회로 없이도 바이트 단위로 래치하여 송신 클럭에 맞추어 데이터를 전송할 수 있기 때문에 음성 데이터의 전송이 용이함은 물론 잡음의 혼입도 방지할 수 있는 효과가 있다.
Claims (1)
- 수신되는 직렬 데이터를 바이트 단위으 병렬 데이터로 변환하는 직렬/병렬 변환수단과, 상기 직렬/병렬 변환수단에서 출력되는 병렬 데이터와 제1병렬 레지스터에서 출력되는 데이터를 수신 프레임 펄스에 따라 선택하여 출력하는 제1데이터 선택수단과, 상기 제1데이타 선택수단에서 선택된 데이터를 순차 시스트시키는 제1병렬 레지스터와, 송신 클럭과 프레임 펄스에 따라 데이터 래치신호를 발생하는 카운터와, 상기 카운터의 출력신호를 선택신호로 하여 상기 제1병렬 레지스터에서 출력되는 데이터와 제2병렬 레지스터에서 출력되는 데이터를 선택하여 출력하는 제2데이타 선택수단과, 상기 제2데이터 선택수단에서 출력되는 데이터를 순차 시프트시켜 출력하는 제2병렬 레지스터와, 상기 제2병렬 레지스터에서 출력되는 병렬 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환수단과, 상기 병렬/직렬 변환수단에서 출력되는 직렬 데이터를 송신 클럭에 동기시켜 출력하는 플립플롭으로 구성된 것을 특징으로 하는 디지탈 음성신호의 동기 조절장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035109A KR100211333B1 (ko) | 1995-10-12 | 1995-10-12 | 디지탈 음성신호의 동기 조절장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035109A KR100211333B1 (ko) | 1995-10-12 | 1995-10-12 | 디지탈 음성신호의 동기 조절장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024711A KR970024711A (ko) | 1997-05-30 |
| KR100211333B1 true KR100211333B1 (ko) | 1999-08-02 |
Family
ID=19429964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950035109A KR100211333B1 (ko) | 1995-10-12 | 1995-10-12 | 디지탈 음성신호의 동기 조절장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100211333B1 (ko) |
-
1995
- 1995-10-12 KR KR1019950035109A patent/KR100211333B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024711A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7787499B2 (en) | Maintaining synchronization of multiple data channels with a common clock signal | |
| US5107264A (en) | Digital frequency multiplication and data serialization circuits | |
| US4573173A (en) | Clock synchronization device in data transmission system | |
| US3986168A (en) | Multichannel error signal generator | |
| US4284843A (en) | Repeating station for use in digital data communications link | |
| US5726651A (en) | Device for serializing high flow of binary data | |
| US5708685A (en) | Frame synchronous signal detector | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JP3044096B2 (ja) | データ乗換回路 | |
| JP3493111B2 (ja) | 半導体集積回路装置 | |
| KR100222077B1 (ko) | 코덱 인터페이스 회로 | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
| KR19980047907A (ko) | 개선된 동기 클럭 발생장치 | |
| KR100248722B1 (ko) | 이종송수신클록의 피씨엠데이터처리장치 | |
| KR0165198B1 (ko) | 상이한 동기 클럭에서의 직렬데이타 변환회로 | |
| JPH1168555A (ja) | クロック分周切替回路 | |
| JPH01143435A (ja) | データ伝送装置 | |
| KR0134477B1 (ko) | 동기식 전송 장치에서의 데이터 직렬/병렬 변환 장치 | |
| KR940007135B1 (ko) | 동기용 포인터 신호발생장치 | |
| JP2872036B2 (ja) | 速度変換装置 | |
| JPH0750634A (ja) | 光伝送装置 | |
| JPH01186032A (ja) | データ出力装置 | |
| JPH04373230A (ja) | ビット位相同期回路 | |
| JPH07288472A (ja) | Ｎｒｚ−ｒｚ信号変換回路 | |
| JPS6025340A (ja) | シリアルｉ／ｏインタ−フエイスの自動ボ−レ−ト発生システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030219 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |