JP7471447B2 - マルチチャネル信号同期システム、回路及び方法 - Google Patents
マルチチャネル信号同期システム、回路及び方法 Download PDFInfo
- Publication number
- JP7471447B2 JP7471447B2 JP2022563188A JP2022563188A JP7471447B2 JP 7471447 B2 JP7471447 B2 JP 7471447B2 JP 2022563188 A JP2022563188 A JP 2022563188A JP 2022563188 A JP2022563188 A JP 2022563188A JP 7471447 B2 JP7471447 B2 JP 7471447B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- synchronization
- clock
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 48
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 107
- 230000008054 signal transmission Effects 0.000 claims description 51
- 230000003111 delayed effect Effects 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000005070 sampling Methods 0.000 description 8
- 230000001934 delay Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 239000000872 buffer Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
（関連出願の相互参照）
本開示は、２０２０年０４月２１日に中国国家知識産権局に提出された、出願番号２０２０１０３１５２５８．６の中国特許出願の優先権を主張し、その内容の全てが参照によって本開示に組み込まれる。
本開示は、２０２０年０４月２１日に中国国家知識産権局に提出された、出願番号２０２０１０３１５２５８．６の中国特許出願の優先権を主張し、その内容の全てが参照によって本開示に組み込まれる。
本願の実施例は、信号技術分野に関し、例えば、マルチチャネル信号同期システム、回路及び方法に関する。
通信分野では、クロック信号は、タイミング論理を有する回路が対応する動作を実行するための基礎である。いくつかのマルチチャネルシステムでは、マルチチャネルシステムが対応するクロック信号に基づいてシステムに対応する動作を実現できるように、システム内の複数のチャネルに対応する素子にクロック信号を伝送する必要がある。例えば、データの収集を実現するために、クロック信号を生成して各チャネルに対応するアナログデジタル変換器に出力してもよい。それに応じて、上記システムの正常な動作を保証するために、同期信号を用いて異なるチャネルにおけるクロック信号に対応するカウントを同期させる必要もある。しかし、同期動作が失敗する可能性がある。
本願の実施例は、マルチチャネルシステムにおける信号同期をいかに容易かつ効果的に実現するかという問題を解決するために、マルチチャネル信号同期システム、回路及び方法を提供することを目的とする。
本願の実施例は、マルチチャネル信号同期システムを提供し、クロック信号生成モジュール、同期信号生成モジュール、及び少なくとも２つの信号受信モジュールを含み、
前記クロック信号生成モジュールは、第１クロック信号を生成して前記第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、
前記同期信号生成モジュールは、前記クロック信号生成モジュールから出力された前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するように設定され、
前記クロック信号生成モジュールは、前記同期信号生成モジュールからフィードバックされた前記同期信号に基づいて第２クロック信号を生成し、前記第２クロック信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成され、
前記同期信号生成モジュールは、前記同期信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成されている。
前記クロック信号生成モジュールは、第１クロック信号を生成して前記第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、
前記同期信号生成モジュールは、前記クロック信号生成モジュールから出力された前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するように設定され、
前記クロック信号生成モジュールは、前記同期信号生成モジュールからフィードバックされた前記同期信号に基づいて第２クロック信号を生成し、前記第２クロック信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成され、
前記同期信号生成モジュールは、前記同期信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成されている。
本願の実施例は、マルチチャネル信号同期システムを提供し、クロック信号生成モジュール、同期信号生成モジュール、及び少なくとも２つの信号受信モジュールを含み、
前記クロック信号生成モジュールは、第１クロック信号を生成して前記第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、
前記同期信号生成モジュールは、前記クロック信号生成モジュールから出力された前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するように設定され、
前記クロック信号生成モジュールは、前記同期信号生成モジュールからフィードバックされた同期信号に基づいて第２クロック信号を生成し、前記同期信号及び前記第２クロック信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成されている。
前記クロック信号生成モジュールは、第１クロック信号を生成して前記第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、
前記同期信号生成モジュールは、前記クロック信号生成モジュールから出力された前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するように設定され、
前記クロック信号生成モジュールは、前記同期信号生成モジュールからフィードバックされた同期信号に基づいて第２クロック信号を生成し、前記同期信号及び前記第２クロック信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成されている。
本願の実施例は、マルチチャネル信号同期回路を提供し、クロック信号生成モジュール、同期信号生成モジュール、及び信号出力ポートを含み、
前記クロック信号生成モジュールと前記同期信号生成モジュールとの間に第１クロック信号伝送ブランチ及び同期信号伝送第１ブランチが設けられ、前記第１クロック信号伝送ブランチは、前記クロック信号生成モジュールから第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、及び、前記同期信号伝送第１ブランチは、前記同期信号生成モジュールから同期信号を前記クロック信号生成モジュールに伝送するように設定され、前記同期信号生成モジュールは、受信した第１クロック信号に基づいて前記同期信号を生成するように設定され、
前記クロック信号生成モジュールと前記信号出力ポートとの間に第２クロック信号伝送ブランチが設けられ、前記第２クロック信号伝送ブランチは、前記クロック信号生成モジュールから第２クロック信号を前記信号出力ポートに伝送するように設定され、前記クロック信号生成モジュールは、受信した前記同期信号及び前記第１クロック信号に基づいて前記第２クロック信号を生成するように設定され、
前記同期信号生成モジュールと前記信号出力ポートとの間に同期信号伝送第２ブランチが設けられ、前記同期信号伝送第２ブランチは、前記同期信号生成モジュールから前記同期信号を前記信号出力ポートに伝送するように設定されている。
前記クロック信号生成モジュールと前記同期信号生成モジュールとの間に第１クロック信号伝送ブランチ及び同期信号伝送第１ブランチが設けられ、前記第１クロック信号伝送ブランチは、前記クロック信号生成モジュールから第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、及び、前記同期信号伝送第１ブランチは、前記同期信号生成モジュールから同期信号を前記クロック信号生成モジュールに伝送するように設定され、前記同期信号生成モジュールは、受信した第１クロック信号に基づいて前記同期信号を生成するように設定され、
前記クロック信号生成モジュールと前記信号出力ポートとの間に第２クロック信号伝送ブランチが設けられ、前記第２クロック信号伝送ブランチは、前記クロック信号生成モジュールから第２クロック信号を前記信号出力ポートに伝送するように設定され、前記クロック信号生成モジュールは、受信した前記同期信号及び前記第１クロック信号に基づいて前記第２クロック信号を生成するように設定され、
前記同期信号生成モジュールと前記信号出力ポートとの間に同期信号伝送第２ブランチが設けられ、前記同期信号伝送第２ブランチは、前記同期信号生成モジュールから前記同期信号を前記信号出力ポートに伝送するように設定されている。
本願の実施例は、マルチチャネル信号同期回路を提供し、クロック信号生成モジュール、同期信号生成モジュール、及び信号出力ポートを含み、
前記クロック信号生成モジュールと前記同期信号生成モジュールとの間に第１クロック信号伝送ブランチ及び同期信号伝送ブランチが設けられ、前記第１クロック信号伝送ブランチは、前記クロック信号生成モジュールから第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、及び、前記同期信号伝送ブランチは、前記同期信号生成モジュールから同期信号を前記クロック信号生成モジュールに伝送するように設定され、前記同期信号生成モジュールは、受信した前記第１クロック信号に基づいて前記同期信号を生成するように設定され、
前記クロック信号生成モジュールと前記信号出力ポートとの間に混合信号伝送ブランチが設けられ、前記混合信号伝送ブランチは、前記クロック信号生成モジュールから第２クロック信号及び前記同期信号を前記信号出力ポートに伝送するように構成され、前記クロック信号生成モジュールは、受信した前記同期信号に基づいて前記第２クロック信号を生成するように設定されている。
前記クロック信号生成モジュールと前記同期信号生成モジュールとの間に第１クロック信号伝送ブランチ及び同期信号伝送ブランチが設けられ、前記第１クロック信号伝送ブランチは、前記クロック信号生成モジュールから第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、及び、前記同期信号伝送ブランチは、前記同期信号生成モジュールから同期信号を前記クロック信号生成モジュールに伝送するように設定され、前記同期信号生成モジュールは、受信した前記第１クロック信号に基づいて前記同期信号を生成するように設定され、
前記クロック信号生成モジュールと前記信号出力ポートとの間に混合信号伝送ブランチが設けられ、前記混合信号伝送ブランチは、前記クロック信号生成モジュールから第２クロック信号及び前記同期信号を前記信号出力ポートに伝送するように構成され、前記クロック信号生成モジュールは、受信した前記同期信号に基づいて前記第２クロック信号を生成するように設定されている。
本願の実施例は、マルチチャネル信号同期方法を提供し、
クロック信号生成モジュールが第１クロック信号を生成して前記第１クロック信号を同期信号生成モジュールに出力するステップと、
前記同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するステップと、
前記クロック信号生成モジュールが前記同期信号に基づいて第２クロック信号を生成して前記第２クロック信号を少なくとも２つの信号受信モジュールに伝送するステップと、
前記少なくとも２つの信号受信モジュールの同期を実現するために、前記同期信号生成モジュールが前記同期信号を前記少なくとも２つの信号受信モジュールに伝送するステップと、を含む。
クロック信号生成モジュールが第１クロック信号を生成して前記第１クロック信号を同期信号生成モジュールに出力するステップと、
前記同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するステップと、
前記クロック信号生成モジュールが前記同期信号に基づいて第２クロック信号を生成して前記第２クロック信号を少なくとも２つの信号受信モジュールに伝送するステップと、
前記少なくとも２つの信号受信モジュールの同期を実現するために、前記同期信号生成モジュールが前記同期信号を前記少なくとも２つの信号受信モジュールに伝送するステップと、を含む。
本願の実施例は、マルチチャネル信号同期方法を提供し、
クロック信号生成モジュールが第１クロック信号を生成して前記第１クロック信号を同期信号生成モジュールに出力するステップと、
前記同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するステップと、
前記クロック信号生成モジュールが前記同期信号に基づいて第２クロック信号を生成するステップと、
前記少なくとも２つの信号受信モジュールの同期を実現するために、前記クロック信号生成モジュールが前記同期信号及び前記第２クロック信号を少なくとも２つの信号受信モジュールに伝送するステップと、を含む。
クロック信号生成モジュールが第１クロック信号を生成して前記第１クロック信号を同期信号生成モジュールに出力するステップと、
前記同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するステップと、
前記クロック信号生成モジュールが前記同期信号に基づいて第２クロック信号を生成するステップと、
前記少なくとも２つの信号受信モジュールの同期を実現するために、前記クロック信号生成モジュールが前記同期信号及び前記第２クロック信号を少なくとも２つの信号受信モジュールに伝送するステップと、を含む。
本願の実施例又は関連技術における技術案を説明するために、以下に、実施例又は関連技術の説明に使用する必要がある図面を簡単に紹介する。
本願の実施例に係るマルチチャネル信号同期システムの模式図である。
本願の実施例に係る信号同期タイミングチャートの模式図である。
本願の実施例に係るクロック信号生成モジュールの模式図である。
本願の実施例に係る遅延ユニットの模式図である。
本願の実施例に係る遅延ユニットの模式図である。
本願の実施例に係る遅延ユニットの模式図である。
本願の実施例に係るマルチチャネル信号同期システムの模式図である。
本願の実施例に係る信号同期タイミングチャートの模式図である。
本願の実施例に係るマルチチャネル信号同期回路の模式図である。
本願の実施例に係るマルチチャネル信号同期方法のフローチャートである。
本願の実施例に係るマルチチャネル信号同期システムの模式図である。
本願の実施例に係るマルチチャネル信号同期回路の模式図である。
本願の実施例に係るマルチチャネル信号同期方法のフローチャートである。
以下では、本願の実施例における技術案を、本願の実施例における図面を参照して、明確かつ完全に説明する。
関連技術では、システム内の異なるチャネルで受信されたクロック信号には異なる遅延が存在する可能性があるため、同期信号が入力された場合、同期信号は部分的なクロック信号のセットアップ時間及びホールド時間に対する要件を満たすことができず、同期失敗を引き起こす可能性がある。そのため、マルチチャネルシステムの同期を容易かつ効果的に行う手段が急務となっている。
マルチチャネルシステムとは、信号生成モジュールを用いて複数のチャネルを介してそれぞれ対応する信号を他のモジュールに伝送する必要があるシステムのことである。例えば、データサンプリングシステムでは、データサンプリングを実現するように設定された複数のアナログデジタル変換器が含まれることが多い。一方、クロック信号は常にタイミング論理を実現する回路の基礎であり、一般的には各チャネルに対応するクロック信号を伝送する必要がある。それに応じて、上記システムにおける各チャネルに対応するモジュールの正常な動作を保証するために、同期信号を用いて異なるモジュールにおけるクロック信号に対応するカウントを同期させる必要もある。例えば、同期信号を用いて各モジュールのレジスタ内のカウントをクリアすることにより、システム内の各チャネルに対応するモジュールの同期を完了することができる。
図１Ａに示すように、本願の実施例は、マルチチャネル信号同期システムを提案する。前記マルチチャネル信号同期システムは、クロック信号生成モジュール１１０、同期信号生成モジュール１２０、及び少なくとも２つの信号受信モジュールを含む。
一実施例では、図１Ａには、基準クロック信号１０１、第２クロック信号１１１、１１２、１１３～１１Ｎが記録されており、Ｎは１より大きい正の整数を表し、例えば、１１Ｎは１１５であってもよい。また、信号受信モジュール１３１、１３２、１３３～１３Ｎが記録されている。
前記クロック信号生成モジュール１１０は、第１クロック信号１０３を生成することができる。前記第１クロック信号１０３は、特定のクロック周期を有するクロック信号である。前記クロック信号生成モジュール１１０は、例えば、それ自体に設けられた発振器を用いて第１クロック信号１０３を生成することができる。
いくつかの実施形態では、前記クロック信号生成モジュール１１０は、基準クロック信号１０１を入力信号として受信することができる。基準クロック信号１０１は１つのクロック信号である。前記クロック信号生成モジュール１１０は、前記基準クロック信号１０１から第１クロック信号１０３を生成することができる。一実施例では、前記クロック信号生成モジュール１１０は、前記基準クロック信号１０１を遅延処理して第１クロック信号１０３を生成してもよいし、前記基準クロック信号１０１のクロック周期を調整して第１クロック信号１０３を生成してもよい。
いくつかの実施形態では、前記クロック信号生成モジュール１１０が基準クロック信号１０１を入力信号として受信すると、前記基準クロック信号１０１を処理して中間クロック信号を得ることができる。一実施例では、例えば、前記基準クロック信号１０１を分周して中間クロック信号を得ることができる。中間クロック信号を取得した後、前記中間クロック信号に基づいて第１クロック信号１０３を得ることができる。前記第１クロック信号１０３の特定のクロック周期は、前記中間クロック信号の周期に基づいて決定することができ、例えば、前記第１クロック信号１０３の周波数が前記中間クロック信号の整数倍であることを保証する場合、前記第１クロック信号１０３の特定のクロック周期を決定することができる。これにより、前記第１クロック信号１０３に基づいて生成された同期信号１２１の信号エッジと、前記中間クロック信号の信号エッジとの位置合わせを保証し、後続のステップにおけるデータ処理を容易にすることができる。
前記クロック信号生成モジュール１１０は、第１クロック信号１０３を生成した後、前記クロック信号生成モジュール１１０と前記同期信号生成モジュール１２０との間に接続された第１クロック信号伝送ブランチを介して、前記第１クロック信号を前記同期信号生成モジュール１２０に伝送することができる。
前記同期信号生成モジュール１２０は、前記第１クロック信号１０３を受信した後、前記第１クロック信号１０３から同期信号１２１を生成することができる。前記同期信号１２１は、有限長の有効信号区間を有する信号である。前記同期信号１２１は、システム内の各信号受信モジュールに伝送されることができ、前記同期信号１２１が有効信号区間である場合、各信号受信モジュールに対する同期を実現する。一実施例では、例えば、前記同期信号１２１に基づいて有効信号を入力した後、各信号受信モジュール内のレジスタ内のカウントをクリアすることにより、各信号受信モジュールの同期を実現することができる。前記同期信号１２１の有効信号区間が経過した後、システムは正常な動作に復帰し、各信号受信モジュールはさらにクロック信号に基づいて対応する動作を実行する。
一実施例では、前記同期信号生成モジュール１２０は、前記第１クロック信号１０３のクロック周期に応じて同期信号１２１を生成することができる。クロック周期は、クロック信号の信号周波数の逆数であり、一実施例では、前記クロック周期は、クロック信号の１つの立ち上がりエッジから次の立ち上がりエッジまでの時間であってもよい。
一実施例では、前記同期信号生成モジュール１２０は、基準同期信号１０２を受信することができる。後続のステップにおけるデータ処理を容易にするために、前記同期信号生成モジュール１２０は、第１クロック信号に基づいて前記基準同期信号１０２を処理して同期信号１２１を得ることができる。一実施例では、例えば、前記基準同期信号１０２のエッジを前記第１クロック信号のエッジに位置合わせして同期信号１２１を得ることができる。実際の応用では、基準同期信号１０２を前記第１クロック信号の立ち上がりエッジに位置合わせしてもよいし、基準同期信号１０２を前記第１クロック信号１０３の立ち下がりエッジに位置合わせしてもよい。
一実施例では、前記同期信号生成モジュール１２０が前記第１クロック信号１０３のクロック周期に応じて同期信号１２１を生成する際に、信号有効期間が２倍のクロック周期以上である同期信号１２１を生成することができる。前記信号有効期間は、前記同期信号１２１がシステム内で機能しているときに対応する信号区間の持続時間長である。例えば、前記同期信号１２１がハイレベルで有効である場合、前記同期信号１２１のハイレベルが継続する時間長であってもよい。
前記同期信号生成モジュール１２０と各信号受信モジュールとの間に同期信号伝送第１ブランチが接続されており、前記同期信号生成モジュール１２０が前記同期信号伝送第１ブランチに基づいて前記同期信号１２１を各信号受信モジュールに送信することを可能にし、それにより信号受信モジュールの同期を実現する。
図１Ａの対応するシステムでは、前記同期信号伝送第１ブランチと前記第１クロック信号伝送ブランチとは、各信号線が果たす機能によって区別されるだけであり、実際の応用では、同一の信号線を用いて第１クロック信号と同期信号１２１の伝送を実現してもよいし、２本の信号線を用いて第１クロック信号と同期信号１２１の伝送を実現してもよい。
前記クロック信号生成モジュール１１０は、前記同期信号１２１を受信した後、前記同期信号１２１に基づいて第２クロック信号を生成することができる。
一実施例では、クロック信号生成モジュール１１０が第２クロック信号を生成する方式は、受信した基準クロック信号１０１から中間クロック信号を生成し、前記同期信号１２１及び前記中間クロック信号から第２クロック信号を生成することであってもよい。
一実施例では、前記クロック信号生成モジュール１１０が前記同期信号１２１及び前記中間クロック信号から第２クロック信号を生成する方式は、前記同期信号１２１及び前記中間クロック信号をゲーテッドクロックユニットに入力して第２クロック信号を得ることであってもよい。前記ゲーテッドクロックユニットは、同期信号１２１に基づいて中間クロック信号の出力をオフにし、さらにローレベルの期間が前記同期信号１２１のハイレベルの期間であるクロック信号を、第２クロック信号として得るように設定されている。
一実施例では、クロック信号生成モジュール１１０は、前記同期信号１２１を遅延させ、前記遅延された同期信号１２１から第２クロック信号を生成することができる。
実際の応用では、生成された第２クロック信号の正常な波形に影響を与えないために、同期信号を用いて第２クロック信号を生成する前に、まず前記同期信号を遅延させ、さらに前記遅延された同期信号から第２クロック信号を生成してもよい。一実施例では、前記第１クロック信号の次の周期のエッジに基づいて前記同期信号を遅延させ、さらに遅延された同期信号で前記第１クロック信号を遅延させてもよく、前記第１クロック信号の次の周期のエッジは立ち上がりエッジでもよいし立ち下がりエッジでもよい。
一実施例では、前記第２クロック信号の次の周期とは、同期信号１２１のハイレベルの開始点に対応する時点において、前記第２クロック信号が位置する周期を前記第２クロック信号の現在の周期とし、前記現在の周期の次の周期を前記第２クロック信号の次の周期とすることをいう。
上述した第２クロック信号を生成するプロセスについて図１Ｂを参照して解釈する。一実施例では、図１Ｂにおいて、Ｔ１００、Ｔ１０１、Ｔ１０２～Ｔ１１１は、異なる時点を示す。
前記第２クロック信号１１１を、中間クロック信号が遅延されずに生成されたクロック信号とすると、前記同期信号１２１のハイレベルの開始点が、ちょうど前記第２クロック信号１１１の立ち下がりエッジに対応すると、前記第２クロック信号１１１の次の立ち下がりエッジの終点において、前記第２クロック信号１１１を遅延させて、前記第２クロック信号１１１の次の周期の立ち下がりエッジから次の立ち上がりエッジまでのローレベルの持続時間の長さを、前記同期信号１２１のハイレベルの持続時間の時間長Ｔｓｙｎｃと等しくすることが分かる。
図１Ｂを基に、第２クロック信号のハイレベルの終了点と同期信号１２１のハイレベルの終了点との間の時間をＴ３とし、同期信号１２１のハイレベルの終了点と第２クロック信号の前記同期信号１２１のハイレベルの終了点以降の次の立ち上がりエッジの開始点をＴ２とする。Ｔ２とＴ３の時間長の和は即ち前記同期信号１２１のハイレベルの持続時間Ｔｓｙｎｃとなる。前記ハイレベルの持続時間Ｔｓｙｎｃが２つのクロック周期Ｔ以上である場合、Ｔ２及びＴ３の長さをいずれもクロック周期Ｔ以上とする。Ｔ３の長さがクロック周期以上である場合、前記同期信号１２１は、Ｔ３に対応する期間内に有効なクロック信号の干渉がないようにすることで、同期信号１２１の有効性が保証され、同期信号１２１に対応するデータが信号受信モジュールのレジスタに正しく読み込まれるようにする。Ｔ２の長さがクロック周期以上である場合、クロック信号に対して十分なセットアップ時間が確保されるだけでなく、同期信号１２１がハイレベルを終了した後に、クロック信号がハイレベルの有効期間にならないことを保証することができ、それにより各信号受信モジュールにおける信号の同期が保証され、一部の信号受信モジュールがクロック信号に基づいて早めにカウントするという事態が回避される。
前記クロック信号生成モジュールの一実施形態を、図２を参照して以下に紹介する。前記クロック信号生成モジュールでは、まず前記同期信号１２１及び中間クロック信号２１２を遅延ユニット２０１に入力して前記同期信号１２１の遅延を実現し、さらに遅延された同期信号１２１をＤ型フリップフロップＤＦＦ２０２とゲート回路ＡＮＤ２０３とからなるゲーテッドクロック回路に入力し、中間クロック信号が該クロック信号生成モジュールを通過した後、遅延が存在するクロック信号を得、それにより前記同期信号１２１と中間クロック信号２１２とを合成して第２クロック信号を得ることを実現する。
図３Ａは、図２の遅延ユニットに対応する具体的な一実施形態である。前記遅延ユニットは、複数のＤ型フリップフロップ（ＤＦＦ、ｄｅｌａｙ ｆｌｉｐ－ｆｌｏｐ）により遅延チェーンを構成している。各ＤＦＦは、同期信号１２１を１クロック周期だけ遅延させることができる。前記同期信号１２１に対する遅延需要に応じて対応する数のＤＦＦを選択し、それにより前記同期信号１２１を対応する時間だけ遅延させることができる。
一実施例では、図３Ａにおいて、ＣＬＫはクロックインタフェースを示し、ＤＦＦ３０１、ＤＦＦ３０２及びＤＦＦ３０３はＤＦＦを示し、３１３は遅延された同期信号を示す。
同期信号１２１に対するより正確な遅延動作を得るために、入力された中間クロック信号２１２を、より小さなクロック周期のクロック信号に置き換えることで、よりよい遅延効果を得ることができる。
図３Ｂは、同期信号１２１を遅延させる遅延ユニットの別の実施形態である。該実施形態では、ＢＵＦ３２１は信号駆動回路、ＢＵＦ３２２は波形整形回路であり、これら２つの回路と抵抗Ｒ３２３と容量Ｃ３２４とを組むことでＲＣ遅延ユニットを取得することができる。同期信号１２１が前記ＲＣ遅延ユニットを通過した後、前記同期信号１２１を遅延処理してもよい。抵抗及び容量のパラメータを調整することにより、同期信号１２１の遅延時間長を相応に調整することができ、それにより同期信号１２１の遅延に関する具体的な要求を満たす。
図３Ｃは、同期信号１２１を遅延させる遅延ユニットの別の実施形態である。前記遅延ユニットは、複数のバッファ（ＢＵＦ、ｂｕｆｆｅｒ）からなる。各ＢＵＦは一定の遅延長を有するので、複数のＢＵＦを直列に接続することにより、前記同期信号１２１の対応する時間長の遅延を実現することができる。
一実施例では、図３Ｃにおいて、ＢＵＦ３４１、ＢＵＦ３４２及びＢＵＦ３４ＮはいずれもＢＵＦを示し、Ｎは正の整数であり、例えば、３４５、３４７などである。
上記実施形態で紹介した遅延ユニットは、いずれも同期信号１２１を遅延させることができる。
別の実施形態では、前記クロック信号生成モジュール１１０は、基準クロック信号１０１及び同期信号１２１から第２クロック信号を生成することもできる。具体的な実現プロセスは、上述した中間クロック信号及び同期信号を用いて第２クロック信号を生成するプロセスを参照することができ、ここでは詳述しない。
前記クロック信号生成モジュール１１０と信号受信モジュールとの間には情報線が接続されており、前記クロック信号生成モジュール１１０は、前記情報線を介して第２クロック信号を各信号受信モジュールに伝送することができる。前記信号受信モジュールは、前記第２クロック信号を受信した後、前記第２クロック信号に基づいてタイミング回路の有効な実行を実現し、それにより対応するデータサンプリング動作を完了することができる。
実際の応用では、各信号受信モジュールにおいて、クロック信号に対して異なる需要が存在する可能性があり、図１Ｂに示すように、異なる第２クロック信号の間にも一定の遅延が存在し、即ち、異なる信号受信モジュールが異なる遅延長に対応する場合がある。この場合、前記クロック信号生成モジュール１１０は、第２クロック信号を生成した後、異なる信号受信モジュールに伝送された第２クロック信号に対応する遅延処理を行ってもよく、具体的には、信号受信モジュールに対応する遅延長に応じて第２クロック信号に遅延処理を行ってもよい。それに応じて、クロック信号生成モジュール１１０は、遅延後の第２クロック信号を各信号受信モジュールに伝送し、それによりクロック信号に対する信号受信モジュールの異なる需要を満たす。
一実施例では、前記クロック信号生成モジュール１１０は、第２クロック信号を生成した後、直接前記第２クロック信号をそれぞれ信号受信モジュールに伝送し、各信号受信モジュールにより第２クロック信号に対して遅延処理を行ってもよい。具体的な遅延長は、異なる信号受信モジュールに対応する遅延長に基づいて決定されてもよい。
図４Ａに示すように、信号受信モジュールによって第２クロック信号を遅延処理する。クロック信号生成モジュール１１０から各信号受信モジュールに伝送されたのが同一の第２クロック信号であり、各信号受信モジュールが自ら第２クロック信号を遅延させることが分かる。
図４Ｂに示すように、該実施形態における第２クロック信号と同期信号１２１との間のタイミングチャートである。第２クロック信号と同期信号１２１の具体的な特徴は、図１Ｂに対応する実施形態における紹介を参照することができ、ここでは詳述しない。
一実施例では、図４Ｂにおいて、Ｔ４００、Ｔ４０１、Ｔ４０２及びＴ４１１は異なる時点を示す。
前記信号受信モジュールは、クロック信号に基づいてデータサンプリングやデータ演算などの動作を行うモジュールである。例えば、前記信号受信モジュールは、アナログデジタル変換器を含んでもよい。前記信号受信モジュールは、前記同期信号１２１を受信した後、自身のレジスタに対応するカウントをクリアすることができる。同期信号１２１を各信号受信モジュールに伝送する場合、各信号受信モジュールの同期を実現することができる。
上記マルチチャネル信号同期システムに基づいて、同期信号１２１を生成した後、クロック信号生成モジュール１１０は、前記同期信号１２１に基づいて対応するクロック信号を生成することで、同期信号１２１を用いて各信号受信モジュールを同期させる際に干渉を受けないことを保証し、同期後の各信号受信モジュールの正常な動作も保証する。また、有効な同期信号１２１が生成されない場合にも、第２クロック信号がずれてしまうことがなく、それにより正常な動作状態において、信号受信モジュールが前記第２クロック信号に基づいて正常な動作を行うことが保証される。したがって、上記マルチチャネル信号同期システムは、システム内の信号受信モジュールの同期を容易かつ効果的に行うことを実現する。
上記マルチチャネル信号同期システムに基づいて、図５に示すように、本願の実施例に係るマルチチャネル信号同期回路を紹介する。前記マルチチャネル信号同期回路は、クロック信号生成モジュール１１０、同期信号生成モジュール１２０、及び信号出力ポートを含む。
一実施例では、図５において、５３１、５３２、５３３及び５３Ｎは、いずれも信号出力ポートを示し、Ｎは、正の整数であり、例えば、５３４、５３５などである。
前記クロック信号生成モジュール１１０、同期信号生成モジュール１２０及び信号出力ポートの紹介については、図１Ａに対応する実施例において、クロック信号生成モジュール１１０、同期信号生成モジュール１２０及び信号受信モジュールの紹介を参照することができ、ここでは詳述しない。
前記クロック信号生成モジュールは、第１クロック信号１０３を生成することができる。前記クロック信号生成モジュール１１０と前記同期信号生成モジュール１２０との間には、前記クロック信号生成モジュール１１０が第１クロック信号１０３を前記同期信号生成モジュール１２０に伝送できるように、第１クロック信号伝送ブランチが設けられてもよい。
前記第１クロック信号１０３の生成プロセスは、図１Ａに対応する実施例において、第１クロック信号１０３を生成することに関する紹介を参照することができ、ここでは詳述しない。
前記クロック信号生成モジュール１１０と前記同期信号生成モジュール１２０との間には、前記同期信号生成モジュール１２０が同期信号１２１を前記クロック信号生成モジュール１１０に伝送するように、同期信号伝送第１ブランチがさらに設けられてもよい。前記同期信号１２１の生成プロセスは、図１Ａに対応する実施例において、同期信号１２１を生成するプロセスの紹介を参照することができ、ここでは詳述しない。
一実施例では、前記同期信号伝送第１ブランチと前記第１クロック信号伝送ブランチは機能的な観点から区別されるだけであり、実際の応用では、前記同期信号伝送第１ブランチと前記第１クロック信号伝送ブランチは同一の信号線であってもよいし、異なる信号線であってもよい。
前記クロック信号生成モジュール１１０は、前記同期信号１２１を受信した後、前記同期信号１２１に基づいて第２クロック信号を生成することができる。
一実施例では、クロック信号生成モジュール１１０が第２クロック信号を生成する方式は、受信した基準クロック信号１０１から中間クロック信号を生成し、前記同期信号１２１及び前記中間クロック信号から第２クロック信号を生成することであってもよい。
第２クロック信号を生成するプロセスは、図１Ａに対応する実施例において、第２クロック信号を生成するプロセスの紹介を参照することができ、ここでは詳述しない。
前記クロック信号生成モジュール１１０と前記信号出力ポートとの間には、前記クロック信号生成モジュール１１０が第２クロック信号を前記信号出力ポートに伝送するように、第２クロック信号伝送ブランチが設けられてもよい。
前記同期信号生成モジュール１２０と前記信号出力ポートとの間には、前記同期信号生成モジュール１２０が同期信号１２１を前記信号出力ポートに伝送するように、同期信号伝送第２ブランチがさらに設けられてもよい。
前記信号出力ポートは、前記第２クロック信号及び前記同期信号１２１を回路外で前記信号出力ポートに接続されたモジュールに伝送することができる。例えば、前記信号出力ポートがアナログデジタル変換器に接続されている場合、前記第２クロック信号をアナログデジタル変換器に伝送することによりアナログデジタル変換器の正常なデータサンプリング動作を実現することができ、異なる信号出力ポートに対応するアナログデジタル変換器が同期を実現できるように、前記信号出力ポートを介して前記同期信号１２１をアナログデジタル変換器に伝送してもよい。実際の応用では、クロック信号に基づいて動作し、同期を必要とする任意のモジュールは、いずれも前記信号出力ポートに接続されてもよい。
上記マルチチャネル信号同期システムに基づいて、図６に示すように、本願の実施例に係るマルチチャネル信号同期方法を紹介する。前記マルチチャネル信号同期方法は、以下のステップを含んでもよい。
Ｓ６１０：クロック信号生成モジュールが第１クロック信号を生成して同期信号生成モジュールに出力する。
前記クロック信号生成モジュール１１０の紹介、及び前記第１クロック信号１０３を生成及び伝送するプロセスの説明については、図１Ａに対応する実施例において、前記クロック信号生成モジュール１１０及び第１クロック信号１０３の紹介を参照することができ、ここでは詳述しない。
Ｓ６２０：同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送する。
前記同期信号生成モジュール１２０の紹介、及び前記同期信号１２１を生成及び伝送するプロセスについては、図１Ａに対応する実施例において、前記同期信号生成モジュール１２０及び同期信号１２１の紹介を参照することができ、ここでは詳述しない。
Ｓ６３０：前記クロック信号生成モジュールが前記同期信号から第２クロック信号を生成して前記第２クロック信号を信号受信モジュールに伝送する。
前記第２クロック信号を生成するプロセスは、図１Ａに対応する実施例において、前記第２クロック信号を生成することに関する紹介を参照することができ、ここでは詳述しない。
前記クロック信号生成モジュールと信号受信モジュールとの間に同期信号伝送路が接続されており、前記クロック信号生成モジュールが前記同期信号伝送路を介して第２クロック信号を各信号受信モジュールに伝送することを可能にする。前記信号受信モジュールは、前記第２クロック信号を受信した後、前記第２クロック信号に基づいてタイミング回路の有効な実行を実現し、それにより対応するデータサンプリング動作を完了することができる。
別の実施形態では、前記クロック信号生成モジュールは、第２クロック信号を生成した後、直接前記第２クロック信号をそれぞれ信号受信モジュールに伝送し、各信号受信モジュールにより第２クロック信号に対して遅延処理を行ってもよい。具体的な遅延長は、異なる信号受信モジュールに対応する遅延長に基づいて決定されてもよい。
図４Ａに示すように、信号受信モジュールによって第２クロック信号を遅延処理する具体例である。クロック信号生成モジュールから各信号受信モジュールに伝送された信号が同一の第２クロック信号であり、各信号受信モジュールが自ら第２クロック信号を遅延させることが分かる。
Ｓ６４０：前記同期信号生成モジュールが前記信号受信モジュールの同期を実現するために前記同期信号を前記信号受信モジュールに伝送する。
前記信号受信モジュールの紹介及び前記信号受信モジュールの同期プロセスの紹介については、図１Ａに対応する実施例において、信号受信モジュールの説明を参照することができ、ここでは詳述しない。
上記マルチチャネル信号同期方法において、ステップＳ６３０とステップＳ６４０の実行順序は、前後を入れ替えてもよいし、同時に実行してもよい。実際の応用では、まず、クロック信号生成モジュールが第２クロック信号を信号受信モジュールに伝送し、次に、同期信号生成モジュールが同期信号を信号受信モジュールに伝送してもよいし、また、まず、同期信号生成モジュールが同期信号を信号受信モジュールに伝送し、次に、クロック信号生成モジュールが第２クロック信号を信号受信モジュールに伝送してもよい。
上記マルチチャネル信号同期システム、回路、及び方法の実施例に基づいて、同期を実現するために、マルチチャネルシステム内の信号受信モジュールに同期信号を伝送する際に、前記同期信号がハイレベルで有効である場合にクロック信号による干渉を受けることなく信号受信モジュールに伝送されることができるように、前記同期信号に基づいて信号受信モジュールに伝送されるクロック信号を調整し、それに応じて、同期終了時の調整されたクロック信号のタイミングマージンも、セットアップ時間に対するクロック信号の需要を満たすことができ、それにより信号受信モジュールで正常に応答することができ、信号受信モジュールに対する同期の有効性及び正確性が保証される。
以下に、図７を参照して、本願の実施例に係る別のマルチチャネル信号同期システムについて紹介する。前記マルチチャネル信号同期システムは、クロック信号生成モジュール１１０、同期信号生成モジュール１２０、及び少なくとも２つの信号受信モジュールを含む。
前記クロック信号生成モジュール１１０、同期信号生成モジュール１２０及び信号出力ポートの紹介は、図１Ａに対応する実施例において、クロック信号生成モジュール１１０、同期信号生成モジュール１２０及び信号受信モジュールの紹介を参照することができ、ここでは詳述しない。
前記クロック信号生成モジュール１１０は、第１クロック信号１０３を生成し、前記第１クロック信号を同期信号生成モジュール１２０に伝送することができる。前記同期信号生成モジュール１２０は、前記第１クロック信号１０３を受信した後、同期信号１２１を生成し、前記同期信号１２１をクロック信号生成モジュールに伝送することができる。前記クロック信号生成モジュールは、前記同期信号１２１を受信した後、第２クロック信号１１１を生成することができる。上記プロセスにおける各信号の生成及び伝送のプロセスについては、図１Ａに対応する実施例において、第１クロック信号１０３、同期信号１２１、第２クロック信号を生成し、前記第１クロック信号１０３、同期信号１２１を伝送するプロセスの紹介を参照することができ、ここでは詳述しない。
該実施例では、前記同期信号生成モジュール１２０と信号受信モジュールとの間に同期信号伝送路が接続されておらず、直接クロック信号生成モジュール１１０を介して各信号受信モジュールに同期信号１２１を伝送する。いくつかの実施形態では、直接混合信号伝送ブランチ８１２を用いて同期信号１２１及び第２クロック信号１１１を伝送することができる。
前記混合信号伝送ブランチを用いて同期信号１２１及び第２クロック信号１１１を伝送するとき、まずクロック信号生成モジュール１１０を用いて予め設定された規則に基づいて前記第２クロック信号１１１と前記同期信号１２１とを合成してもよく、例えば、前記第２クロック信号１１１及び前記同期信号１２１が異なるクロック周期を有するようにする。前記信号受信モジュールは、合成後の信号を受信した後、予め設定された規則に基づいて前記合成信号から第２クロック信号１１１と同期信号１２１とを区別することができる。例えば、前記同期信号１２１の周期が前記第２クロック信号１１１の周期より大きい場合、合成後の信号は、前記同期信号１２１の対応する立ち上がりエッジと立ち下がりエッジにおいて非周期信号が有する特徴を示すため、同期信号１２１の有効信号区間を決定することができる。
上記マルチチャネル信号同期システムに基づいて、同期信号生成モジュールと各信号受信モジュールとの間に接続される同期信号線を廃止し、直接クロック信号生成モジュールを用いて同一の信号線を用いてクロック信号及び同期信号の伝送を実現し、システムの設計難易度を単純化する。
上記マルチチャネル信号同期システムに基づいて、図８を参照して、本願の実施例に係るマルチチャネル信号同期回路を紹介する。前記マルチチャネル信号同期回路は、クロック信号生成モジュール１１０、同期信号生成モジュール１２０、及び信号出力ポートを含む。
一実施例では、図８において、クロック信号入力ポート８０１と同期信号入力ポート８０２も存在する。
いくつかの実施形態では、前記同期信号生成モジュール１２０が前記第１クロック信号のクロック周期に応じて同期信号を生成する場合、信号有効期間が２倍のクロック周期以上である同期信号を生成することができる。前記信号有効期間は、前記同期信号がシステム内で機能しているときに対応する信号区間の持続時間長である。例えば、前記同期信号がハイレベルで有効である場合、前記同期信号のハイレベルが継続する時間長であってもよい。
前記クロック信号生成モジュール１１０と前記同期信号生成モジュール１２０との間に同期信号伝送ブランチがさらに設けられてもよく、この同期信号伝送ブランチは同期信号伝送第３ブランチ８２１とも記されてもよく、これにより、前記同期信号生成モジュール１２０は同期信号を前記クロック信号生成モジュール１１０に伝送する。
前記同期信号伝送第３ブランチ８２１と前記第１クロック信号伝送ブランチ８１１は機能的な観点から区別されるだけであり、実際の応用では、前記同期信号伝送第３ブランチ８２１と前記第１クロック信号伝送ブランチ８１１は同一の信号線であってもよいし、異なる信号線であってもよい。
前記クロック信号生成モジュール１１０は、前記同期信号を受信した後、前記同期信号に基づいて第２クロック信号を生成することができる。
いくつかの実施形態では、クロック信号生成モジュール１１０が第２クロック信号を生成する方式は、受信した基準クロック信号から中間クロック信号を生成し、前記同期信号及び前記中間クロック信号から第２クロック信号を生成することであってもよい。
前記クロック信号生成モジュール１１０と前記信号出力ポートとの間には、前記クロック信号生成モジュール１１０が第２クロック信号及び前記同期信号を前記信号出力ポートに伝送するように、混合信号伝送ブランチ８１２が設けられてもよい。
前記信号出力ポートは、前記第２クロック信号及び前記同期信号を回路外で前記信号出力ポートに接続されたモジュールに伝送することができる。例えば、前記信号出力ポートがアナログデジタル変換器に接続されている場合、前記第２クロック信号をアナログデジタル変換器に伝送することによりアナログデジタル変換器の正常なデータサンプリング動作を実現することができ、異なる信号出力ポートに対応するアナログデジタル変換器が同期を実現できるように、前記信号出力ポートを介して前記同期信号をアナログデジタル変換器に伝送してもよい。実際の応用では、クロック信号に基づいて動作し、同期を必要とする任意のモジュールは、いずれも前記信号出力ポートに接続されてもよい。
図７に対応するマルチチャネル信号同期システムに基づいて、図９に示すように、本願の実施例に係るマルチチャネル信号同期方法を紹介する。前記マルチチャネル信号同期方法は、以下のステップを含んでもよい。
Ｓ９１０：クロック信号生成モジュールが第１クロック信号を生成して同期信号生成モジュールに出力する。
前記クロック信号生成モジュール１１０の紹介、及び前記第１クロック信号１０３を生成及び伝送するプロセスの説明については、図７に対応する実施例において、前記クロック信号生成モジュール１１０及び第１クロック信号１０３の紹介を参照することができ、ここでは詳述しない。
Ｓ９２０：同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送する。
前記同期信号生成モジュール１２０の紹介、及び前記同期信号１２１を生成及び伝送するプロセスについては、図７に対応する実施例において、前記同期信号生成モジュール１２０及び同期信号１２１の紹介を参照することができ、ここでは詳述しない。
Ｓ９３０：前記クロック信号生成モジュールが前記同期信号から第２クロック信号を生成する。
前記第２クロック信号１１１を生成するプロセスは、図７に対応する実施例において、前記第２クロック信号１１１を生成することに関する紹介を参照することができ、ここでは詳述しない。
前記クロック信号生成モジュールと信号受信モジュールとの間に同期信号伝送路が接続されており、前記クロック信号生成モジュールが前記同期信号伝送路を介して第２クロック信号を各信号受信モジュールに伝送することを可能にする。前記信号受信モジュールは、前記第２クロック信号を受信した後、前記第２クロック信号に基づいてタイミング回路の有効な実行を実現し、それにより対応するデータサンプリング動作を完了することができる。
別の実施形態では、前記クロック信号生成モジュールは、第２クロック信号を生成した後、直接前記第２クロック信号をそれぞれ信号受信モジュールに伝送し、各信号受信モジュールにより第２クロック信号に対して遅延処理を行ってもよい。具体的な遅延長は、異なる信号受信モジュールに対応する遅延長に基づいて決定されてもよい。
Ｓ９４０：前記クロック信号生成モジュールが前記同期信号及び前記第２クロック信号を前記信号受信モジュールに伝送して前記信号受信モジュールの同期を実現する。
前記信号受信モジュールの紹介及び前記同期信号及び前記第２クロック信号を伝送するプロセスの紹介は、図７に対応する実施例の対応する説明を参照することができ、ここでは詳述しない。
前記クロック信号生成モジュールは、前に受信した同期信号を前記信号受信モジュールに直接伝送することができ、前記同期信号生成モジュールが同期信号を信号受信モジュールに伝送する必要がなく、さらに同期信号生成モジュールと信号受信モジュールとの間に信号線を設ける必要がない。一実施形態では、直接同一の混合信号伝送ブランチを用いて同期信号及び第２クロック信号を伝送してもよい。
上記マルチチャネル信号同期システムに基づいて、同期信号生成モジュールと各信号受信モジュールとの間に接続された同期信号第２伝送ブランチを廃止し、直接クロック信号生成モジュールを用いて混合信号伝送ブランチを用いてクロック信号及び同期信号の伝送を実現し、システムの設計難易度を単純化する。
いくつかの実現形態では、前記信号受信モジュールは、アナログデジタル変換器を含む。
いくつかの実現形態では、前記クロック信号生成モジュールは、受信した基準クロック信号から第１クロック信号を生成するように設定されている。
いくつかの実現形態では、前記第１クロック信号は、対応してクロック周期を有し、前記同期信号の信号有効期間は、２倍のクロック周期以上である。
いくつかの実施形態では、前記クロック信号生成モジュールは、受信した基準クロック信号から中間クロック信号を生成し、前記中間クロック信号及び前記同期信号から第２クロック信号を生成するように設定されている。
いくつかの実施形態では、前記クロック信号生成モジュールは、前記同期信号及び前記中間クロック信号をゲーテッドクロックユニットに入力して第２クロック信号を得るように設定されている。
いくつかの実施形態では、前記クロック信号生成モジュールは、前記同期信号を遅延させ、遅延された同期信号及び前記中間クロック信号から第２クロック信号を生成するように設定されている。
いくつかの実現形態では、前記クロック信号生成モジュールは、前記第１クロック信号を用いて前記同期信号を遅延させ、
及び／又は、
前記クロック信号生成モジュールは、抵抗容量遅延ユニットを用いて前記同期信号を遅延させ、
及び／又は、
前記クロック信号生成モジュールは、バッファを用いて前記同期信号を遅延させる。
及び／又は、
前記クロック信号生成モジュールは、抵抗容量遅延ユニットを用いて前記同期信号を遅延させ、
及び／又は、
前記クロック信号生成モジュールは、バッファを用いて前記同期信号を遅延させる。
いくつかの実施形態では、前記同期信号生成モジュールは、前記第１クロック信号及び受信した基準同期信号に基づいて同期信号を生成するように設定されている。
いくつかの実現形態では、前記信号受信モジュールは、対応して指定された遅延長を有し、
前記クロック信号生成モジュールは、第２クロック信号を生成した後、前記第２クロック信号に対して信号受信モジュールの遅延長に対応する遅延処理を行い、遅延された第２クロック信号を前記信号受信モジュールに伝送するように設定されている。
前記クロック信号生成モジュールは、第２クロック信号を生成した後、前記第２クロック信号に対して信号受信モジュールの遅延長に対応する遅延処理を行い、遅延された第２クロック信号を前記信号受信モジュールに伝送するように設定されている。
いくつかの実現形態では、前記信号受信モジュールは、対応して指定された遅延長を有し、
前記クロック信号生成モジュールは、第２クロック信号を生成した後、前記第２クロック信号を前記信号受信モジュールにそれぞれ伝送し、
前記信号受信モジュールは、受信した前記第２クロック信号に対して対応する遅延長の遅延処理を行う。
前記クロック信号生成モジュールは、第２クロック信号を生成した後、前記第２クロック信号を前記信号受信モジュールにそれぞれ伝送し、
前記信号受信モジュールは、受信した前記第２クロック信号に対して対応する遅延長の遅延処理を行う。
いくつかの実施態様では、前記第１クロック信号伝送ブランチは、前記同期信号伝送第１ブランチと同一のブランチである。
上記マルチチャネル信号同期システム、回路、及び方法の実施例に基づいて、同期を実現するために、マルチチャネルシステム内の信号受信モジュールに同期信号を伝送する際に、前記同期信号がハイレベルで有効である場合にクロック信号による干渉を受けることなく信号受信モジュールに伝送されることができるように、前記同期信号に基づいて信号受信モジュールに伝送されるクロック信号を調整し、それに応じて、前記クロック信号は、調整された後、同期終了時のタイミングマージンもセットアップ時間の需要を満たすことができ、それにより信号受信モジュールで正常に応答することができる。また、混合信号伝送ブランチを用いてクロック信号と同期信号の伝送を同時に実現することにより、設計上の配線を削減し、設計の難易度を低減する。したがって、前記マルチチャネル信号同期システム、回路及び方法は、マルチチャネルシステムにおける信号受信モジュールの同期を容易かつ正確に実現する。
以上の本願の実施例によって提供される技術案から分かるように、本願の実施例で紹介されるマルチチャネル信号同期システムは、同期信号から第２クロック信号を生成し、それにより前記第２クロック信号と前記同期信号との間に相関性が存在するようにする。同期信号を用いて信号受信モジュールを同期させる場合、前記信号受信モジュールが受信した第２クロック信号が同期信号に干渉しないようにし、同期プロセスが完了した後に各チャネルのクロック信号が正常に有効化され、それにより信号受信モジュールの動作が正確に行われることが保証され、マルチチャネルシステムにおける信号同期の困難性が軽減され、マルチチャネル信号の同期を容易かつ効果的に実現する。
本願における各実施例間で同じ又は類似の部分は相互に参照すればよく、各実施例は他の実施例との相違点を中心に説明する。特に、システムの実施例については、方法の実施例と実質的に類似するので、説明は比較的簡単であり、関連する点は、方法の実施例の一部の説明を参照すればよい。
101 基準クロック信号
102 基準同期信号
103 第１クロック信号
110 クロック信号生成モジュール
111 第２クロック信号
120 同期信号生成モジュール
121 同期信号
131 信号受信モジュール
201 遅延ユニット
212 中間クロック信号
301 ＤＦＦ
302 ＤＦＦ
303 ＤＦＦ
321 ＢＵＦ
322 ＢＵＦ
341 ＢＵＦ
342 ＢＵＦ
801 クロック信号入力ポート
802 同期信号入力ポート
811 第１クロック信号伝送ブランチ
812 混合信号伝送ブランチ
812 混合信号伝送ブランチ
821 同期信号伝送第３ブランチ
102 基準同期信号
103 第１クロック信号
110 クロック信号生成モジュール
111 第２クロック信号
120 同期信号生成モジュール
121 同期信号
131 信号受信モジュール
201 遅延ユニット
212 中間クロック信号
301 ＤＦＦ
302 ＤＦＦ
303 ＤＦＦ
321 ＢＵＦ
322 ＢＵＦ
341 ＢＵＦ
342 ＢＵＦ
801 クロック信号入力ポート
802 同期信号入力ポート
811 第１クロック信号伝送ブランチ
812 混合信号伝送ブランチ
812 混合信号伝送ブランチ
821 同期信号伝送第３ブランチ
Claims (9)
- マルチチャネル信号同期システムであって、クロック信号生成モジュール、同期信号生成モジュール、及び少なくとも２つの信号受信モジュールを含み、
前記クロック信号生成モジュールは、第１クロック信号を生成して前記第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、
前記同期信号生成モジュールは、前記クロック信号生成モジュールから出力された前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するように設定され、
前記クロック信号生成モジュールは、受信した基準クロック信号に基づいて中間クロック信号を生成し、前記中間クロック信号と前記同期信号生成モジュールからフィードバックされた前記同期信号をゲーテッドクロックユニットに入力して第２クロック信号を生成し、前記第２クロック信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成され、
前記同期信号生成モジュールは、前記同期信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成されている、マルチチャネル信号同期システム。 - 前記クロック信号生成モジュールは、前記同期信号を遅延させ、遅延された同期信号及び前記中間クロック信号から第２クロック信号を生成するように設定されている、請求項１に記載のシステム。
- 前記同期信号生成モジュールは、前記第１クロック信号及び受信した基準同期信号に基づいて同期信号を生成するように設定されている、請求項１に記載のシステム。
- マルチチャネル信号同期システムであって、クロック信号生成モジュール、同期信号生成モジュール、及び少なくとも２つの信号受信モジュールを含み、
前記クロック信号生成モジュールは、第１クロック信号を生成して前記第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、
前記同期信号生成モジュールは、前記クロック信号生成モジュールから出力された前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するように設定され、
前記クロック信号生成モジュールは、受信した基準クロック信号に基づいて中間クロック信号を生成し、前記中間クロック信号と前記同期信号生成モジュールからフィードバックされた前記同期信号をゲーテッドクロックユニットに入力して第２クロック信号を生成し、前記同期信号及び前記第２クロック信号を前記少なくとも２つの信号受信モジュールに伝送するようにさらに構成されている、マルチチャネル信号同期システム。 - 前記クロック信号生成モジュールは、前記同期信号を遅延させ、遅延された同期信号及び前記中間クロック信号から第２クロック信号を生成するように設定されている、請求項４に記載のシステム。
- 前記同期信号生成モジュールは、前記第１クロック信号及び受信した基準同期信号に基づいて同期信号を生成するように設定されている、請求項４に記載のシステム。
- マルチチャネル信号同期回路であって、クロック信号生成モジュール、同期信号生成モジュール、及び信号出力ポートを含み、
前記クロック信号生成モジュールと前記同期信号生成モジュールとの間に第１クロック信号伝送ブランチ及び同期信号伝送ブランチが設けられ、前記第１クロック信号伝送ブランチは、前記クロック信号生成モジュールから第１クロック信号を前記同期信号生成モジュールに伝送するように設定され、及び、前記同期信号伝送ブランチは、前記同期信号生成モジュールから同期信号を前記クロック信号生成モジュールに伝送するように設定され、前記同期信号生成モジュールは、受信した前記第１クロック信号に基づいて前記同期信号を生成するように設定され、
前記クロック信号生成モジュールと前記信号出力ポートとの間に混合信号伝送ブランチが設けられ、前記混合信号伝送ブランチは、前記クロック信号生成モジュールから第２クロック信号及び前記同期信号を前記信号出力ポートに伝送するように構成され、前記クロック信号生成モジュールは、受信した基準クロック信号に基づいて中間クロック信号を生成し、前記中間クロック信号と前記同期信号生成モジュールからフィードバックされた前記同期信号をゲーテッドクロックユニットに入力して第２クロック信号を生成するように設定されている、マルチチャネル信号同期回路。 - マルチチャネル信号同期方法であって、
クロック信号生成モジュールが第１クロック信号を生成して前記第１クロック信号を同期信号生成モジュールに出力するステップと、
前記同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するステップと、
前記クロック信号生成モジュールが、受信した基準クロック信号に基づいて中間クロック信号を生成し、前記中間クロック信号と前記同期信号生成モジュールからフィードバックされた前記同期信号をゲーテッドクロックユニットに入力して第２クロック信号を生成し、前記第２クロック信号を少なくとも２つの信号受信モジュールに伝送するステップと、
前記少なくとも２つの信号受信モジュールの同期を実現するために、前記同期信号生成モジュールが前記同期信号を前記少なくとも２つの信号受信モジュールに伝送するステップと、を含む、マルチチャネル信号同期方法。 - マルチチャネル信号同期方法であって、
クロック信号生成モジュールが第１クロック信号を生成して前記第１クロック信号を同期信号生成モジュールに出力するステップと、
前記同期信号生成モジュールが前記第１クロック信号に基づいて同期信号を生成し、前記同期信号を前記クロック信号生成モジュールに伝送するステップと、
前記クロック信号生成モジュールが、受信した基準クロック信号に基づいて中間クロック信号を生成し、前記中間クロック信号と前記同期信号生成モジュールからフィードバックされた前記同期信号をゲーテッドクロックユニットに入力して第２クロック信号を生成するステップと、
少なくとも２つの信号受信モジュールの同期を実現するために、前記クロック信号生成モジュールが前記同期信号及び前記第２クロック信号を前記少なくとも２つの信号受信モジュールに伝送するステップと、を含む、マルチチャネル信号同期方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010315258.6 | 2020-04-21 | ||
| CN202010315258.6A CN111510277B (zh) | 2020-04-21 | 2020-04-21 | 一种多通道信号同步系统、电路及方法 |
| PCT/CN2021/087347 WO2021213237A1 (zh) | 2020-04-21 | 2021-04-15 | 多通道信号同步系统、电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023522682A JP2023522682A (ja) | 2023-05-31 |
| JP7471447B2 true JP7471447B2 (ja) | 2024-04-19 |
Family
ID=71876302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022563188A Active JP7471447B2 (ja) | 2020-04-21 | 2021-04-15 | マルチチャネル信号同期システム、回路及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11902015B2 (ja) |
| EP (1) | EP4142203A4 (ja) |
| JP (1) | JP7471447B2 (ja) |
| CN (1) | CN111510277B (ja) |
| WO (1) | WO2021213237A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111510277B (zh) | 2020-04-21 | 2022-12-30 | 普源精电科技股份有限公司 | 一种多通道信号同步系统、电路及方法 |
| CN112327759B (zh) * | 2020-10-21 | 2021-12-28 | 苏州谷夫道自动化科技有限公司 | 一种多通道数控系统通道同步的方法及系统 |
| CN113285579B (zh) * | 2021-05-28 | 2022-05-03 | 普源精电科技股份有限公司 | 多通道信号的同步方法、电源模块、电子设备及电源设备 |
| CN117614421B (zh) * | 2024-01-23 | 2024-04-16 | 国仪量子技术(合肥)股份有限公司 | 多通道脉冲同步方法、电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021055A (ja) | 2006-07-12 | 2008-01-31 | Saginomiya Seisakusho Inc | 計測システム及び計測ユニット |
| JP2013000450A (ja) | 2011-06-20 | 2013-01-07 | Olympus Corp | 電子内視鏡装置 |
| CN103364602A (zh) | 2012-03-29 | 2013-10-23 | 北京普源精电科技有限公司 | 一种可产生多路同步时钟的示波器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10101718C1 (de) * | 2001-01-15 | 2002-06-06 | Infineon Technologies Ag | Datenempfangsschaltung |
| US7826579B2 (en) * | 2005-02-11 | 2010-11-02 | International Business Machines Corporation | Method and apparatus for generating synchronization signals for synchronizing multiple chips in a system |
| JP2006324750A (ja) * | 2005-05-17 | 2006-11-30 | Nec Electronics Corp | クロック生成回路 |
| US7593497B2 (en) * | 2005-10-31 | 2009-09-22 | Teradyne, Inc. | Method and apparatus for adjustment of synchronous clock signals |
| US8819472B1 (en) | 2010-02-12 | 2014-08-26 | Linear Technology Corporation | Method and system for clock edge synchronization of multiple clock distribution integrated circuits by configuring master device to produce at least one gated clock output signal |
| CN102129269B (zh) * | 2011-03-18 | 2012-12-26 | 北京普源精电科技有限公司 | 一种多通道同步信号发生器 |
| US9417655B2 (en) * | 2014-11-14 | 2016-08-16 | Cavium, Inc. | Frequency division clock alignment |
| JP6820586B2 (ja) * | 2016-08-31 | 2021-01-27 | 株式会社メディアリンクス | 時刻同期システム |
| US10305495B2 (en) * | 2016-10-06 | 2019-05-28 | Analog Devices, Inc. | Phase control of clock signal based on feedback |
| US10848161B2 (en) * | 2017-06-28 | 2020-11-24 | Analog Devices, Inc. | Reference monitors with dynamically controlled latency |
| EP3591434B1 (en) * | 2018-07-02 | 2023-07-26 | NXP USA, Inc. | Communication unit, integrated circuits and method for clock and data synchronization |
| CN111510277B (zh) * | 2020-04-21 | 2022-12-30 | 普源精电科技股份有限公司 | 一种多通道信号同步系统、电路及方法 |
-
2020
- 2020-04-21 CN CN202010315258.6A patent/CN111510277B/zh active Active
-
2021
- 2021-04-15 JP JP2022563188A patent/JP7471447B2/ja active Active
- 2021-04-15 EP EP21793541.0A patent/EP4142203A4/en active Pending
- 2021-04-15 WO PCT/CN2021/087347 patent/WO2021213237A1/zh unknown
-
2022
- 2022-10-14 US US17/966,133 patent/US11902015B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021055A (ja) | 2006-07-12 | 2008-01-31 | Saginomiya Seisakusho Inc | 計測システム及び計測ユニット |
| JP2013000450A (ja) | 2011-06-20 | 2013-01-07 | Olympus Corp | 電子内視鏡装置 |
| CN103364602A (zh) | 2012-03-29 | 2013-10-23 | 北京普源精电科技有限公司 | 一种可产生多路同步时钟的示波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11902015B2 (en) | 2024-02-13 |
| EP4142203A4 (en) | 2023-11-08 |
| EP4142203A1 (en) | 2023-03-01 |
| CN111510277B (zh) | 2022-12-30 |
| WO2021213237A1 (zh) | 2021-10-28 |
| CN111510277A (zh) | 2020-08-07 |
| US20230032250A1 (en) | 2023-02-02 |
| JP2023522682A (ja) | 2023-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7471447B2 (ja) | マルチチャネル信号同期システム、回路及び方法 | |
| JP7212637B2 (ja) | シリアル通信のためのスレーブデバイス及び方法 | |
| US20030099253A1 (en) | Apparatus and method for arbitrating data transmission amongst devices having SMII standard | |
| US8205110B2 (en) | Synchronous operation of a system with asynchronous clock domains | |
| US20200389244A1 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
| KR20080060227A (ko) | 동기 클록 신호의 조정을 위한 장치 및 방법 | |
| US20120063557A1 (en) | Phase adjustment circuit, receiving apparatus and communication system | |
| US7242737B2 (en) | System and method for data phase realignment | |
| US6943595B2 (en) | Synchronization circuit | |
| US6982575B2 (en) | Clock ratio data synchronizer | |
| US7793021B2 (en) | Method for synchronizing a transmission of information and a device having synchronizing capabilities | |
| KR101076109B1 (ko) | 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 | |
| JPH0358263A (ja) | データ転送同期装置及び方法 | |
| US6775339B1 (en) | Circuit design for high-speed digital communication | |
| US7376190B2 (en) | Asynchronous data transmitting apparatus | |
| US20070130395A1 (en) | Bus processing apparatus | |
| CN110727618B (zh) | 集成电路、多通道传输装置及其信号传输方法 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| JP2003174484A (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| US20080069192A1 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JP2000004217A (ja) | 受信装置 | |
| JP2010130060A (ja) | データ転送システム | |
| CN115956341A (zh) | 用于同步模数转换器或数模转换器的方法以及对应的系统 | |
| JP2005321856A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240229 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7471447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |