KR101076109B1 - 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 - Google Patents

패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 Download PDF

Info

Publication number
KR101076109B1
KR101076109B1 KR1020100077004A KR20100077004A KR101076109B1 KR 101076109 B1 KR101076109 B1 KR 101076109B1 KR 1020100077004 A KR1020100077004 A KR 1020100077004A KR 20100077004 A KR20100077004 A KR 20100077004A KR 101076109 B1 KR101076109 B1 KR 101076109B1
Authority
KR
South Korea
Prior art keywords
received data
phase
data
pattern
sampling phase
Prior art date
Application number
KR1020100077004A
Other languages
English (en)
Inventor
이성주
유원선
Original Assignee
세종대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세종대학교산학협력단 filed Critical 세종대학교산학협력단
Priority to KR1020100077004A priority Critical patent/KR101076109B1/ko
Application granted granted Critical
Publication of KR101076109B1 publication Critical patent/KR101076109B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치에 관한 것이다. 본 발명에 따른 패턴 삽입을 이용한 수신 데이터의 스큐를 보정하는 방법은, 외부에서 패턴이 포함된 복수의 수신 데이터를 병렬적으로 입력받아 각각의 수신 데이터의 천이를 검출하는 단계, 샘플링 할 다중 위상을 생성하는 단계, 각각의 다중 위상으로 복수의 수신 데이터를 샘플링 하는 단계, 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 공통 샘플링 위상을 검출하는 단계, 그리고 공통 샘플링 위상이 검출되는 경우, 공통 샘플링 위상으로 샘플링된 복수의 수신 데이터를 기준 위상으로 재샘플링 하는 단계를 포함한다.
이와 같이 본 발명에 따르면 패턴이 삽입된 데이터를 수신하고, 수신된 데이터로부터 공통 샘플링 위상 또는 개별 샘플링 위상을 검출하여 삽입된 패턴에 대한 스큐를 보정함으로써, 스큐가 보정된 상태에서 데이터를 수신할 수 있으므로, 데이터의 수신 정확성을 더욱 높일 수 있다.

Description

패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치{SKEW CORRECTION METHOD OF RECEIVED DATA USING PATTERN INSERTION AND APPARATUS THEREOF}
본 발명은 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치에 관한 것으로서, 더욱 상세하게는 비트 간의 전송 지연 차이로 발생하는 스큐를 효과적으로 제거할 수 있는 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치에 관한 것이다.
고속 및 고기능을 요구하는 장치에서 처리 데이터 속도는 빨라지고 병렬 데이터 비트수가 증가되면서 하드웨어 설계에 많은 어려움을 주고 있다. 특히 데이터 버스간 스큐 문제는 고속 신호일 때 더욱 증가되는데 이 스큐 문제는 일반적으로 병렬 데이터간 패스를 동일한 길이로 맞추는 것으로 해결할 수 있으나 구조적으로 패스 길이를 동일하게 맞출 수 없는 경우가 있을 수 있으며, 패스 길이를 맞추기 위해서 하드웨어 설계에 많은 어려움이 따른다. 또한, 가변 지연 버퍼를 사용하여서 병렬 데이터 스큐를 맞출 수 있으나 병렬 데이터의 비트 수가 많아지면 구현에 많은 어려움이 있다. 특히, 종래에는 1비트 이내에서 발생하는 스큐는 지연 버퍼나 혹은 클럭 위상을 변조하여 데이터를 복원할 수 있다. 여기서 스큐(skew)라 함은 전송된 기준 클럭 신호와 병렬 데이터 신호들 간의 위상 차를 의미한다.
일반적으로 디지털 시퀀스 회로(digtal sequential circuit)는 여러 개의 플립플롭과 피드백 경로를 형성하는 조합 회로로 구성되어 있으며, 특히 시퀀스 회로에서 사용하는 플립플롭은 피드백 시차 문제를 해결하기 위해 클럭 펄스의 전이 즉, 상승 모서리(positive edge)나 하강 모서리(negative edge)에서만 반응하도록 설계되어야 한다.
한편, 디지털 시퀀스 시스템이 비트 클럭(bit_clk)과 비트 클럭을 8분주한 바이트 클럭(byte_clk)을 사용하여 일정한 동작을 수행해야 한다면, 이론적으로는 상기 두 종류의 클럭을 사용하는 것이 가능하다. 그러나, 실제 하드웨어로 구현하게 되면, 두 클럭사이의 불일치로 인하여 예기치 않은 결과를 초래하는 경우가 종종 발생하게 된다.
여기서, 두 클럭사이의 불일치를 클럭 스큐(clock skew)라고 부르며, 클럭 스큐는 두 클럭의 상승 모서리끼리 서로 동기가 맞지 않는 것으로, 클럭의 상승 모서리에서 동작하는 플립플롭에 영향을 미치므로 원하지 않는 오동작을 유발시킬 수 있는 것이다.
또한 송신단에서의 병렬 데이터들의 도착 시간이 서로 다른 경우에 발생하는 오차를 데이터 스큐(data skew)라고 한다. 일반적으로, 칩 내부의 회로에서 전송되는 버스 형태의 데이터들은 각 공정상에서 제공하는 CAD tool을 이용하여 스큐에 대한 보정이 가능하지만 칩의 외부로부터 전송된 데이터의 경우 각 비트 단위로 전송 지연이 모두 달라 데이터 스큐가 발생할 수 있다는 문제점이 있다. 이는 칩 내부의 플립플롭에서 데이터를 저장하는 과정에서 유효한 데이터 구간을 저장하지 못해 전체적인 시스템의 동작 오류를 유발하기 때문이다.
본 발명이 해결하고자 하는 과제는 비트 간의 전송 지연 차이로 발생하는 스큐를 효과적으로 제거할 수 있는 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치를 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 한 실시예에 따른 수신 데이터의 스큐를 보정하는 방법은, 외부에서 패턴이 포함된 복수의 수신 데이터를 병렬적으로 입력받아 각각의 수신 데이터의 천이를 검출하는 단계, 샘플링 할 다중 위상을 생성하는 단계, 상기 각각의 다중 위상으로 상기 복수의 수신 데이터를 샘플링 하는 단계, 상기 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 공통 샘플링 위상을 검출하는 단계, 그리고 상기 공통 샘플링 위상이 검출되는 경우, 상기 공통 샘플링 위상으로 샘플링된 상기 복수의 수신 데이터를 기준 위상으로 재샘플링 하는 단계를 포함한다.
상기 공통 샘플링 위상이 검출되지 않는 경우, 상기 각각의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 개별 샘플링 위상을 검출하는 단계, 상기 개별 샘플링 위상으로 샘플링된 상기 각각의 수신 데이터를 상기 기준 위상으로 재샘플링 하는 단계, 그리고 상기 재샘플링된 상기 각각의 수신 데이터를 정렬하여 동기화 시키는 단계를 더 포함할 수 있다.
상기 재샘플링 하는 단계는, 상기 공통 샘플링 위상 또는 개별 샘플링 위상으로 샘플링한 데이터를 직접 읽어와 상기 기준 위상으로 가져오는 방식으로 재샘플링을 수행할 수 있다.
상기 샘플링 할 다중 위상은 0°, 90°, 180°, 270°를 포함하고, 상기 기준 위상은 0°일 수 있다.
본 발명의 다른 실시예에 따른 수신 데이터의 스큐 보정 장치는, 외부에서 패턴이 포함된 복수의 수신 데이터를 병렬적으로 입력받아 각각의 수신 데이터의 천이를 검출하는 천이 검출부, 샘플링 할 다중 위상을 생성하는 다중 위상 생성부,
상기 각각의 다중 위상으로 상기 복수의 수신 데이터를 샘플링 하는 샘플링부, 상기 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 공통 샘플링 위상을 검출하는 위상 검출부, 그리고 상기 공통 샘플링 위상으로 샘플링된 상기 복수의 수신 데이터를 기준 위상으로 재샘플링 하는 재샘플링부를 포함한다.
상기 공통 샘플링 위상이 검출되지 않는 경우, 상기 위상 검출부는 상기 각각의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 개별 샘플링 위상을 검출하고, 상기 재샘플링부는 상기 개별 샘플링 위상으로 샘플링된 상기 각각의 수신 데이터를 상기 기준 위상으로 재샘플링 할 수 있다.
상기 재샘플링된 상기 각각의 수신 데이터를 정렬하여 동기화 시키는 동기화부를 더 포함할 수 있다.
이와 같이 본 발명에 따르면 패턴이 삽입된 데이터를 수신하고, 수신된 데이터로부터 공통 샘플링 위상 또는 개별 샘플링 위상을 검출하여 삽입된 패턴에 대한 스큐를 보정함으로써, 스큐가 보정된 상태에서 데이터를 수신할 수 있으므로, 데이터의 수신 정확성을 더욱 높일 수 있다.
도 1a는 본 발명의 실시예에 따른 수신 데이터의 스큐 보정 장치의 구성을 나타낸 도면이다.
도 1b는 도 1a에 따른 수신 데이터의 스큐 보정 장치에 전송되는 패턴을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 수신 데이터의 스큐 보정 장치가 수신된 병렬 데이터의 스큐를 보정하는 방법을 설명하기 위한 순서도이다.
도 3a은 공통 샘플링 위상을 포함하는 클럭 펄스 신호를 나타낸 타이밍도를 예시한 것이다.
도 3b는 재샘플링부에 의하여 공통 샘플링 위상으로 재샘플링된 클럭 펄스 신호의 타이밍도이다.
도 4a은 공통 샘플링 위상을 포함하지 않는 클럭 펄스 신호를 나타낸 타이밍도를 예시한 것이다.
도 4b는 재샘플링부에 의하여 개별 샘플링 위상으로 재샘플링된 클럭 펄스 신호의 타이밍도이다.
도 4c는 동기화부에 의하여 동기화된 클럭 펄스 신호의 타이밍도이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 수신 데이터의 스큐를 제거하는 방법을 모식적으로 나타낸 것이다.
도 6a는 스큐가 발생된 패턴이 삽입된 수신 데이터를 나타내는 타이밍도이고, 도 6b는 스큐가 제거된 패턴이 삽입된 수신 데이터를 나타내는 타이밍도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1a는 본 발명의 실시예에 따른 수신 데이터의 스큐 보정 장치의 구성을 나타낸 도면이고, 도 1b는 도 1a에 따른 수신 데이터의 스큐 보정 장치에 전송되는 패턴을 나타낸 도면이다.
도 1a에 따른 수신 데이터 스큐 보정 장치(100)는 천이 검출부(110), 다중 위상 생성부(120), 샘플링부(130), 위상 검출부(140), 재샘플링부(150) 및 동기화부(160)를 포함한다.
천이 검출부(110)는 데이터 전송 장치(50)로부터 패턴이 포함된 복수의 수신 데이터를 병렬적으로 입력받아 각각의 수신 데이터의 천이를 검출한다. 즉, 천이 검출부(110)는 외부에서 입력되는 클럭 펄스를 이용하여 데이터의 천이가 발생하는 부분을 검출한다. 또한 천이 검출부(110)는 외부에서 입력되는 클럭 펄스를 이용하여 n개의 위상을 가진 n개의 다중 위상 클럭 펄스를 생성한다.
이때 외부의 데이터 전송 장치(50)는 병렬 데이터 전송 시, 도 1b와 같이 유효 데이터의 앞부분에 패턴을 삽입하여 전송한다. 이는 병렬 데이터 스큐 보정 장치(100)가 패턴 데이터를 수신하는 동안 스큐를 제거하고, 스큐가 제거된 상태에서 유효 데이터를 수신하기 위함이다. 도 1b에서는 8개의 비트로 이루어진 병렬 데이터가 하나의 심볼(symbol)을 이루는 것으로 가정하였다.
다중 위상 생성부(120)는 삽입된 패턴에 대하여 샘플링 할 다중 위상을 생성한다. 본 발명의 실시예에 따르면 샘플링 할 다중 위상이 0°, 90°, 180°, 270°를 포함하는 것으로 나타내었으나, 더욱 다양한 위상 및 개수로 설계 변경할 수 있다.
샘플링부(130)는 다중 위상 생성부(120)에서 생성된 각각의 다중 위상으로 입력된 복수의 수신 데이터를 샘플링 한다.
위상 검출부(140)는 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 공통 샘플링 위상을 검출하며, 공통 샘플링 위상이 검출되지 않는 경우에는 각각의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 개별 샘플링 위상을 검출한다.
재샘플링부(150)는 공통 샘플링 위상이 검출된 경우, 공통 샘플링 위상으로 샘플링된 복수의 수신 데이터를 기준 위상으로 재샘플링 하며, 공통 샘플링 위상이 검출되지 않는 경우, 개별 샘플링 위상으로 샘플링된 각각의 수신 데이터를 기준 위상으로 재샘플링 한다.
동기화부(160)는 공통 샘플링 위상이 검출되지 않는 경우, 재샘플링된 각각의 수신 데이터를 정렬하여 동기화 시킨다.
이하에서는 도 2 내지 도 4c를 통하여 수신 데이터 스큐 보정 장치(100)가 수신된 병렬 데이터의 스큐를 보정하는 방법에 대하여 설명한다.
도 2는 본 발명의 실시예에 따른 수신 데이터의 스큐 보정 장치가 수신된 병렬 데이터의 스큐를 보정하는 방법을 설명하기 위한 순서도이다. 도 3a은 공통 샘플링 위상을 포함하는 클럭 펄스 신호를 나타낸 타이밍도를 예시한 것이고, 도 3b는 재샘플링부에 의하여 공통 샘플링 위상으로 재샘플링된 클럭 펄스 신호의 타이밍도이다.
도 4a은 공통 샘플링 위상을 포함하지 않는 클럭 펄스 신호를 나타낸 타이밍도를 예시한 것이고, 도 4b는 재샘플링부에 의하여 개별 샘플링 위상으로 재샘플링된 클럭 펄스 신호의 타이밍도이다. 또한 도 4c는 동기화부에 의하여 동기화된 클럭 펄스 신호의 타이밍도이다.
먼저 천이 검출부(110)는 데이터 전송 장치(50)로부터 패턴이 삽입된 복수의 수신 데이터를 수신한다(S210). 여기서 수신 데이터에 삽입된 패턴은 수신 데이터의 전반부에 삽입되어 미리 샘플링됨으로써, 수신 데이터에 발생된 스큐를 보정하는데 이용된다. 본 발명의 실시예에서는 모든 비트 값이 1-> 0-> 1-> 0-> 1 의 유효 패턴 값을 가지는 패턴이 수신 데이터에 삽입된 것으로 가정하였다.
원칙적으로 8비트로 이루어진 수신데이터의 경우 11111111 -> 00000000 -> 11111111 -> 00000000 -> 11111111의 유효 패턴 값을 가지지만, 설명의 편의상 255->0->255->0->255 로 표현한다.
수신 데이터는 병렬 형태로 입력되며, 수신 데이터에 삽입된 패턴은 도 3a와 같은 형태의 복수의 클럭 펄스를 가진다.
본 발명의 실시예에서는 8bit가 하나의 심볼을 형성하는 바, 1개의 심볼은 8개의 병렬 데이터로 나뉘어지며, 천이 검출부(110)는 도 3a와 같이 8개의 클럭 펄스(A[0], A[1], …, A[6], A[7])를 생성한다.
그리고, 다중 위상 생성부(120)는 샘플링 할 다중 위상을 선택 생성한다(S220). 샘플링을 용이하게 하기 위하여 본 발명의 실시예에서는 다중 위상 생성부(120)가 0°, 90°, 180°, 270°를 선택하는 것으로 설명하였으나, 이와 다른 위상으로 선택하거나, 4개 이상의 더 많은 위상으로 샘플링 할 수도 있다.
샘플링부(130)는 선택된 다중 위상으로 복수의 수신 데이터를 샘플링한다(S230). 즉, 다중 위상 생성부(120)가 0°, 90°, 180°, 270°를 선택하면, 샘플링부(130)는 0°, 90°, 180°, 270°에 대하여 복수의 수신 데이터를 각각 샘플링한다.
위상 검출부(140)는 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 공통 샘플링 위상이 있는지를 판단하고(S240), 공통 샘플링 위상을 검출한다. 즉, 위상 검출부(140)는 샘플링 된 결과 각각의 수신 데이터의 유효(Valid) 패턴 값이 수신되는 공통 샘플링 위상을 검출하고, 공통 샘플링 위상에서 일정하게 유효 패턴값이 검출되는지를 확인한다.
도 3a의 경우를 예를 들면, 첫 번째 패턴에서 위상이 180°일 경우에 모든 수신 데이터가 "255"이라는 유효 패턴 값을 나타낸다는 것을 알 수 있다. 그리고, 두 번째 패턴에서도 위상이 180°일 경우에 모든 수신 데이터가 "0"이라는 유효 패턴 값을 나타낸다는 것을 알 수 있다. 즉, 위상이 180°일 경우에 모든 수신 데이터의 5개의 패턴에서 "255", "0", "255", "0", "255" 의 유효 패턴 값이 순차적으로 나타난다. 따라서, 위상 검출부(140)는 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 180°를 공통 샘플링 위상으로 결정한다.
이와 같이 공통 샘플링 위상이 검출되면, 재샘플링부(150)는 공통 샘플링 위상으로 샘플링 된 복수의 수신 데이터를 기준 위상으로 재샘플링 한다(S250).
설명의 편의상 본 발명의 실시예에서는 도 3a 및 도 3b와 같이 공통 샘플링 위상을 180°, 기준 위상을 0°으로 가정한다. 재샘플링부(150)는 도 3a에서 샘플링부(130)가 공통 샘플링 위상인 180°에서 샘플링한 데이터를 직접 읽어와서 기준 위상인 0°로 가져오는 방식으로 재샘플링을 수행한다.
즉, 재샘플링부(150)는 도 3a와 같은 수신 데이터 중에서 공통 샘플링 위상(180°)으로 샘플링된 복수의 수신 데이터를 도 3b와 같이 기준 위상(0°)으로 이동시켜 재편하는 방식으로 재샘플링 하도록 한다.
한편, 다시 S240 단계에서, 공통 샘플링 위상이 검출되지 않은 경우에는 위상 검출부(140)는 각각의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 개별 샘플링 위상을 개별적으로 검출한다(S260). 즉, 각각의 수신 데이터에 대하여 샘플링을 하였을 때 각각의 수신 데이터에 포함된 5개의 패턴에서 "255", "0", "255", "0", "255" 의 유효 패턴 값이 순차적으로 나타나도록 하는 개별 샘플링 위상을 검출한다.
따라서, 샘플링부(130)가 복수의 수신 데이터에 대하여 0°, 90°, 180°, 270°로 샘플링을 수행한 결과 도 4a와 같이 공통 샘플링 위상이 검출되지 않으면, 위상 검출부(140)는 각각의 수신 데이터에 대응하는 개별 샘플링 위상을 검출한다.
그 다음, 재샘플링부(150)는 각각의 개별 샘플링 위상으로 샘플링된 복수의 수신 데이터를 기준 위상으로 재샘플링 한다(S270). 기준 위상으로 재샘플링하는 방식은 S250 단계에서 설명하였는바, 중복되는 설명은 생략한다.
이와 같이 본 발명의 실시예에 따르면 재샘플링부(150)는 도 4b와 같이 기준 위상인 0°로 각각의 수신 데이터를 재샘플링을 수행한다. 여기서, 모든 수신 데이터에 대하여 기준 위상인 0°로 재샘플링을 하더라도 수신 데이터 간에 위상 차이가 클 경우에는 도 4b의 A[4] 데이터와 같이 시간 지연(delay)이 그대로 유지될 수 있다.
따라서, 동기화부(160)는 재샘플링된 수신 데이터들을 정렬하여 동기화 시키도록 한다(S280). 즉, 도 4c에 나타낸 것처럼, 재샘플링된 수신 데이터는 동기화되어 시간 지연이 보상된다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 수신 데이터의 스큐를 제거하는 방법을 모식적으로 나타낸 것이다. 먼저, 도 5a는 공통 샘플링 위상이 존재하는 경우의 수신 데이터 처리 과정을 나타낸 도면이다.
도 5a에서 나타낸 것과 같이 송신단(Transmission)인 데이터 전송 장치에서 N bit의 데이터를 출력하면, 데이터 전송 장치는 패턴을 삽입하여 패턴이 삽입된 N bit의 데이터(N-bits PAD Data)를 수신단(Receiver)인 수신 데이터의 스큐 보정 장치로 전달한다.
그러면 다중 위상 생성부(Clock phase generator)는 0°, 90°, 180°, 270°의 다중 위상을 생성하며, 위상 검출부는 1개의 공통 샘플링 위상을 검출하도록 한다. 그리고, 재샘플링부는 1개의 공통 샘플링 위상으로 N bit의 수신 데이터를 재샘플링하여 스큐를 제거한다.
반면, 도 5b는 공통 샘플링 위상이 존재하지 않는 경우의 수신 데이터 처리 과정을 나타낸 도면이다.
도 5b에 나타낸 것과 같이 패턴이 삽입된 N bit의 데이터(N-bits PAD Data)가 수신단(Receiver)인 수신 데이터의 스큐 보정 장치에 전달되면, 위상 검출부는 N개의 개별 샘플링 위상을 검출하고, 재샘플링부는 N개의 개별 샘플링 위상으로 N bit의 수신 데이터를 재샘플링한다. 그리고, 동기화부에 의해 동기화가 진행되면 스큐는 제거된다. 즉, 재샘플링부는 bit 수에 대응하는 N개의 개별적인 유효 위상으로 수신된 데이터를 각각 재샘플링하며, 동기화부는 재샘플링된 수신 데이터를 동기화 시킨다.
이와 같이 본 발명의 실시예에 따르면, 도 6a 및 도 6b에 나타낸 것과 같이 수신 데이터에 삽입된 패턴에 대한 스큐가 제거된다.
도 6a는 스큐가 발생된 패턴이 삽입된 수신 데이터를 나타내는 타이밍도이고, 도 6b는 스큐가 제거된 패턴이 삽입된 수신 데이터를 나타내는 타이밍도이다. 도 6a 및 도 6b에서 나타낸 것처럼, 본 발명의 실시예에 따르면 수신 데이터에 포함된 패턴은 기준 위상으로 재샘플링 되어, 도 6b와 같이 스큐가 제거될 수 있으며, 패턴 뒤에 연결된 수신 데이터는 더욱 정확성 높은 데이터를 획득할 수 있다.
한편 패턴이 삽입되는 병렬 bus data의 비트 수에 의해서 전체적인 패턴 값이 달라질 수 있다. 예를 들어, 전송되는 데이터의 비트수가 8bit인 경우에는 패턴(1-0-1-0-1)이 삽입되면, 11111111-00000000-11111111-00000000-11111111이 되므로 255-0-255-0-255가 되는 것이고, 전송되는 데이터의 비트수가 4bit인 경우에는 패턴(1-0-1-0-1)이 삽입되면, 1111-0000-1111-0000-1111 이므로 15-0-15-0-15가 된다. 따라서, 각 비트들이 개별적으로 동일한 1-0-1-0-1 패턴이 삽입되는데 bus data의 수가 몇 비트인가에 따라 전체적인 패턴 값이 달라지게 된다.
이와 같이 본 발명의 실시예에 따르면 패턴이 삽입된 데이터를 수신하고, 수신된 데이터로부터 공통 샘플링 위상 또는 개별 샘플링 위상을 검출하여 삽입된 패턴에 대한 스큐를 보정함으로써, 스큐가 보정된 상태에서 데이터를 수신할 수 있으므로, 데이터의 수신 정확성을 더욱 높일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
50: 데이터 전송 장치, 100: 수신 데이터 스큐 보정 장치,
110: 천이 검출부, 120: 다중 위상 생성부,
130: 샘플링부, 140: 위상 검출부,
150: 재샘플링부, 160: 동기화부

Claims (9)

  1. 외부에서 패턴이 포함된 복수의 수신 데이터를 병렬적으로 입력받아 각각의 수신 데이터의 천이를 검출하는 단계,
    샘플링 할 다중 위상을 생성하는 단계,
    상기 각각의 다중 위상으로 상기 복수의 수신 데이터를 샘플링 하는 단계,
    상기 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 공통 샘플링 위상을 검출하는 단계, 그리고
    상기 공통 샘플링 위상이 검출되는 경우, 상기 공통 샘플링 위상으로 샘플링된 상기 복수의 수신 데이터를 기준 위상으로 재샘플링 하는 단계를 포함하는 수신 데이터의 스큐를 보정하는 방법.
  2. 제1항에 있어서,
    상기 공통 샘플링 위상이 검출되지 않는 경우, 상기 각각의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 개별 샘플링 위상을 검출하는 단계,
    상기 개별 샘플링 위상으로 샘플링된 상기 각각의 수신 데이터를 상기 기준 위상으로 재샘플링 하는 단계, 그리고
    상기 재샘플링된 상기 각각의 수신 데이터를 정렬하여 동기화 시키는 단계를 더 포함하는 수신 데이터의 스큐를 보정하는 방법.
  3. 제2항에 있어서,
    상기 재샘플링 하는 단계는,
    상기 공통 샘플링 위상 또는 개별 샘플링 위상으로 샘플링한 데이터를 직접 읽어와 상기 기준 위상으로 가져오는 방식으로 재샘플링을 수행하는 수신 데이터의 스큐를 보정하는 방법.
  4. 제1항에 있어서,
    상기 샘플링 할 다중 위상은 0°, 90°, 180°, 270°를 포함하고, 상기 기준 위상은 0°인 수신 데이터의 스큐를 보정하는 방법.
  5. 외부에서 패턴이 포함된 복수의 수신 데이터를 병렬적으로 입력받아 각각의 수신 데이터의 천이를 검출하는 천이 검출부,
    샘플링 할 다중 위상을 생성하는 다중 위상 생성부,
    상기 각각의 다중 위상으로 상기 복수의 수신 데이터를 샘플링 하는 샘플링부,
    상기 복수의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 공통 샘플링 위상을 검출하는 위상 검출부, 그리고
    상기 공통 샘플링 위상으로 샘플링된 상기 복수의 수신 데이터를 기준 위상으로 재샘플링 하는 재샘플링부를 포함하는 수신 데이터의 스큐 보정 장치.
  6. 제5항에 있어서,
    상기 공통 샘플링 위상이 검출되지 않는 경우,
    상기 위상 검출부는 상기 각각의 수신 데이터에 대하여 유효 패턴 값이 일정하게 수신되는 개별 샘플링 위상을 검출하고,
    상기 재샘플링부는 상기 개별 샘플링 위상으로 샘플링된 상기 각각의 수신 데이터를 상기 기준 위상으로 재샘플링 하는 수신 데이터의 스큐 보정 장치.
  7. 제6항에 있어서,
    상기 재샘플링된 상기 각각의 수신 데이터를 정렬하여 동기화 시키는 동기화부를 더 포함하는 수신 데이터의 스큐 보정 장치.
  8. 제7항에 있어서,
    상기 재샘플링부는,
    상기 샘플링부가 공통 샘플링 위상 또는 개별 샘플링 위상으로 샘플링한 데이터를 직접 읽어와 상기 기준 위상으로 가져오는 방식으로 재샘플링을 수행하는 수신 데이터의 스큐 보정 장치.
  9. 제5항에 있어서,
    상기 샘플링 할 다중 위상은 0°, 90°, 180°, 270°를 포함하고, 상기 기준 위상은 0°인 수신 데이터의 스큐 보정 장치.
KR1020100077004A 2010-08-10 2010-08-10 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 KR101076109B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100077004A KR101076109B1 (ko) 2010-08-10 2010-08-10 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100077004A KR101076109B1 (ko) 2010-08-10 2010-08-10 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR101076109B1 true KR101076109B1 (ko) 2011-10-21

Family

ID=45033264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077004A KR101076109B1 (ko) 2010-08-10 2010-08-10 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR101076109B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015219B1 (ko) 2018-04-24 2019-10-22 한국표준과학연구원 복합 패턴을 이용한 초고속 편향 측정법을 이용한 자유곡면의 3차원 형상측정시스템 및 측정방법
KR20210129771A (ko) 2020-04-20 2021-10-29 한국표준과학연구원 편향측정법을 이용한 자유곡면 3차원 형상측정시스템 및 형상측정방법
KR20220125893A (ko) 2021-03-05 2022-09-15 한국표준과학연구원 측정정확도 향상을 위한 편향측정법의 보정방법
KR20220125894A (ko) 2021-03-05 2022-09-15 한국표준과학연구원 대각선 패턴 주사 방식을 이용한 실시간 3차원 형상측정시스템 및 형상측정방법
KR20230129780A (ko) 2022-03-02 2023-09-11 ㈜넥센서 측정시편의 이동상황에서 편향 측정법을 이용한 자유곡면 분석시스템 및 분석방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1313257A1 (en) 2001-11-15 2003-05-21 Seiko Epson Corporation Skew adjustment circuit, skew adjustment method, data synchronisation circuit, and data synchronization method
US20050069041A1 (en) 2000-10-06 2005-03-31 Lincoln Daniel J. Coherent expandable high speed interface
JP2007064869A (ja) 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd データサンプリングチャンネル間のスキュー補正方法及びスキュー補正装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050069041A1 (en) 2000-10-06 2005-03-31 Lincoln Daniel J. Coherent expandable high speed interface
EP1313257A1 (en) 2001-11-15 2003-05-21 Seiko Epson Corporation Skew adjustment circuit, skew adjustment method, data synchronisation circuit, and data synchronization method
JP2007064869A (ja) 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd データサンプリングチャンネル間のスキュー補正方法及びスキュー補正装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015219B1 (ko) 2018-04-24 2019-10-22 한국표준과학연구원 복합 패턴을 이용한 초고속 편향 측정법을 이용한 자유곡면의 3차원 형상측정시스템 및 측정방법
KR20210129771A (ko) 2020-04-20 2021-10-29 한국표준과학연구원 편향측정법을 이용한 자유곡면 3차원 형상측정시스템 및 형상측정방법
KR20220125893A (ko) 2021-03-05 2022-09-15 한국표준과학연구원 측정정확도 향상을 위한 편향측정법의 보정방법
KR20220125894A (ko) 2021-03-05 2022-09-15 한국표준과학연구원 대각선 패턴 주사 방식을 이용한 실시간 3차원 형상측정시스템 및 형상측정방법
KR20230129780A (ko) 2022-03-02 2023-09-11 ㈜넥센서 측정시편의 이동상황에서 편향 측정법을 이용한 자유곡면 분석시스템 및 분석방법

Similar Documents

Publication Publication Date Title
US8760325B2 (en) Scheme for balancing skew between lanes of high-speed serial digital interface
CN109254941B (zh) 基于fpga的串行信号时钟同步方法、串转并方法及装置
US8842793B2 (en) Communication circuit and method of adjusting sampling clock signal
US6288656B1 (en) Receive deserializer for regenerating parallel data serially transmitted over multiple channels
US20100115322A1 (en) Synchronous operation of a system with asynchronous clock domains
JP7471447B2 (ja) マルチチャネル信号同期システム、回路及び方法
KR101076109B1 (ko) 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치
JPWO2003010674A1 (ja) 位相補正回路
JPH0329438A (ja) デジタル・データ転送回路
US9952281B2 (en) Clock jitter and power supply noise analysis
US20140082399A1 (en) Data bus part and method for synchronizing data bus parts
CN102651685B (zh) 信号延迟装置和方法
US11451410B2 (en) Subscriber in a bus system, method for operation and a bus system
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
CN114115443A (zh) 一种跨时钟域的数据信号同步方法、系统、设备以及介质
KR101956126B1 (ko) 병렬 신호의 위상 정렬 장치 및 방법
JP6738028B2 (ja) 受信回路及び半導体集積回路
JP2013175832A (ja) 画像処理装置、信号伝達回路及び半導体集積回路
CN115956341A (zh) 用于同步模数转换器或数模转换器的方法以及对应的系统
JP6492467B2 (ja) 受信回路及び半導体集積回路
JP3228408B2 (ja) 同期化回路及び同期化方法
US10069513B2 (en) High-speed serial data receiving apparatus
US8760210B1 (en) Multiple samples with delay in oversampling in phase
CN116594468A (zh) 低开销均步数字接口
US20070058766A1 (en) Methods and apparatus for recovering serial data

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee