CN118170704A - 用于低压差分信号收发数据的对齐系统、方法及相关设备 - Google Patents

Abstract

本发明提供一种用于低压差分信号收发数据的对齐系统、方法及相关设备。系统包括低压差分信号接收端，用于配置对低压差分信号进行训练的寄存器；低压差分信号发送端，包括寄存器，用于自低压差分信号接收端接收配置信号，配置信号用于将寄存器配置为训练模式，寄存器在训练模式下用于向低压差分信号接收端发送训练数据，低压差分信号接收端还用于基于训练数据进行相位补偿，以获得相位补偿数据；低压差分信号接收端还用于在二者未同时工作的情况下将相位补偿数据与训练数据进行对齐。由此可以保证数据落在D触发器的建立时间或保持时间的窗口内，同时实现了单通道内的字节对齐，提高了低压差分信号收发数据对齐的准确性和适用性。

Description

用于低压差分信号收发数据的对齐系统、方法及相关设备

技术领域

本发明涉及电子信息技术领域，更具体地，涉及一种用于低压差分信号收发数据的对齐系统、一种用于低压差分信号收发数据的对齐方法、一种用于低压差分信号收发数据的对齐装置、一种电子设备以及一种存储介质。

背景技术

LVDS(Low-Voltage Differential Signaling)即低压差分信号，是20世纪90年代出现的一种数据传输和接口技术。LVDS接口本质上是数据电平的相互转换和快速传输，数字的CMOS与TTL信号经过发送电路转换为模拟的LVDS信号，并由传输线发送到接收端，接收端将LVDS信号转换为数字信号。相比于其它的接口传输技术，差分信号能够减小共模干扰。由于采取了±350mV这一更小的输出摆幅，LVDS可以高速、低功耗地传输数据，同时也能减小串扰以及电磁干扰，因此LVDS被广泛应用于高速数据传输领域。

在通信系统中，一般会使用多个LVDS通道作为数据通道和时钟通道，用来传输数据信号和时钟信号。线延时等非理想因素会导致时钟信号和数据信号未能同时到达。若数据到来的时刻不在D触发器建立时间或保持时间的窗口内，会导致在接收端无法正确采集数据。同时，单通道间需字节对齐保证一帧数据起始与结束。因此，LVDS数据高速传输，不仅要让数据在D触发器的建立时间保持时间的窗口内，又要保证通道内字节对齐。

在现有技术中，大多通过在低压差分信号发送端进行ECO(Engineering ChangeOrder)手动修改电路，即在芯片设计后期，由设计人员根据静态时序分析和后仿真中所暴露出来的问题，对电路和标准单元布局进行小范围调整，在保持原设计布局布线结果基本不变的前提下，对LVDS数据发送路径调整延迟，最终达到芯片的时钟和数据对齐。随后PCB厂商和LVDS接收端按照此部分的时间裕量精确调整数据延迟，实现LVDS发送端与接收端同步数据传输。

但在上述技术方案中，在高速数据传输过程中，很难保证时钟与数据的对齐不受工艺、温度以及电压等的影响。此外，ECO过程与PCB走线需要设计人员对数字芯片后端和版图设计进行精细的调整，过程复杂，人工操作困难同时还增加了对齐结果出现误差的可能性。

因此，亟需一种新的技术方案以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

第一方面，本发明提出一种用于低压差分信号收发数据的对齐系统，包括：

低压差分信号接收端，用于配置对低压差分信号进行训练的寄存器；

低压差分信号发送端，包括寄存器，用于自低压差分信号接收端接收配置信号，配置信号用于将寄存器配置为训练模式，寄存器在训练模式下用于向低压差分信号接收端发送训练数据，低压差分信号接收端还用于基于训练数据进行相位补偿，以获得相位补偿数据；

低压差分信号接收端还用于在相位补偿之后判断低压差分信号发送端与低压差分信号接收端是否同时工作，并在二者未同时工作的情况下将相位补偿数据与训练数据进行对齐。

可选地，低压差分信号发送端还包括：编码器，用于自寄存器接收训练数据，并对训练数据进行编码，以获得编码数据；并行/串行转换模块，用于自编码器接收编码数据，并将编码数据转换为串行数据，进而将串行数据发送至低压差分信号接收端；低压差分信号接收端，还用于将串行数据转换为并行数据；低压差分信号接收端包括：解码器，用于对并行数据进行解码，以获得解码数据；低压差分信号接收端，还用于对解码数据进行相位补偿，其中，解码数据包括时钟信号和数据信号。

可选地，低压差分信号接收端还包括：输入延迟元件，用于生成并发送延时信号；串行器/解串器，用于自输入延迟元件持续接收延时信号，并基于不同的延时信号生成对应的输出信号；主控制器，用于自串行器/解串器接收至少两个输出信号，并判断至少两个输出信号是否满足稳定条件，对于至少两个输出信号满足稳定条件的情况，基于与至少两个输出信号所对应的延时信号生成并发送对应的相位对齐信号，对于至少两个输出信号不满足稳定条件的情况，控制输入延迟元件增大其生成的延时信号的数值，直至增大后的延时信号对应的、至少两个新的输出信号满足稳定条件，基于至少两个新的输出信号所对应的延时信号生成并发送对应的相位对齐信号。

可选地，低压差分信号接收端还包括：状态机控制器，用于判断当前所接收到的数据是否与训练数据一致，对于二者不一致的情况，生成用于拉高一个时钟周期的滑位信号，对于二者一致的情况，生成并向低压差分信号发送端发送训练完成信号，其中，当前所接收到的数据来自于低压差分信号发送端；对齐模块，用于自状态机控制器接收滑位信号，并基于滑位信号对当前所接收到的数据进行移动，以将来自低压差分信号发送端的数据与训练数据进行对齐。

可选地，低压差分信号发送端，还用于在接收到的训练完成信号之后与低压差分信号接收端建立通信连接，其中训练完成信号是握手信号；低压差分信号接收端，还用于在与低压差分信号发送端建立通信连接之后对寄存器进行重新配置，将寄存器由训练模式切换为正常通信模式。

第二方面，还提出了一种用于低压差分信号收发数据的对齐方法，包括：在训练模式下向低压差分信号接收端发送训练数据；基于训练数据对收发数据进行相位补偿；判断低压差分信号接收端与低压差分信号发送端是否同时工作，并在二者未同时工作的情况下将来自低压差分信号发送端的数据与训练数据进行对齐。

可选地，方法还包括：在训练模式下，建立低压差分信号接收端与低压差分信号发送端之间的通信连接；在已经建立通信连接的情况下，将训练模式切换为正常通信模式。

第三方面，还提出了一种用于低压差分信号收发数据的对齐装置，包括：

数据发送模块，用于在训练模式下向低压差分信号接收端发送训练数据；

相位补偿模块，用于基于训练数据对收发数据进行相位补偿；

对齐模块，用于判断低压差分信号接收端与低压差分信号发送端是否同时工作，并在二者未同时工作的情况下将来自低压差分信号发送端的数据与训练数据进行对齐。

第四方面，还提出了一种电子设备，包括处理器和存储器，其中，存储器中存储有计算机程序指令，计算机程序指令被处理器运行时用于执行如上所述用于低压差分信号收发数据的对齐方法。

第五方面，还提出了一种存储介质，在存储介质上存储了程序指令，程序指令在运行时用于执行如上所述用于低压差分信号收发数据的对齐方法。

根据上述技术方案，在低压差分信号发送端与低压差分信号接收端进行通信之前进行上述训练过程，低压差分信号发送端首先发送训练码，低压差分信号接收端对训练码进行采样，调整采样的时钟信号和数据信号的相位差，使得采样得到的数据更稳定，之后将相位补偿数据与训练码进行比较，若二者不一致，对相位补偿数据执行滑位操作，直至相位补偿数据与训练码一致位置，即此时训练成功。由此可以保证数据落在D触发器的建立时间或保持时间的窗口内，同时实现了单通道内的字节对齐，提高了低压差分信号收发数据对齐的准确性和适用性。

本发明的用于低压差分信号收发数据的对齐系统，本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本说明书的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐系统的示意性框图；

图2示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐系统的电路结构示意图；

图3示出了根据本发明一个实施例的相位补偿的时序示意图；

图4示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐方法的示意性流程图；

图5示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐装置的示意性框图；以及

图6示出了根据本发明一个实施例的电子设备的示意性框图。

具体实施方式

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

根据本发明的第一方面，提出了一种用于低压差分信号收发数据的对齐系统。图1示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐系统100的示意性框图。如图1所示，系统100可以包括：低压差分信号接收端110以及低压差分信号发送端120。

低压差分信号接收端110可以用于配置对低压差分信号进行训练的寄存器。低压差分信号发送端120可以包括寄存器。低压差分信号发送端120可以用于自低压差分信号接收端110接收配置信号。配置信号用于将寄存器配置为训练模式，寄存器在训练模式下用于向低压差分信号接收端110发送训练数据。

可选地，低压差分信号接收端110可以作为主机通过I I C总线向低压差分信号发送端120，即从机发送配置信号。该配置信号用于配置低压差分信号训练的寄存器。示例性地，可编程逻辑门阵列(FPGA)可以作为低压差分信号接收端110实现上述功能。可以理解，该寄存器可以设置在低压差分信号发送端120。例如，配置信号中可以包括寄存器地址。寄存器地址可以在FPGA配置时，通过代码烧录到FPGA中的，换言之，寄存器地址是固定的。在一个实施例中，寄存器地址可以包括3个字节，其中，第一个字节可以是低压差分信号发送端120的芯片或器件地址，通过该地址可以找到需要通信的芯片地址。第二个字节用于在所找到的芯片中找到负责配置低压差分信号的寄存器，可以理解，寄存器的地址在发送端是固定的。第三个字节用于发送训练状态信息，例如0x01表示停止训练，0x02表示正在训练。低压差分信号发送端120的寄存器响应于前述配置信号，可以调整为训练模式，在该模式下，寄存器可以发出例如一帧8比特的、固定的训练码作为训练数据。该训练数据可以被低压差分信号接收端110接收到。

低压差分信号接收端110还可以用于基于训练数据对收发数据进行相位补偿，以获得相位补偿数据。

低压差分信号接收端110在接收到训练数据之后，可以对收发数据例如数据信号、时钟信号进行相位补偿。其中，收发数据可以通过采样获得。可以利用任何现有的或未来的可以实现相位补偿的技术方案对收发数据进行相位补偿，在此不作限定。可以理解，相位补偿可以调整所采样的数据信号与时钟信号的相位差，以使所采样的收发数据更稳定。

低压差分信号接收端110还可以用于在相位补偿之后判断低压差分信号发送端120与低压差分信号接收端110是否同时工作，并在二者未同时工作的情况下将相位补偿数据与训练数据进行对齐。

可以理解，当低压差分信号发送端120和低压差分信号接收端110工作时，二者可能处于不同时刻的工作状态，例如，低压差分信号发送端120先于低压差分信号接收端110工作，在此情况下，当低压差分信号接收端110开始接收数据时，其所采样的数据很大概率不是最开始低压差分信号发送端120所发送的训练码。具体地，训练码可以是1011_10011011_1001，低压差分信号接收端110实际所采样的数据可能是0111_0011……，即直接将训练码的第二个字节当作其所接收到的第一个字节，而按照这样的组合接收到的数据均存在位移，无法正确解析出低压差分信号发送端120所发送的有效数据信息。因此，在低压差分信号发送端120与低压差分信号接收端110未同时工作的情况下，将来自低压差分信号发送端120的、实际被低压差分信号接收端110所接收到的数据与理想的训练数据进行对齐。可以利用任何现有的或未来的可以实现对齐功能的技术方案对来自低压差分信号发送端120的数据与训练数据进行对齐，在此不作限定。

根据上述技术方案，在低压差分信号发送端120与低压差分信号接收端110进行通信之前进行上述训练过程，低压差分信号发送端120首先发送训练码，低压差分信号接收端110对训练码进行采样，调整采样的时钟信号和数据信号的相位差，使得采样得到的数据更稳定，之后将相位补偿数据与训练码进行比较，若二者不一致，对相位补偿数据执行滑位操作，直至相位补偿数据与训练码一致位置，即此时训练成功。由此可以保证数据落在D触发器的建立时间或保持时间的窗口内，同时实现了单通道内的字节对齐，提高了低压差分信号收发数据对齐的准确性和适用性。

图2示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐系统的电路结构示意图。如图2所示，低压差分信号发送端120可以包括：编码器，用于自寄存器接收训练数据，并对训练数据进行编码，以获得编码数据。

在图2所示实施例中，编码器可以由8b/10b编码电路实现对应功能。具体地，8b/10b编码电路可以自寄存器(图2未示出)接收训练数据，如前所述训练数据可以是一帧8比特的、固定的训练码。之后8b/10b编码电路对所接收到的训练码进行编码，进而获得编码数据。本领域普通技术人员可以理解8b/10b编码电路的工作原理，即如何对输入数据——训练码进行编码，为了简洁在此不再赘述。可以理解，编码后的数据属于并行数据。

再次参见图2，低压差分信号发送端120还可以包括并行/串行转换模块。在图2所示实施例中，“并转串输出”即表示并行/串行转换模块，用于自编码器，即前述8b/10b编码电路接收编码数据，并将所接收到的编码数据转换为串行数据，进而将串行数据发送至低压差分信号接收端110。任何现有的或未来的可以将并行数据转换为串行数据的技术方案均在本申请的保护范围之内，在此不一一列举。

在该实施例中，低压差分信号接收端110还可以用于将串行数据转换为并行数据。例如，可以通过verilog代码将串行数据转换为并行数据，具体地，可以通过拼接语句实现。

低压差分信号接收端110可以包括：解码器，用于对并行数据进行解码，以获得解码数据。进一步地，低压差分信号接收端110还可以用于对解码数据进行相位补偿，其中，解码数据包括时钟信号和数据信号。

可以理解，与前文编码器相对应地，解码器可以通过8b/10b解码电路实现对应功能。该解码电路可以自并行数据中提取出原始的8比特的、固定的训练码，即获得解码数据。可以理解，此处的解码数据与前文的训练码相同，编码操作与解码操作仅仅是将数据进行重新映射的过程，因此对数据进行解码可以获得原始的数据。进而对该解码数据进行相位补偿，以获得补偿后的数据。可以理解，任何现有的或未来的可以实现相位补偿的方法均在本申请的保护范围之内，在此不作限定。

再次参见图2，可选地，在一个实施例中，低压差分信号接收端110还可以包括：输入延迟元件、串行器/解串器以及主控制器。

其中，输入延迟元件(IDELAY)可以用于生成并发送延时信号。具体地，采用差分信号输入缓冲器(IBUFDS)和差分信号输出缓冲器(OBUFDS)分别实现单端信号转差分信号和差分信号转单端信号，这些缓冲区支持低压差分信号标准。区域时钟缓冲区(BUFR)是一个时钟输入/时钟输出缓冲区，它用于对时钟分频。IDELAY可以是一个多抽头环绕延迟元件，具有固定的保证抽头分辨率，78ps，即一个最小延时单位。最大延时为31*78ps，即可以输出32种不同延时的信号，延时信号可以分别用tap1-tap31表示，例如，tap1可以表示延时1*78ps，以此类推，具体延时多少个tap可以人为设置。输入延迟时间参考元件(IDELAYCTRL)可以将前述分辨率保持在已知范围内。图3示出了根据本发明一个实施例的相位补偿的时序示意图。在图3所示的实施例中，输入延迟元件输出的延时信号分别为tap1、tap2。

串行器/解串器(SerDes)可以用于自输入延迟元件持续接收延时信号，并基于不同的延时信号生成对应的输出信号。

每个IDELAY抽头可以产生大约5到10ps的抖动。随着用于位对齐的抽头数量增加，抖动增加，数据有效窗口减少。输入/输出块中有专用的串行到并行/并行到串行转换器即串行器/解串器，具有特定的时钟和逻辑功能，旨在实现高速时钟源。SerDes支持快速IO数据速率，同时允许内部逻辑以更慢的速度运行，因此适合作为低压差分信号接收端110使用。

如前所述，输入延迟元件输出的延时信号分别为tap1、tap2，对应地，在图3中的(a)所示，延时tap1时，SerDes的输出值为D0，延时tap2时，SerDes的输出值为D1，显然二者不相等。而在图3中的(b)中，延时tap1和延时tap2时，SerDes的输出值均为D0，输出值一致。

主控制器，用于自串行器/解串器接收至少两个输出信号，并判断至少两个输出信号是否满足稳定条件，对于至少两个输出信号满足稳定条件的情况，基于与至少两个输出信号所对应的延时信号生成并发送对应的相位对齐信号，对于至少两个输出信号不满足稳定条件的情况，控制输入延迟元件增大其生成的延时信号的数值，直至增大后的延时信号对应的、至少两个新的输出信号满足稳定条件，基于至少两个新的输出信号所对应的延时信号生成并发送对应的相位对齐信号。

可选地，主控制器可以是由verilog语言生成的控制器。该控制器可以接收至少两个输出信号，为了便于描述和理解，在下文中以主控制器接收两个输出信号为例进行详细描述。根据前文所述，主控制器接收到的两个输出信号可以分别为D0和D1，还可以是D0和D0。之后判断这两个输出信号是否满足稳定条件，稳定条件可以包括SerDes的输出值是稳定数据，并且满足建立时间和保持时间的要求，不会发生数据丢失或处于不定态的情况。具体地，对于如图3(a)所示的实施例而言，两个输出信号不满足稳定条件，此时增大延时信号的数值，即增加tap的值。对于图3(b)所示的实施例而言，虽然两个输出信号的数值一致，但为了防止tap1或tap2在数据变化的边界，因此可以去tap1和tap2的中间值作为最终的tap值。可以理解，对于图3(a)所示的实施例，随着tap值的持续增大，最终可以到达图3(b)的情况。但如前所述，tap的最大值是31，因此，若tap增大到31时，可能由于干扰太大导致输出信号仍未稳定，则表示训练失败，此时可以主控制器可以通知其他相关模块重新开始上述训练，直至训练成功。

再次参见图2，可选地，在一个实施例中，低压差分信号接收端110还可以包括：状态机控制器以及对齐模块。

其中，状态机控制器可以用于判断当前所接收到的数据是否与训练数据一致，对于二者不一致的情况，生成用于拉高一个时钟周期的滑位信号，对于二者一致的情况，生成并向低压差分信号发送端120发送训练完成信号，其中，当前所接收到的数据来自于低压差分信号发送端120。

根据前文所述，在利用IDELAY和IDELAYCTRL对数据进行延迟比较，从而得到稳定的输出数据之后，可以进行后续的字节对齐操作，即滑位操作。滑位的目的是找到每一个字节的帧头，进行字节对齐。例如，状态机控制器可以是有限状态机，用于判断所接收到的数据是否为低压差分信号接收端110和低压差分信号发送端120事先约定的数据，即训练数据。若不是，可以拉高一个时钟周期的滑位信号，之后再执行前述判断操作，直至所接收的数据与训练数据一致为止。可以理解，在一般情况下，为了完成字节对齐，低压差分信号发送端120和低压差分信号接收端110可以事先约定好，在不传输有效数据时，数据通道上传输的数据都是固定的数据，并且低压差分信号发送端120和低压差分信号接收端110均清楚这一固定数据值。

对齐模块，用于自状态机控制器接收滑位信号，并基于滑位信号对当前所接收到的数据进行移动，以将来自低压差分信号发送端120的数据与训练数据进行对齐。

示例性地，在每一个时钟周期，对齐模块均会判断滑位信号的状态，若该滑位信号为高电平信号，则对当前所接收到的数据进行解析之后，可以将该数据移动一个比特位，直至该数据与训练数据对齐为止。具体地，在低压差分信号接收端110上电初始时期，状态机控制器可以进入空闲状态(IDLE)。若接收到的数据是训练码1011_1001，则可以进入ST_PA1这个状态，否则进入ST_BITSLIP这个状态。进入ST_BITSLIP状态后，可以对时钟延迟一个周期，一直到重新进入ST_PA1。按照同样的逻辑，在到达ST_PA2和ST_FINISH状态后，返回一个FINISH信号，即训练完成信号，告知主机和从机字节对齐已完成，二者可以开始正式通信。

可选地，对齐模块可以移动待恢复的并行数据，允许将所有组合呈现给后一级逻辑。根据移位量，位滑动的输出数据可能会延迟一个时钟周期。具体地，可以通过移位寄存器实现数据移动操作。

可选地，低压差分信号发送端120还可以用于在接收到的训练完成信号之后与低压差分信号接收端110建立通信连接，其中训练完成信号是握手信号。在该实施例中，低压差分信号接收端110还可以用于在与低压差分信号发送端120建立通信连接之后对寄存器进行重新配置，将寄存器由训练模式切换为正常通信模式。

如前所示，训练完成后，低压差分信号接收端110可以产生一个FINISH信号，该FINISH信号可以是握手信号，用于建立低压差分信号接收端110与低压差分信号发送端120二者之间的通信连接。在二者建立通信连接之后，低压差分信号接收端110对寄存器进行重新配置，例如向其发送第三个字节为0x01表示停止训练的数据。响应于该配置，寄存器退出之前的训练模式，转换为正常通信模式，可以理解，通信模式是指低压差分信号接收端110与低压差分信号发送端120二者之间进行通信的模式。

根据本发明的第二方面，还提出了一种用于低压差分信号收发数据的对齐方法。图4示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐方法400的示意性流程图。如图4所示，方法400可以包括以下步骤。

步骤S410，在训练模式下向低压差分信号接收端发送训练数据。

步骤S420，基于训练数据对收发数据进行相位补偿。

步骤S430，判断低压差分信号接收端与低压差分信号发送端是否同时工作，并在二者未同时工作的情况下将来自低压差分信号发送端的数据与训练数据进行对齐。

可选地，方法400还可以包括：在训练模式下，建立低压差分信号接收端与低压差分信号发送端之间的通信连接；在已经建立通信连接的情况下，将训练模式切换为正常通信模式。

根据本发明的第三方面，还提出了一种用于低压差分信号收发数据的对齐装置。图5示出了根据本发明一个实施例的用于低压差分信号收发数据的对齐装置500的示意性框图。如图5所示，装置500可以包括：数据发送模块510、相位补偿模块520以及对齐模块530。

数据发送模块510用于在训练模式下向低压差分信号接收端发送训练数据。

相位补偿模块520用于基于训练数据对收发数据进行相位补偿。

对齐模块530用于判断低压差分信号接收端与低压差分信号发送端是否同时工作，并在二者未同时工作的情况下将来自低压差分信号发送端的数据与训练数据进行对齐。

根据本发明的第四方面，还提出了一种电子设备。图6示出了根据本发明一个实施例的电子设备600的示意性框图。如图6所示，电子设备600可以包括处理器610和存储器620，其中，存储器620中存储有计算机程序指令，计算机程序指令被处理器610运行时用于执行如上所述用于低压差分信号收发数据的对齐方法400。处理器610可以采用微处理器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)中的至少一种硬件形式来实现。处理器610也可以是中央处理单元(CPU)、图形处理器(GPU)、专用的集成电路(ASIC)或者具有数据处理能力和/或指令执行能力的其它形式的处理单元中的一种或几种的组合，并且可以控制电子设备600中的其它组件以执行期望的功能。存储器620可以包括一个或多个计算机程序产品。计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器610可以运行该程序指令，以实现下文所述的本发明实施例中(由处理器实现)的客户端功能以及/或者其它期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据，例如所述应用程序使用和/或产生的各种数据等。

根据本发明的第五方面，还提出了一种存储介质，在存储介质上存储了程序指令，程序指令在运行时用于执行如上所述用于低压差分信号收发数据的对齐方法400。存储介质例如可以包括平板电脑的存储部件、计算机的硬盘、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、或者上述存储介质的任意组合。所述计算机可读存储介质可以是一个或多个计算机可读存储介质的任意组合。

本领域普通技术人员通过阅读上述有关用于低压差分信号收发数据的对齐系统的相关描述，可以理解用于低压差分信号收发数据的对齐方法、用于低压差分信号收发数据的对齐装置、电子设备以及存储介质的具体细节以及有益效果，为了简洁在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和/或设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种用于低压差分信号收发数据的对齐系统，其特征在于，包括：

低压差分信号接收端，用于配置对所述低压差分信号进行训练的寄存器；

低压差分信号发送端，包括所述寄存器，用于自所述低压差分信号接收端接收配置信号，所述配置信号用于将所述寄存器配置为训练模式，所述寄存器在所述训练模式下用于向所述低压差分信号接收端发送训练数据，所述低压差分信号接收端还用于基于所述训练数据进行相位补偿，以获得相位补偿数据；

所述低压差分信号接收端还用于在所述相位补偿之后判断所述低压差分信号发送端与所述低压差分信号接收端是否同时工作，并在二者未同时工作的情况下将所述相位补偿数据与所述训练数据进行对齐。

2.如权利要求1所述的用于低压差分信号收发数据的对齐系统，其特征在于，

所述低压差分信号发送端还包括：

编码器，用于自所述寄存器接收所述训练数据，并对所述训练数据进行编码，以获得编码数据；

并行/串行转换模块，用于自所述编码器接收所述编码数据，并将所述编码数据转换为串行数据，进而将所述串行数据发送至所述低压差分信号接收端；

所述低压差分信号接收端，还用于将所述串行数据转换为并行数据；

所述低压差分信号接收端包括：

解码器，用于对所述并行数据进行解码，以获得解码数据；

所述低压差分信号接收端，还用于对所述解码数据进行相位补偿，其中，所述解码数据包括时钟信号和数据信号。

3.如权利要求2所述的用于低压差分信号收发数据的对齐系统，其特征在于，所述低压差分信号接收端还包括：

输入延迟元件，用于生成并发送延时信号；

串行器/解串器，用于自所述输入延迟元件持续接收所述延时信号，并基于不同的延时信号生成对应的输出信号；

主控制器，用于自所述串行器/解串器接收至少两个输出信号，并判断所述至少两个输出信号是否满足稳定条件，对于所述至少两个输出信号满足所述稳定条件的情况，基于与所述至少两个输出信号所对应的延时信号生成并发送对应的相位对齐信号，对于所述至少两个输出信号不满足所述稳定条件的情况，控制所述输入延迟元件增大其生成的延时信号的数值，直至增大后的延时信号对应的、至少两个新的输出信号满足所述稳定条件，基于所述至少两个新的输出信号所对应的延时信号生成并发送对应的相位对齐信号。

4.如权利要求3所述的用于低压差分信号收发数据的对齐系统，其特征在于，所述低压差分信号接收端还包括：

状态机控制器，用于判断当前所接收到的数据是否与所述训练数据一致，对于二者不一致的情况，生成用于拉高一个时钟周期的滑位信号，对于二者一致的情况，生成并向所述低压差分信号发送端发送训练完成信号，其中，所述当前所接收到的数据来自于所述低压差分信号发送端；

对齐模块，用于自所述状态机控制器接收所述滑位信号，并基于所述滑位信号对所述当前所接收到的数据进行移动，以将来自所述低压差分信号发送端的数据与所述训练数据进行对齐。

5.如权利要求4所述的用于低压差分信号收发数据的对齐系统，其特征在于，所述低压差分信号发送端，还用于在接收到的所述训练完成信号之后与所述低压差分信号接收端建立通信连接，其中所述训练完成信号是握手信号；

所述低压差分信号接收端，还用于在与所述低压差分信号发送端建立通信连接之后对所述寄存器进行重新配置，将所述寄存器由所述训练模式切换为正常通信模式。

6.一种用于低压差分信号收发数据的对齐方法，其特征在于，包括：

在训练模式下向低压差分信号接收端发送训练数据；

基于所述训练数据对所述收发数据进行相位补偿；

判断所述低压差分信号接收端与低压差分信号发送端是否同时工作，并在二者未同时工作的情况下将来自所述低压差分信号发送端的数据与所述训练数据进行对齐。

7.如权利要求6中所述的用于低压差分信号收发数据的对齐方法，其特征在于，所述方法还包括：

在所述训练模式下，建立所述低压差分信号接收端与所述低压差分信号发送端之间的通信连接；

在已经建立通信连接的情况下，将所述训练模式切换为正常通信模式。

8.一种用于低压差分信号收发数据的对齐装置，其特征在于，包括：

数据发送模块，用于在训练模式下向低压差分信号接收端发送训练数据；

相位补偿模块，用于基于所述训练数据进行相位补偿，以获得相位补偿数据；

对齐模块，用于判断所述低压差分信号接收端与低压差分信号发送端是否同时工作，并在二者未同时工作的情况下将所述相位补偿数据与所述训练数据进行对齐。

9.一种电子设备，其特征在于，包括处理器和存储器，其中，所述存储器中存储有计算机程序指令，所述计算机程序指令被所述处理器运行时用于执行如权利要求6或7所述用于低压差分信号收发数据的对齐方法。

10.一种存储介质，在所述存储介质上存储了程序指令，所述程序指令在运行时用于执行如权利要求6或7所述用于低压差分信号收发数据的对齐方法。