JP2008234222A - Usbコントローラ及びusbコントローラ試験方法 - Google Patents
Usbコントローラ及びusbコントローラ試験方法 Download PDFInfo
- Publication number
- JP2008234222A JP2008234222A JP2007071613A JP2007071613A JP2008234222A JP 2008234222 A JP2008234222 A JP 2008234222A JP 2007071613 A JP2007071613 A JP 2007071613A JP 2007071613 A JP2007071613 A JP 2007071613A JP 2008234222 A JP2008234222 A JP 2008234222A
- Authority
- JP
- Japan
- Prior art keywords
- usb controller
- data
- enable signal
- test
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】送信イネーブル信号及び受信イネーブル信号を出力し、該送信イネーブル信号及び受信イネーブル信号に基づいてデータの送受信に係るシーケンスを制御するシーケンス制御回路と、送信データを送信するドライバ回路32と、受信データを受信するレシーバ回路31とを備えたUSBコントローラ1であって、当該USBコントローラ1のループバックテストのためのテストモードの設定用のレジスタと、前記レジスタにおいてテストモードが設定されると前記レシーバ回路31又は前記ドライバ回路32のイネーブル信号を前記送信イネーブル信号又は前記受信イネーブル信号に切替える切替回路33とを有し、前記レジスタにおいてテストモードが設定されると、ループバックテストを行うことを特徴とするUSBコントローラ1。
【選択図】図5
Description
また、このような高速回路は実装面積増加にも繋がり、高速であるが故に実装難易度及びコストも高くなる。
図2は、図1に示される従来のUSBコントローラ1におけるPHY層2の構成例を示す図である。図2において、PHY層2は、シーケンス制御ブロック21、TX(Transmitter)ブロック22、AFE(Analog Front End)23、DLL(Delay Locked Loop)24、エラスティックバッファ25、RX(Reciever)ブロック26等を有する。
次に、図3を用いてAFE23の構成について説明を行う。図3は従来のAFE23の構成例の一部を示す図である。なお、AFE23には、図示された部以外にもUSB規格に準拠するための機能が多く要求されるが、ここでは本発明において関連のある機能のみを図示している。
以下、本発明に係る第1の実施形態について図4〜6を用いて説明する。
(PHY層の構成例)
まず、本実施形態1に係るUSBコントローラ1におけるPHY層2の構成例について図4を用いて説明する。図4は、本実施形態1に係るUSBコントローラ1におけるPHY層2の構成例を示す図である。図4で示される構成例においてテストシーケンス制御ブロック27が加えられている点が従来(図2参照)と相違する。ここでは、テストシーケンス制御ブロック27について中心に説明を行う。
次に、本実施形態1に係るUSBコントローラ1におけるAFE23の構成例について図5を用いて説明する。図5は、本実施形態1に係るUSBコントローラ1におけるAFE23の構成例を示す図である。図5で示される構成例において、マルチプレクサ33が加えられている点が従来(図3参照)と相違する。ここでは、マルチプレクサ33について中心に説明を行う。
次に、本実施形態1に係るUSBコントローラ1を用いたUSBコントローラ試験方法の例について図6(前述の図4、5も参照)を用いて説明を行う。図6は、本実施形態1に係るUSBコントローラ試験方法を説明するための図である。
以下、本発明のUSBデバイスコントローラに係る第2の実施形態について図7、8を用いて説明する。前述の第1の実施形態においては、図5のような構成により、USBコントローラ1の図示しないレジスタにテストモードが動作モードとして設定されると、テストシーケンス制御ブロック27はTXイネーブル信号をレシーバ回路31のイネーブル信号となるように切り替えた。即ち、TXイネーブル信号により、レシーバ回路31及びドライバ回路32は制御された。
まず、本実施形態2に係るUSBコントローラデバイスにおけるPHY層2の構成例について図7を用いて説明する。図7は、本実施形態2に係るUSBコントローラデバイスにおけるPHY層2の構成例を示す図である。図7で示される構成例においてテストシーケンス制御ブロック27及び記憶ブロック28が加えられている点が従来(図2参照)と相違する。ここでは、テストシーケンス制御ブロック27及び記憶ブロック28について中心に説明を行う。
次に、本実施形態2に係るUSBコントローラ1におけるAFE23の構成例について図8を用いて説明する。図8は、本実施形態2に係るUSBコントローラ1におけるAFE23の構成例を示す図である。図8で示される構成例において、マルチプレクサ33の出力信号がドライバ32のイネーブル信号になっている点が前述の実施形態1(図5参照)と相違する。ここでは、マルチプレクサ33について中心に説明を行う。
2 PHY層
3 LINK層
21 シーケンス制御ブロック
22 TXブロック
23 AFE
24 DLL
25 エラスティックバッファ
26 RXブロック
27 テストシーケンス制御ブロック
28 記憶ブロック
31 レシーバ
32 ドライバ
33 マルチプレクサ
Claims (5)
- 送信イネーブル信号及び受信イネーブル信号を出力し、該送信イネーブル信号及び受信イネーブル信号に基づいてデータの送受信に係るシーケンスを制御するシーケンス制御回路と、
送信データを送信するドライバ回路と、
受信データを受信するレシーバ回路とを備えたUSBコントローラであって、
当該USBコントローラのループバックテストのためのテストモードの設定用のレジスタと、
前記レジスタにおいてテストモードが設定されると、前記レシーバ回路又は前記ドライバ回路のイネーブル信号を前記送信イネーブル信号又は前記受信イネーブル信号に切替える切替回路と、
を有し、
前記レジスタにおいてテストモードが設定されると、ループバックテストを行うことを特徴とするUSBコントローラ。 - 当該ループバックテストに係るエラー情報を保持するエラー情報保持レジスタを有することを特徴とする請求項1に記載のUSBコントローラ。
- 当該ループバックテストに係る送信データ及び/又は受信データを保持するデータ保持レジスタを有することを特徴とする請求項1又は2に記載のUSBコントローラ。
- 送信イネーブル信号及び受信イネーブル信号を出力し、該送信イネーブル信号及び受信イネーブル信号に基づいてデータの送受信に係るシーケンスを制御するシーケンス制御回路と、
送信データを送信するドライバ回路と、
受信データを受信するレシーバ回路と、
当該USBコントローラのループバックテストのためのテストモードの設定用のレジスタとを備えたUSBコントローラにおけるUSBコントローラ試験方法であって、
前記レジスタにおいてテストモードが設定されると、前記レシーバ回路又は前記ドライバ回路のイネーブル信号を前記送信イネーブル信号又は前記受信イネーブル信号に切替える切替工程と、
前記切替工程における切替えにより前記レシーバ回路が前記ドライバ回路により送信された送信データを受信することを用いてループバックテストを行うテスト工程と、
を有することを特徴とするUSBコントローラ試験方法。 - 前記レジスタへのテストモードの設定は、当該USBコントローラのUTMI又はULPIに準拠したインターフェイスを用いて設定されることを特徴とする請求項4に記載のUSBコントローラ試験方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071613A JP5096024B2 (ja) | 2007-03-19 | 2007-03-19 | Usbコントローラ及びusbコントローラ試験方法 |
US12/068,931 US8135872B2 (en) | 2007-03-19 | 2008-02-13 | USB controller and a testing method of the USB controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071613A JP5096024B2 (ja) | 2007-03-19 | 2007-03-19 | Usbコントローラ及びusbコントローラ試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008234222A true JP2008234222A (ja) | 2008-10-02 |
JP5096024B2 JP5096024B2 (ja) | 2012-12-12 |
Family
ID=39775849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071613A Expired - Fee Related JP5096024B2 (ja) | 2007-03-19 | 2007-03-19 | Usbコントローラ及びusbコントローラ試験方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8135872B2 (ja) |
JP (1) | JP5096024B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4422134B2 (ja) * | 2006-09-29 | 2010-02-24 | Okiセミコンダクタ株式会社 | Usbテスト回路 |
CN101488842B (zh) * | 2009-02-27 | 2011-12-28 | 华为技术有限公司 | 信号环回方法、串并/并串转化器、芯片及印制电路板 |
CN102750208B (zh) * | 2011-04-19 | 2016-08-24 | 中山市云创知识产权服务有限公司 | 测试装置及利用其测试嵌入式系统设备多路串口的方法 |
CN103176119B (zh) * | 2011-12-23 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | Usb芯片硅片级自动测试仪及测试方法 |
US8653868B2 (en) * | 2012-06-28 | 2014-02-18 | Intel Corporation | Low power data recovery |
US8712245B1 (en) * | 2012-12-27 | 2014-04-29 | Tubetime Inc. | System and method for infrared dongle |
JP2014174792A (ja) * | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | バス中継装置、集積回路装置、ケーブル、コネクター、電子機器、及びバス中継方法 |
CN113495844B (zh) * | 2021-07-22 | 2023-03-14 | 上汽通用五菱汽车股份有限公司 | 基于虚拟点击的自动化测试方法、装置、系统及存储介质 |
JP7399146B2 (ja) * | 2021-10-05 | 2023-12-15 | アンリツ株式会社 | 誤り検出装置および誤り検出方法 |
JP7432569B2 (ja) * | 2021-10-11 | 2024-02-16 | アンリツ株式会社 | 誤り検出装置および誤り検出方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60106247A (ja) * | 1983-11-15 | 1985-06-11 | Fujitsu Ltd | 送受信回路の診断方式 |
JPS63127342A (ja) * | 1986-11-17 | 1988-05-31 | Mitsubishi Electric Corp | 自己診断装置 |
JPS63131641A (ja) * | 1986-11-20 | 1988-06-03 | Mitsubishi Electric Corp | 主局折返し試験装置 |
JPS63276134A (ja) * | 1987-05-07 | 1988-11-14 | Mitsubishi Electric Corp | マイクロプロセツサ |
JPH06311208A (ja) * | 1993-04-23 | 1994-11-04 | Yokogawa Electric Corp | 通信制御装置 |
JP2001308883A (ja) * | 2000-04-26 | 2001-11-02 | Nec Microsystems Ltd | 通信制御回路 |
JP2004233200A (ja) * | 2003-01-30 | 2004-08-19 | Seiko Epson Corp | テスト回路、集積回路及びテスト方法 |
JP2004260677A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 通信装置 |
US20080163012A1 (en) * | 2006-12-31 | 2008-07-03 | Radhakrishnan Nair | Apparatus for Configuring a USB PHY to Loopback Mode |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052362A (en) * | 1996-09-30 | 2000-04-18 | Cypress Semiconductor Corporation | Ethernet repeater data path loopback |
KR100423902B1 (ko) * | 2001-06-16 | 2004-03-22 | 삼성전자주식회사 | 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버 |
JP2004021742A (ja) | 2002-06-18 | 2004-01-22 | Ricoh Co Ltd | Usbデバイスコントローラ |
JP4695816B2 (ja) * | 2002-06-28 | 2011-06-08 | 富士通株式会社 | 電子装置 |
US7036055B2 (en) * | 2002-12-31 | 2006-04-25 | Intel Corporation | Arrangements for self-measurement of I/O specifications |
US20050097403A1 (en) * | 2003-10-20 | 2005-05-05 | Ker-Min Chen | USB interface and testing method thereof |
JP2005337740A (ja) * | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法 |
DE102004043051A1 (de) * | 2004-09-06 | 2006-03-30 | Infineon Technologies Ag | Loop-back-Verfahren zur Vermessung des Interface-Timings von Halbleiterspeichervorrichtungen unter Verwendung des Normal-Mode-Speichers |
TWI268354B (en) * | 2005-04-01 | 2006-12-11 | Via Tech Inc | Method and related apparatus for chip testing |
JP4641900B2 (ja) * | 2005-08-24 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置及びテスト方法 |
JP4785465B2 (ja) * | 2005-08-24 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | インタフェース回路及び半導体装置 |
JP2007155587A (ja) * | 2005-12-07 | 2007-06-21 | Nec Electronics Corp | 通信装置 |
-
2007
- 2007-03-19 JP JP2007071613A patent/JP5096024B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-13 US US12/068,931 patent/US8135872B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60106247A (ja) * | 1983-11-15 | 1985-06-11 | Fujitsu Ltd | 送受信回路の診断方式 |
JPS63127342A (ja) * | 1986-11-17 | 1988-05-31 | Mitsubishi Electric Corp | 自己診断装置 |
JPS63131641A (ja) * | 1986-11-20 | 1988-06-03 | Mitsubishi Electric Corp | 主局折返し試験装置 |
JPS63276134A (ja) * | 1987-05-07 | 1988-11-14 | Mitsubishi Electric Corp | マイクロプロセツサ |
JPH06311208A (ja) * | 1993-04-23 | 1994-11-04 | Yokogawa Electric Corp | 通信制御装置 |
JP2001308883A (ja) * | 2000-04-26 | 2001-11-02 | Nec Microsystems Ltd | 通信制御回路 |
JP2004233200A (ja) * | 2003-01-30 | 2004-08-19 | Seiko Epson Corp | テスト回路、集積回路及びテスト方法 |
JP2004260677A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 通信装置 |
US20080163012A1 (en) * | 2006-12-31 | 2008-07-03 | Radhakrishnan Nair | Apparatus for Configuring a USB PHY to Loopback Mode |
Also Published As
Publication number | Publication date |
---|---|
US8135872B2 (en) | 2012-03-13 |
JP5096024B2 (ja) | 2012-12-12 |
US20080235405A1 (en) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5096024B2 (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
US6977960B2 (en) | Self test circuit for evaluating a high-speed serial interface | |
US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
US8959268B2 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus | |
JP4279672B2 (ja) | データ有効インジケータ及びスキュー不耐性データグループを有するパラレルデータ通信 | |
US8463962B2 (en) | MAC and PHY interface arrangement | |
WO2005066785A1 (en) | Programmable measurement mode for a serial point to point link | |
KR101174234B1 (ko) | 직렬 데이터 수신 회로 장치 및 직렬 데이터 수신 방법 | |
WO2004023268A9 (en) | Method and apparatus for double data rate serial ata phy interface | |
JP2004260677A (ja) | 通信装置 | |
US20170337152A1 (en) | Port mirroring for peripheral component interconnect express devices | |
CN106257436B (zh) | 发送器、接收器、数据传输系统和数据传送方法 | |
EP1700224B1 (en) | Receiver corporation | |
US6880026B2 (en) | Method and apparatus for implementing chip-to-chip interconnect bus initialization | |
JPWO2008152755A1 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
JP4806747B2 (ja) | シリアライザ/デシリアライザ・バスコントローラ・インターフェース | |
CN115699668A (zh) | 宽弹性缓冲器 | |
JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
KR20080013548A (ko) | 클럭을 동기화하여 데이터를 송수신하는 인터페이스 모듈및 방법 | |
JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
TWI818834B (zh) | 微控制器及應用其之序列周邊介面系統 | |
US8699550B2 (en) | Phase alignment between phase-skewed clock domains | |
JP2006018712A (ja) | デジタル・アナログ混載型半導体集積回路 | |
JP4929742B2 (ja) | 同時双方向回路、該回路を備えた大規模集積回路並びに信号同時伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |