CN111510277B - 一种多通道信号同步系统、电路及方法 - Google Patents

一种多通道信号同步系统、电路及方法 Download PDF

Info

Publication number
CN111510277B
CN111510277B CN202010315258.6A CN202010315258A CN111510277B CN 111510277 B CN111510277 B CN 111510277B CN 202010315258 A CN202010315258 A CN 202010315258A CN 111510277 B CN111510277 B CN 111510277B
Authority
CN
China
Prior art keywords
signal
clock signal
synchronization
clock
generation module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010315258.6A
Other languages
English (en)
Other versions
CN111510277A (zh
Inventor
罗浚洲
方超敏
严波
王悦
王铁军
李维森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puyuan Jingdian Technology Co ltd
Original Assignee
Puyuan Jingdian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puyuan Jingdian Technology Co ltd filed Critical Puyuan Jingdian Technology Co ltd
Priority to CN202010315258.6A priority Critical patent/CN111510277B/zh
Publication of CN111510277A publication Critical patent/CN111510277A/zh
Priority to EP21793541.0A priority patent/EP4142203A4/en
Priority to PCT/CN2021/087347 priority patent/WO2021213237A1/zh
Priority to JP2022563188A priority patent/JP7471447B2/ja
Priority to US17/966,133 priority patent/US11902015B2/en
Application granted granted Critical
Publication of CN111510277B publication Critical patent/CN111510277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms

Abstract

本说明书实施例提供一种多通道信号同步系统、电路及方法。所述多通道信号同步系统包括时钟信号产生模块、同步信号产生模块和至少两个信号接收模块；所述时钟信号产生模块用于生成第一时钟信号并传输至所述同步信号产生模块；所述时钟信号产生模块还用于基于所述同步信号产生模块反馈的同步信号生成第二时钟信号，并将所述第二时钟信号传输至所述信号接收模块；所述同步信号产生模块用于基于所述时钟信号产生模块输出的所述第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块和所述信号接收模块。上述系统生成的第二时钟信号与同步信号之间存在关联，保证了同步过程中同步信号和时钟信号的正常生效，有效地实现了信号同步。

Description

一种多通道信号同步系统、电路及方法
技术领域
本说明书实施例涉及信号技术领域，特别涉及一种多通道信号同步系统、电路及方法。
背景技术
在通信领域中，时钟信号往往是具有时序逻辑的电路执行相应操作的基础。在一些多通道系统中，需要传输时钟信号至系统中多个通道所对应的元件，使得所述多通道系统能够基于对应的时钟信号实现系统所对应的工作。例如，可以生成时钟信号输出至各个通道所对应的模数转换器以实现数据的采集。相应的，为了保证上述系统的正常工作，还需要利用同步信号对不同通道中对应于时钟信号的计数进行同步。
但是，由于系统中的不同通道接收到的时钟信号可能存在不同的时延，在输入同步信号时，所述同步信号可能不能满足部分时钟信号的对于建立时间和保持时间的要求，从而导致同步失败。因此，目前亟需一种方便有效地对多通道系统进行同步的手段。
发明内容
本说明书实施例的目的是提供一种多通道信号同步系统、电路及方法，以解决如何方便有效地实现多通道系统中的信号同步的问题。
为了解决上述技术问题，本说明书实施例所提出的一种多通道信号同步系统、电路及方法是这样实现的：
一种多通道信号同步系统，包括时钟信号产生模块、同步信号产生模块和至少两个信号接收模块；
所述时钟信号产生模块用于生成第一时钟信号并传输至所述同步信号产生模块；所述时钟信号产生模块还用于基于所述同步信号产生模块反馈的同步信号生成第二时钟信号，并将所述第二时钟信号传输至所述信号接收模块；
所述同步信号产生模块用于基于所述时钟信号产生模块输出的所述第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块和所述信号接收模块。
一种多通道信号同步系统，包括时钟信号产生模块、同步信号产生模块和至少两个信号接收模块；
所述时钟信号产生模块用于生成第一时钟信号并传输至所述同步信号产生模块；所述时钟信号产生模块用于基于所述同步信号产生模块反馈的同步信号生成第二时钟信号，并将所述同步信号和所述第二时钟信号传输至所述信号接收模块；
所述同步信号产生模块用于基于所述时钟信号产生模块输出的第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块。
在一些实施方式中，所述信号接收模块包括模数转换器。
在一些实施方式中，所述时钟信号产生模块用于根据接收到的参考时钟信号生成第一时钟信号。
在一些实施方式中，所述第一时钟信号对应有时钟周期；所述同步信号的信号有效时长大于或等于两倍的时钟周期。
在一些实施方式中，所述时钟信号产生模块用于根据接收到的参考时钟信号生成中间时钟信号，并根据所述中间时钟信号和所述同步信号生成第二时钟信号。
在一些实施方式中，所述时钟信号产生模块用于将所述同步信号和所述中间时钟信号输入门控时钟单元得到第二时钟信号。
在一些实施方式中，所述时钟信号产生模块用于对所述同步信号进行延时，并根据延时后的同步信号和所述中间时钟信号生成第二时钟信号。
在一些实施方式中，所述时钟信号产生模块利用所述第一时钟信号对所述同步信号进行延时，和/或，
所述时钟信号产生模块利用电阻电容延迟单元对所述同步信号进行延时，和/或，
所述时钟信号产生模块利用缓冲器对所述同步信号进行延时。
在一些实施方式中，所述同步信号产生模块用于基于所述第一时钟信号和接收到的参考同步信号生成同步信号。
在一些实施方式中，所述信号接收模块对应有指定的延时长度；
所述时钟信号产生模块用于在生成第二时钟信号后，对所述第二时钟信号进行对应于信号接收模块的延时长度的延时处理，并将延时后的第二时钟信号传输至所述信号接收模块。
在一些实施方式中，所述信号接收模块对应有指定的延时长度；
所述时钟信号产生模块用于在生成第二时钟信号后，将所述第二时钟信号分别传输至所述信号接收模块；
所述信号接收模块用于对接收到的所述第二时钟信号进行对应的延时长度的延时处理。
一种多通道信号同步电路，包括时钟信号产生模块、同步信号产生模块和信号输出端口；
所述时钟信号产生模块与所述同步信号产生模块之间设置有第一时钟信号传输支路和同步信号传输第一支路，以使所述时钟信号产生模块传输第一时钟信号至所述同步信号产生模块，以及，所述同步信号产生模块传输同步信号至所述时钟信号产生模块；所述同步信号信号产生模块用于基于接收到的第一时钟信号生成同步信号；
所述时钟信号产生模块与所述信号输出端口之间设置有第二时钟信号传输支路，以使所述时钟信号产生模块传输第二时钟信号至所述信号输出端口；所述时钟信号产生模块用于基于接收到的同步信号和所述第一时钟信号生成第二时钟信号；
所述同步信号产生模块与所述信号输出端口之间设置有同步信号传输第二支路，以使所述同步信号产生模块传输同步信号至所述信号输出端口。
一种多通道信号同步电路，包括时钟信号产生模块、同步信号产生模块和信号输出端口；
所述时钟信号产生模块与所述同步信号产生模块之间设置有第一时钟信号传输支路和同步信号传输支路，以使所述时钟信号产生模块传输第一时钟信号至所述同步信号产生模块，以及，使得所述同步信号产生模块传输同步信号至所述时钟信号产生模块；所述同步信号信号产生模块用于基于接收到的第一时钟信号生成同步信号；
所述时钟信号产生模块与所述信号输出端口之间设置有混合信号传输支路，以使所述时钟信号产生模块传输第二时钟信号和所述同步信号至所述信号输出端口；所述时钟信号产生模块用于基于接收到的同步信号生成第二时钟信号。
在一些实施方式中，所述第一时钟信号传输支路与所述同步信号传输第一支路为同一条支路。
一种多通道信号同步方法，包括：
时钟信号产生模块生成第一时钟信号并输出至同步信号产生模块；
同步信号产生模块基于所述第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块；
所述时钟信号产生模块基于所述同步信号生成第二时钟信号并将所述第二时钟信号传输至信号接收模块；
所述同步信号产生模块将所述同步信号传输至所述信号接收模块以实现所述信号接收模块的同步。
一种多通道信号同步方法，包括：
时钟信号产生模块生成第一时钟信号输出至同步信号产生模块；
同步信号产生模块基于所述第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块；
所述时钟信号产生模块基于所述同步信号生成第二时钟信号；
所述时钟信号产生模块将所述同步信号和所述第二时钟信号传输至所述信号接收模块以实现所述信号接收模块的同步。
由以上本说明书实施例提供的技术方案可见，本说明书实施例所介绍的多通道信号同步系统根据同步信号来生成第二时钟信号，从而使得所述第二时钟信号与所述同步信号之间存在关联性。在利用同步信号对信号接收模块进行同步时，使得所述信号接收模块所接收到的第二时钟信号不会对同步信号造成干扰，同步过程完成后之后各通道中的时钟信号也都能正常生效，从而保证了信号接收模块的工作的正确进行，减轻了对多通道系统进行信号同步的难度，方便有效地实现了多通道信号同步。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为本说明书实施例一种多通道信号同步系统的示意图；
图1B为本说明书实施例一种信号同步时序图的示意图；
图2为本说明书实施例一种时钟信号产生模块的示意图；
图3A为本说明书实施例一种延时单元的示意图；
图3B为本说明书实施例一种延时单元的示意图；
图3C为本说明书实施例一种延时单元的示意图；
图4A为本说明书实施例一种多通道信号同步系统的示意图；
图4B为本说明书实施例一种信号同步时序图的示意图；
图5为本说明书实施例一种多通道信号同步电路的示意图；
图6为本说明书实施例一种多通道信号同步方法的流程图；
图7为本说明书实施例一种多通道信号同步系统的示意图；
图8为本说明书实施例一种多通道信号同步电路的示意图；
图9为本说明书实施例一种多通道信号同步方法的流程图。
具体实施方式
下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本说明书保护的范围。
多通道系统指需要利用信号产生模块通过多个通道分别传输相应的信号至其他模块的系统。例如，在数据采样系统中，往往包含有多个模数转换器用于实现数据采样。而时钟信号往往是实现时序逻辑的电路的基础，一般需要向各个通道传输相应的时钟信号。相应的，为了保证上述系统中各个通道所对应的各个模块的正常工作，还需要利用同步信号对不同模块中对应于时钟信号的计数进行同步。具体的，例如可以是利用同步信号对各个模块的寄存器中的计数进行清零，从而完成系统中各个通道所对应的模块的同步。
如图1A所示，本说明书实施例提出一种多通道信号同步系统。所述多通道信号同步系统包括时钟信号产生模块110、同步信号产生模块120和至少两个信号接收模块。
所述时钟信号产生模块110可以生成第一时钟信号103。所述第一时钟信号103为具有特定时钟周期的时钟信号。具体的，所述时钟信号产生模块110例如可以利用自身所设置的振荡器来产生第一时钟信号103。
在一些实施方式中，所述时钟信号产生模块110可以接收参考时钟信号101作为输入信号。参考时钟信号101为一个时钟信号。所述时钟信号产生模块110可以根据所述参考时钟信号101生成第一时钟信号103。具体的，所述时钟信号产生模块110可以是将所述参考时钟信号101进行延时处理生成第一时钟信号103，也可以是调整所述参考时钟信号101的时钟周期进而生成第一时钟信号103。实际应用中生成第一时钟信号的方法不受限制，在此不做赘述。
在一些实施方式中，在所述时钟信号产生模块110接收参考时钟信号101作为输入信号时，可以对所述参考时钟信号101进行处理得到中间时钟信号。具体的，例如可以是对所述参考时钟信号101进行分频得到中间时钟信号。在获取到中间时钟信号后，可以基于所述中间时钟信号得到第一时钟信号103。所述第一时钟信号103的特定时钟周期可以基于所述中间时钟信号的周期进行确定，例如，可以在保证所述第一时钟信号103的频率是所述中间时钟信号的整数倍的情况下，确定所述第一时钟信号103的特定时钟周期。基于此，能够保证基于所述第一时钟信号103生成的同步信号121的信号沿与所述中间时钟信号的信号沿对齐，便于后续步骤中的数据处理。
所述时钟信号产生模块110在生成第一时钟信号103之后，可以通过所述时钟信号产生模块110和所述同步信号产生模块120之间所连接的第一时钟信号传输支路，将所述第一时钟信号传输至所述同步信号产生模块120。
所述同步信号产生模块120在接收到所述第一时钟信号103后，可以根据所述第一时钟信号103来生成同步信号121。所述同步信号121，是具有有限长度的有效信号段的信号。所述同步信号121可以传输至系统中的各个信号接收模块，并在所述同步信号121为有效信号段时，实现对各个信号接收模块的同步。具体的，例如可以是在基于所述同步信号121输入有效信号后将各个信号接收模块中的寄存器中的计数清零，从而实现各个信号接收模块的同步。在所述同步信号121的有效信号段经过后，系统恢复正常工作，各个信号接收模块再根据时钟信号执行相应的工作。
在一些实施方式中，所述同步信号产生模块120可以根据所述第一时钟信号103的时钟周期来生成同步信号121。时钟周期是时钟信号的信号频率的倒数，具体的，所述时钟周期还可以是时钟信号的一个上升沿到下一个上升沿的时间。
在一些实施方式中，所述同步信号产生模块120可以接收到参考同步信号102。为了方便后续步骤中的数据处理，所述同步信号产生模块120可以基于第一时钟信号对所述参考同步信号102进行处理得到同步信号121。具体的，例如可以是将所述参考同步信号102的边沿与所述第一时钟信号的边沿对齐得到同步信号121。实际应用中可以是将参考同步信号102与所述第一时钟信号的上升沿对齐，也可以是将参考同步信号102与所述第一时钟信号103的下降沿对齐，对此不做限制。
在一些实施方式中，在所述同步信号产生模块120根据所述第一时钟信号103的时钟周期生成同步信号121时，可以是生成信号有效时长大于或等于两倍的时钟周期的同步信号121。所述信号有效时长为所述同步信号121在系统中起作用时对应的信号段的持续时长。例如，当所述同步信号121为高电平有效时，可以是所述同步信号121的高电平所持续的时长。
所述同步信号产生模块120与各个信号接收模块之间连接有同步信号传输第一支路，使得所述同步信号产生模块120能够基于所述同步信号传输第一支路将所述同步信号121发送至各个信号接收模块中，从而实现信号接收模块的同步。
需要说明的是，图1A所对应的系统中只是通过各个信号线所起的功能对所述同步信号传输第一支路和所述第一时钟信号传输支路进行区分，实际应用中可以使用同一个信号线来实现第一时钟信号和同步信号121的传输，也可以使用两根信号线来实现第一时钟信号和同步信号121的传输，对此不作限制。
所述时钟信号产生模块110在接收到所述同步信号121后，可以基于所述同步信号121生成第二时钟信号。
在一些实施方式中，时钟信号产生模块110生成第二时钟信号的方式可以是根据接收到的参考时钟信号101生成中间时钟信号，并根据所述同步信号121和所述中间时钟信号生成第二时钟信号。
具体的，所述时钟信号产生模块110根据所述同步信号121和所述中间时钟信号生成第二时钟信号的方式可以是将所述同步信号121和所述中间时钟信号输入门控时钟单元得到第二时钟信号。所述门控时钟单元用于根据同步信号121关闭中间时钟信号的输出，进而得到一段低电平时长为所述同步信号121的高电平时长的时钟信号，作为第二时钟信号。
在一些实施方式中，时钟信号产生模块110可以对所述同步信号121进行延时，并根据所述延时后的同步信号121生成第二时钟信号。
实际应用中，为了不影响生成的第二时钟信号的正常波形，在利用同步信号生成第二时钟信号之前，可以先将所述同步信号进行延时，再根据所述延时后的同步信号生成第二时钟信号。具体的，可以基于所述第一时钟信号的下一周期的边沿对所述同步信号进行延时，再将利用延时后的同步信号对所述第一时钟信号进行延时，所述第一时钟信号的下一周期的边沿可以是上升沿，也可以是下降沿，对此不做限制。
需要说明的是，所述第二时钟信号的下一周期，指的是在同步信号121的高电平起点对应的时刻，将所述第二时钟信号所处的周期作为所述第二时钟信号的当前周期，将所述当前周期的下一个周期作为所述第二时钟信号的下一周期。
结合附图1B对上述生成第二时钟信号的过程进行解释。假设所述第二时钟信号111为中间时钟信号未做时延而所生成的时钟信号，可以看出，所述同步信号121的高电平起点正好对应于所述第二时钟信号111的下降沿，则在所述第二时钟信号111的下一个下降沿的终点，将所述第二时钟信号111延时，使所述第二时钟信号111的下一周期的下降沿至下一上升沿的低电平持续时间的长度等同于所述同步信号121的高电平持续时间Tsync的时间长度。
基于附图1B，将第二时钟信号的高电平结束点与同步信号121高电平结束点之间的时间作为T3，将同步信号121高电平结束点与第二时钟信号在所述同步信号121高电平结束点后的下一个上升沿起点作为T2。T2和T3的时间长度之和即为所述同步信号121的高电平持续时间Tsync。在所述高电平持续时间Tsync大于或等于两个时钟周期T的情况下，使得T2和T3的长度均大于或等于时钟周期T。在T3的长度大于或等于时钟周期的情况下，使得所述同步信号121在T3对应的时间段内不会存在有效的时钟信号的干扰，保证了同步信号121的有效性，使得同步信号121所对应的数据能够正确读入信号接收模块的寄存器中。在T2的长度大于或等于时钟周期的情况下，不仅为时钟信号预留了充足的建立时间，也能够保证在同步信号121结束高电平后，时钟信号不会处于高电平有效期，从而保证了对各个信号接收模块中的信号的同步，避免了部分信号接收模块根据时钟信号进行提前计数的情况。
下面结合图2对所述时钟信号生成模块的一个实施方式进行介绍。在所述时钟信号生成模块中，首先可以将所述同步信号211和中间时钟信号212输入延迟单元201实现对所述同步信号121的延时，再将延时后的同步信号121输入由D类型触发器和与门电路共同组成的门控时钟电路，中间时钟信号在通过该时钟信号生成模块之后，会得到存在一段延时的时钟信号，从而将实现所述同步信号121与中间时钟信号212进行结合得到第二时钟信号。
图3A是对应于图2中的延时单元的一个具体的实施方式。所述延时单元由多个DFF组成了一个延时链。每个DFF能够将同步信号311延时一个时钟周期。根据对所述同步信号311的延时需求可以选择相应数量的DFF，从而将所述同步信号121延时相应的时间。
为了获取对同步信号311更为精确的延时操作，可以将图中所输入的中间时钟信号312替换为时钟周期较小的时钟信号，从而获取更好的延时效果。
图3B是另一种对同步信号331进行延时的延时单元的实施方式。在该实施方式中，其中，BUF321为信号驱动电路，BUF322为波形整形电路，将这两个电路与电阻和电容进行组成可以获取RC延迟单元。将同步信号331通过所述RC延迟单元后，可以对所述同步信号331进行延时处理。通过调整电阻和电容的参数，可以对同步信号331的延时时长进行相应的调整，从而满足具体的对同步信号331进行延时的要求。
图3C是另一种对同步信号351进行延时的延时单元的实施方式。所述延时单元由若干个缓冲器BUF组成。由于各个BUF具有固定的延时长度，串联多个BUF后可以实现对所述同步信号351的相应时长的延时。
上述实施方式中所介绍的延时单元只是对同步信号351进行延时的方法的介绍，实际应用中对同步信号351进行延时的方式不受限制，在此不做赘述。
在另一些实施方式中，所述时钟信号产生模块110也可以根据参考时钟信号101和同步信号121来生成第二时钟信号。实际应用中对于时钟信号的选择不做限制。具体的实现过程可以参考上述利用中间时钟信号和同步信号来生成第二时钟信号的过程，在此不做赘述。
所述时钟信号产生模块110与信号接收模块之间连接有信息线，使得所述时钟信号产生模块110能够通过所述信息线将第二时钟信号传输至各个信号接收模块中。所述信号接收模块在接收到所述第二时钟信号后，能够基于所述第二时钟信号实现时序电路的有效进行，从而完成相应的数据采样工作。
实际应用中，根据需要，各个信号接收模块中可能对时钟信号存在不同的需求，如图1B所示，不同的第二时钟信号之间也存在有一定的延时，即，不同的信号接收模块可能会对应有不同的延时长度。在这种情况下，所述时钟信号产生模块110在生成第二时钟信号之后，可以对传输至不同信号接收模块的第二时钟信号进行对应的延时处理，具体的可以是根据信号接收模块所对应的延时长度对第二时钟信号进行延时处理。相应的，时钟信号产生模块110将延时后的第二时钟信号传输至各个信号接收模块，从而满足信号接收模块对时钟信号的不同需求。
在另一些实施方式中，所述时钟信号产生模块110在生成第二时钟信号后，可以直接将所述第二时钟信号分别传输至信号接收模块，由各个信号接收模块对第二时钟信号进行延时处理。具体的延时长度可以根据不同的信号接收模块所对应的延时长度而确定。
如图4A所示，为利用信号接收模块对第二时钟信号进行延时处理的具体示例。可以看出，时钟信号产生模块110传输至各个信号接收模块的为相同的第二时钟信号，由各个信号接收模块自行对第二时钟信号进行延时。
如图4B所示，为在该实施方式中第二时钟信号与同步信号121之间的时序图。具体的第二时钟信号与同步信号121的特征可以参照附图1B所对应的实施方式中的介绍，在此不做赘述。
所述信号接收模块是基于时钟信号进行数据采样或数据运算等操作的模块。例如，所述信号接收模块可以包括模数转换器。所述信号接收模块在接收到所述同步信号121后，可以对自身寄存器所对应的计数进行清零。在传输同步信号121至各个信号接收模块的情况下，可以实现各个信号接收模块的同步。
基于上述多通道信号同步系统，使得生成同步信号121后，时钟信号产生模块110会基于所述同步信号121生成相应的时钟信号，从而保证了在利用同步信号121对各个信号接收模块进行同步时不会受到干扰，也保证了同步后各个信号接收模块的正常工作。此外，在未产生有效的同步信号121的情况下，第二时钟信号也不会出现偏差，从而保证了正常工作状态下信号接收模块能够根据所述第二时钟信号进行正常的工作。因此，上述多通道信号同步系统实现了方便有效地对系统中的信号接收模块进行同步。
基于上述多通道信号同步系统，如图5所示，介绍本说明书实施例一种多通道信号同步电路。所述多通道信号同步电路包括时钟信号产生模块510、同步信号产生模块520和信号输出端口。
对于所述时钟信号产生模块510、同步信号产生模块520和信号输出端口的介绍可以参照图1A所对应的实施例中对于时钟信号产生模块110、同步信号产生模块120和信号接收模块的介绍，在此不做赘述。
所述时钟信号产生模块可以生成第一时钟信号503。所述时钟信号产生模块510与所述同步信号产生模块520之间可以设置有第一时钟信号传输支路，以使所述时钟信号产生模块510能够传输第一时钟信号503至所述同步信号产生模块520。
所述第一时钟信号503的产生的过程可以参照图1A所对应的实施例中对于生成第一时钟信号103的介绍，在此也不做赘述。
所述时钟信号产生模块510与所述同步信号产生模块520之间还可以设置有同步信号传输第一支路，以使所述同步信号产生模块520传输同步信号521至所述时钟信号产生模块510。所述同步信号521的产生过程可以参照图1A所对应的实施例中生成同步信号121的过程的介绍，在此也不做赘述。
需要说明的是，所述同步信号传输第一支路和所述第一时钟信号传输支路只是从功能性的角度上进行区分，实际应用中，所述同步信号传输第一支路和所述第一时钟信号传输支路可以是同一根信号线，也可以是不同的信号线，对此不做限制。
所述时钟信号产生模块510在接收到所述同步信号521后，可以基于所述同步信号521生成第二时钟信号。
在一些实施方式中，时钟信号产生模块510生成第二时钟信号的方式可以是根据接收到的参考时钟信号501生成中间时钟信号，并根据所述同步信号521和所述中间时钟信号生成第二时钟信号。
具体的生成第二时钟信号的过程可以参照图1A对应的实施例中对于生成第二时钟信号的过程的介绍，在此不做赘述。
所述时钟信号产生模块510与所述信号输出端口之间可以设置有第二时钟信号传输支路，以使所述时钟信号产生模块510传输第二时钟信号至所述信号输出端口。
所述同步信号产生模块520与所述信号输出端口之间还可以设置有同步信号传输第二支路，以使所述同步信号产生模块520传输同步信号521至所述信号输出端口。
所述信号输出端口，可以将所述第二时钟信号和所述同步信号521传输至电路外与所述信号输出端口相连接的模块。例如，在所述信号输出端口与模数转换器连接的情况下，可以将所述第二时钟信号传输至模数转换器实现模数转换器的正常数据采样操作；也可以通过所述信号输出端口将所述同步信号521传输至模数转换器以使得不同的信号输出端口所对应的模数转换器能够实现同步。实际应用中对于所述信号输出端口所连接的模块不做限制，任何基于时钟信号进行工作并且需要进行同步的模块均可以与所述信号输出端口相连接。
基于上述多通道信号同步系统，如图6所示，介绍本说明书实施例一种多通道信号同步方法。所述多通道信号同步方法可以包括以下步骤。
S610：时钟信号产生模块110生成第一时钟信号103并输出至同步信号产生模块120。
对于所述时钟信号产生模块110的介绍以及生成和传输所述第一时钟信号103的过程的说明可以参照图1A所对应的实施例中对于所述时钟信号产生模块110和第一时钟信号103的介绍，在此不做赘述。
S620：同步信号产生模块120基于所述第一时钟信号103生成同步信号121，并将所述同步信号传输至所述时钟信号产生模块。
对于所述同步信号产生模块120的介绍以及生成和传输所述同步信号121的过程可以参照图1A所对应的实施例中对于所述同步信号产生模块120和同步信号121的介绍，在此不做赘述。
S630：所述时钟信号产生模块110根据所述同步信号121生成第二时钟信号并将所述第二时钟信号传输至信号接收模块。
生成所述第二时钟信号的过程可以参照图1A所对应的实施例中对于生成所述第二时钟信号的介绍，在此不做赘述。
所述时钟信号产生模块与信号接收模块之间连接有同步信号第二传输线，使得所述时钟信号产生模块能够通过所述同步信号第二传输线将第二时钟信号传输至各个信号接收模块中。所述信号接收模块在接收到所述第二时钟信号后，能够基于所述第二时钟信号实现时序电路的有效进行，从而完成相应的数据采样工作。
在另一个实施方式中，所述时钟信号产生模块在生成第二时钟信号后，可以直接将所述第二时钟信号分别传输至信号接收模块，由各个信号接收模块对第二时钟信号进行延时处理。具体的延时长度可以根据不同的信号接收模块所对应的延时长度而确定。
如图4A所示，为利用信号接收模块对第二时钟信号进行延时处理的具体示例。可以看出，时钟信号产生模块传输至各个信号接收模块的为相同的第二时钟信号，由各个信号接收模块自行对第二时钟信号进行延时。
S640：所述同步信号产生模块120将所述同步信号121传输至所述信号接收模块以实现所述信号接收模块的同步。
对于所述信号接收模块的介绍和所述信号接收模块的同步过程的介绍可以参照图1A所对应的实施例中对于信号接收模块的说明，在此不做赘述。
需要说明的是，在上述多通道信号同步方法中，对于步骤S630和步骤S640的执行顺序不做限制。实际应用中，可以是先由时钟信号产生模块将第二时钟信号传输至信号接收模块，再由同步信号产生模块将同步信号传输至信号接收模块，也可以是先由同步信号产生模块将同步信号传输至信号接收模块，再由时钟信号产生模块将第二时钟信号传输至信号接收模块。
基于上述多通道信号同步系统、电路及方法的实施例，在向多通道系统中的信号接收模块传输同步信号以实现同步时，会基于所述同步信号对向信号接收模块传输的时钟信号进行调整，使得所述同步信号在高电平有效时能够在不受时钟信号干扰的情况下传输至信号接收模块中，相应的，调整后的时钟信号在同步结束时的时序余量也能够满足时钟信号对于建立时间的需求，从而能够在信号接收模块中正常响应，保证了对信号接收模块的同步的有效性和准确性。
下面结合附图7介绍本说明书实施例另一种多通道信号同步系统。所述多通道信号同步系统包括时钟信号产生模块710、同步信号产生模块720和至少两个信号接收模块。
对于所述时钟信号产生模块710、同步信号产生模块720和信号输出端口的介绍可以参照图1A所对应的实施例中对于时钟信号产生模块110、同步信号产生模块120和信号接收模块的介绍，在此不做赘述。
所述时钟信号产生模块710可以生成第一时钟信号711，并将所述第一时钟信号传输至同步信号产生模块720。所述同步信号产生模块720在接收到所述第一时钟信号711后，可以生成同步信号721，并将所述同步信号721传输至时钟信号产生模块。所述时钟信号产生模块在接收到所述同步信号721后可以生成第二时钟信号712。对于上述过程中各个信号的产生以及传输的过程可以参照图1A所对应的实施例中对于生成第一时钟信号103、同步信号121、第二时钟信号以及传输所述第一时钟信号103、同步信号121的过程的介绍，在此不做赘述。
在该实施例中，所述同步信号产生模块720与信号接收模块之间并未连接有同步信号第二传输线，而是直接通过时钟信号产生模块710向各个信号接收模块传输同步信号721。在一些实施方式中，可以直接利用混合信号传输支路812传输同步信号721和第二时钟信号712。
当利用所述混合信号传输支路传输同步信号721和第二时钟信号712时，可以是先利用时钟信号产生模块710基于预设规则将所述第二时钟信号712和所述同步信号721进行复合，例如使所述第二时钟信号712与所述同步信号721具有不同的时钟周期。所述信号接收模块在接收到复合后的信号后，可以基于预设规则从所述复合信号中区分出第二时钟信号712和同步信号721。例如在所述同步信号721的周期大于所述第二时钟信号712的周期的情况下，复合后的信号在所述同步信号721对应的上升沿和下降沿处会表现出非周期信号具有的特征，从而可以确定同步信号721的有效信号段。
基于上述多通道信号同步系统，取消了同步信号产生模块与各个信号接收模块之间所连接的同步信号线，直接利用时钟信号产生模块利用同一信号线实现时钟信号和同步信号的传输，简化了系统的设计难度。
基于上述多通道信号同步系统，结合图8，介绍本说明书实施例一种多通道信号同步电路。所述多通道信号同步电路包括时钟信号产生模块810、同步信号产生模块820和信号输出端口。
在一些实施方式中，在所述同步信号产生模块820根据所述第一时钟信号的时钟周期生成同步信号时，可以是生成信号有效时长大于或等于两倍的时钟周期的同步信号。所述信号有效时长为所述同步信号在系统中起作用时对应的信号段的持续时长。例如，当所述同步信号为高电平有效时，可以是所述同步信号的高电平所持续的时长。
所述时钟信号产生模块810与所述同步信号产生模块820之间还可以设置有同步信号传输支路821，以使所述同步信号产生模块820传输同步信号至所述时钟信号产生模块810。
需要说明的是，所述同步信号传输支路821和所述第一时钟信号传输支路811只是从功能性的角度上进行区分，实际应用中，所述同步信号传输支路821和所述第一时钟信号传输支路811可以是同一根信号线，也可以是不同的信号线，对此不做限制。
所述时钟信号产生模块810在接收到所述同步信号后，可以基于所述同步信号生成第二时钟信号。
在一些实施方式中，时钟信号产生模块810生成第二时钟信号的方式可以是根据接收到的参考时钟信号生成中间时钟信号，并根据所述同步信号和所述中间时钟信号生成第二时钟信号。
所述时钟信号产生模块810与所述信号输出端口之间可以设置有混合信号传输支路812，以使所述时钟信号产生模块810传输第二时钟信号和所述同步信号至所述信号输出端口。
所述信号输出端口，可以将所述第二时钟信号和所述同步信号传输至电路外与所述信号输出端口相连接的模块。例如，在所述信号输出端口与模数转换器连接的情况下，可以将所述第二时钟信号传输至模数转换器实现模数转换器的正常数据采样操作；也可以通过所述信号输出端口将所述同步信号传输至模数转换器以使得不同的信号输出端口所对应的模数转换器能够实现同步。实际应用中对于所述信号输出端口所连接的模块不做限制，任何基于时钟信号进行工作并且需要进行同步的模块均可以与所述信号输出端口相连接。
基于图7所对应的多通道信号同步系统，如图9所示，介绍本说明书实施例一种多通道信号同步方法。所述多通道信号同步方法可以包括以下步骤。
S910：时钟信号产生模块710生成第一时钟信号711输出至同步信号产生模块720。
对于所述时钟信号产生模块710的介绍以及生成和传输所述第一时钟信号711的过程的说明可以参照图7所对应的实施例中对于所述时钟信号产生模块710和第一时钟信号711的介绍，在此不做赘述。
S920：同步信号产生模块720基于所述第一时钟信号711生成同步信号721，并将所述同步信号721传输至所述时钟信号产生模块710。
对于所述同步信号产生模块720的介绍以及生成和传输所述同步信号721的过程可以参照图7所对应的实施例中对于所述同步信号产生模块720和同步信号721的介绍，在此不做赘述。
S930：所述时钟信号产生模块710根据所述同步信号721生成第二时钟信号712。
生成所述第二时钟信号712的过程可以参照图7所对应的实施例中对于生成所述第二时钟信号712的介绍，在此不做赘述。
所述时钟信号产生模块与信号接收模块之间连接有同步信号第二传输线，使得所述时钟信号产生模块能够通过所述同步信号第二传输线将第二时钟信号传输至各个信号接收模块中。所述信号接收模块在接收到所述第二时钟信号后，能够基于所述第二时钟信号实现时序电路的有效进行，从而完成相应的数据采样工作。
在另一个实施方式中，所述时钟信号产生模块在生成第二时钟信号后，可以直接将所述第二时钟信号分别传输至信号接收模块，由各个信号接收模块对第二时钟信号进行延时处理。具体的延时长度可以根据不同的信号接收模块所对应的延时长度而确定。
S940：所述时钟信号产生模块将所述同步信号和所述第二时钟信号传输至所述信号接收模块以实现所述信号接收模块的同步。
对于所述信号接收模块的介绍和传输所述同步信号和所述第二时钟信号的过程的介绍可以参照图7所对应的实施例中相应的说明，在此不做赘述。
所述时钟信号可以直接将之前所接收到的同步信号传输至所述信号接收模块，不需要所述同步信号产生模块传输同步信号至信号接收模块，进而无需在同步信号产生模块和信号接收模块之间设置信号线。在一个实施方式中，可以直接利用同一根混合信号传输支路传输同步信号和第二时钟信号。
基于上述多通道信号同步系统，取消了同步信号产生模块与各个信号接收模块之间所连接的同步信号第二传输支路，直接利用时钟信号产生模块利用混合信号传输支路实现时钟信号和同步信号的传输，简化了系统的设计难度。
基于上述多通道信号同步系统、电路及方法的实施例，向多通道系统中的信号接收模块传输同步信号以实现同步时，会基于所述同步信号对向信号接收模块传输的时钟信号进行调整，使得所述同步信号在高电平有效时能够在不受时钟信号干扰的情况下传输至信号接收模块中，相应的，所述时钟信号在调整后，同步结束时的时序余量也能够满足建立时间的需求，从而能够在信号接收模块中正常响应。此外，利用混合信号传输支路同时实现时钟信号和同步信号的传输也减少了设计中的线路，降低了设计难度。因此，所述多通道信号同步系统、电路及方法方便准确地实现了对多通道系统中的信号接收模块的同步。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
虽然通过实施例描绘了本说明书，本领域普通技术人员知道，本说明书有许多变形和变化而不脱离本说明书的精神，希望所附的权利要求包括这些变形和变化而不脱离本说明书的精神。

Claims (17)

1.一种多通道信号同步系统，其特征在于，包括时钟信号产生模块、同步信号产生模块和至少两个信号接收模块；
所述时钟信号产生模块用于生成第一时钟信号并传输至所述同步信号产生模块；所述时钟信号产生模块还用于基于所述同步信号产生模块反馈的同步信号生成第二时钟信号，并将所述第二时钟信号传输至所述信号接收模块；
所述同步信号产生模块用于基于所述时钟信号产生模块输出的所述第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块和所述信号接收模块。
2.一种多通道信号同步系统，其特征在于，包括时钟信号产生模块、同步信号产生模块和至少两个信号接收模块；
所述时钟信号产生模块用于生成第一时钟信号并传输至所述同步信号产生模块；所述时钟信号产生模块用于基于所述同步信号产生模块反馈的同步信号生成第二时钟信号，并将所述同步信号和所述第二时钟信号传输至所述信号接收模块；
所述同步信号产生模块用于基于所述时钟信号产生模块输出的第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块。
3.如权利要求1或2所述的系统，其特征在于，所述信号接收模块包括模数转换器。
4.如权利要求1或2所述的系统，其特征在于，所述时钟信号产生模块用于根据接收到的参考时钟信号生成第一时钟信号。
5.如权利要求1或2所述的系统，其特征在于，所述第一时钟信号对应有时钟周期；所述同步信号的信号有效时长大于或等于两倍的时钟周期。
6.如权利要求1或2所述的系统，其特征在于，所述时钟信号产生模块用于根据接收到的参考时钟信号生成中间时钟信号，并根据所述中间时钟信号和所述同步信号生成第二时钟信号。
7.如权利要求6所述的系统，其特征在于，所述时钟信号产生模块用于将所述同步信号和所述中间时钟信号输入门控时钟单元得到第二时钟信号。
8.如权利要求6所述的系统，其特征在于，所述时钟信号产生模块用于对所述同步信号进行延时，并根据延时后的同步信号和所述中间时钟信号生成第二时钟信号。
9.如权利要求8所述的系统，其特征在于，所述时钟信号产生模块利用所述第一时钟信号对所述同步信号进行延时，和/或，
所述时钟信号产生模块利用电阻电容延迟单元对所述同步信号进行延时，和/或，
所述时钟信号产生模块利用缓冲器对所述同步信号进行延时。
10.如权利要求1或2所述的系统，其特征在于，所述同步信号产生模块用于基于所述第一时钟信号和接收到的参考同步信号生成同步信号。
11.如权利要求1或2所述的系统，其特征在于，所述信号接收模块对应有指定的延时长度；
所述时钟信号产生模块用于在生成第二时钟信号后，对所述第二时钟信号进行对应于信号接收模块的延时长度的延时处理，并将延时后的第二时钟信号传输至所述信号接收模块。
12.如权利要求1或2所述的系统，其特征在于，所述信号接收模块对应有指定的延时长度；
所述时钟信号产生模块用于在生成第二时钟信号后，将所述第二时钟信号分别传输至所述信号接收模块；
所述信号接收模块用于对接收到的所述第二时钟信号进行对应的延时长度的延时处理。
13.一种多通道信号同步电路，其特征在于，包括时钟信号产生模块、同步信号产生模块和信号输出端口；
所述时钟信号产生模块与所述同步信号产生模块之间设置有第一时钟信号传输支路和同步信号传输第一支路，以使所述时钟信号产生模块传输第一时钟信号至所述同步信号产生模块，以及，所述同步信号产生模块传输同步信号至所述时钟信号产生模块；所述同步信号产生模块用于基于接收到的第一时钟信号生成同步信号；
所述时钟信号产生模块与所述信号输出端口之间设置有第二时钟信号传输支路，以使所述时钟信号产生模块传输第二时钟信号至所述信号输出端口；所述时钟信号产生模块用于基于接收到的同步信号生成第二时钟信号；
所述同步信号产生模块与所述信号输出端口之间设置有同步信号传输第二支路，以使所述同步信号产生模块传输同步信号至所述信号输出端口。
14.一种多通道信号同步电路，其特征在于，包括时钟信号产生模块、同步信号产生模块和信号输出端口；
所述时钟信号产生模块与所述同步信号产生模块之间设置有第一时钟信号传输支路和同步信号传输支路，以使所述时钟信号产生模块传输第一时钟信号至所述同步信号产生模块，以及，使得所述同步信号产生模块传输同步信号至所述时钟信号产生模块；所述同步信号产生模块用于基于接收到的第一时钟信号生成同步信号；
所述时钟信号产生模块与所述信号输出端口之间设置有混合信号传输支路，以使所述时钟信号产生模块传输第二时钟信号和所述同步信号至所述信号输出端口；所述时钟信号产生模块用于基于接收到的同步信号生成第二时钟信号。
15.如权利要求13或14所述的电路，其特征在于，所述第一时钟信号传输支路与所述同步信号传输支路为同一条支路。
16.一种多通道信号同步方法，其特征在于，包括：
时钟信号产生模块生成第一时钟信号并输出至同步信号产生模块；
同步信号产生模块基于所述第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块；
所述时钟信号产生模块基于所述同步信号生成第二时钟信号并将所述第二时钟信号传输至信号接收模块；
所述同步信号产生模块将所述同步信号传输至所述信号接收模块以实现所述信号接收模块的同步。
17.一种多通道信号同步方法，其特征在于，包括：
时钟信号产生模块生成第一时钟信号输出至同步信号产生模块；
同步信号产生模块基于所述第一时钟信号生成同步信号，并将所述同步信号传输至所述时钟信号产生模块；
所述时钟信号产生模块基于所述同步信号生成第二时钟信号；
所述时钟信号产生模块将所述同步信号和所述第二时钟信号传输至信号接收模块以实现所述信号接收模块的同步。
CN202010315258.6A 2020-04-21 2020-04-21 一种多通道信号同步系统、电路及方法 Active CN111510277B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010315258.6A CN111510277B (zh) 2020-04-21 2020-04-21 一种多通道信号同步系统、电路及方法
EP21793541.0A EP4142203A4 (en) 2020-04-21 2021-04-15 MULTI-CHANNEL SIGNAL SYNCHRONIZATION SYSTEM, CIRCUIT AND METHOD
PCT/CN2021/087347 WO2021213237A1 (zh) 2020-04-21 2021-04-15 多通道信号同步系统、电路及方法
JP2022563188A JP7471447B2 (ja) 2020-04-21 2021-04-15 マルチチャネル信号同期システム、回路及び方法
US17/966,133 US11902015B2 (en) 2020-04-21 2022-10-14 Multi-channel signal synchronization system, circuit, and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010315258.6A CN111510277B (zh) 2020-04-21 2020-04-21 一种多通道信号同步系统、电路及方法

Publications (2)

Publication Number Publication Date
CN111510277A CN111510277A (zh) 2020-08-07
CN111510277B true CN111510277B (zh) 2022-12-30

Family

ID=71876302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010315258.6A Active CN111510277B (zh) 2020-04-21 2020-04-21 一种多通道信号同步系统、电路及方法

Country Status (5)

Country Link
US (1) US11902015B2 (zh)
EP (1) EP4142203A4 (zh)
JP (1) JP7471447B2 (zh)
CN (1) CN111510277B (zh)
WO (1) WO2021213237A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111510277B (zh) 2020-04-21 2022-12-30 普源精电科技股份有限公司 一种多通道信号同步系统、电路及方法
CN112327759B (zh) * 2020-10-21 2021-12-28 苏州谷夫道自动化科技有限公司 一种多通道数控系统通道同步的方法及系统
CN113285579B (zh) * 2021-05-28 2022-05-03 普源精电科技股份有限公司 多通道信号的同步方法、电源模块、电子设备及电源设备
CN117614421B (zh) * 2024-01-23 2024-04-16 国仪量子技术(合肥)股份有限公司 多通道脉冲同步方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455898A (zh) * 2001-01-15 2003-11-12 印芬龙科技股份有限公司 数据接收电路
CN102129269A (zh) * 2011-03-18 2011-07-20 北京普源精电科技有限公司 一种多通道同步信号发生器
CN103364602A (zh) * 2012-03-29 2013-10-23 北京普源精电科技有限公司 一种可产生多路同步时钟的示波器
CN104767607A (zh) * 2005-10-31 2015-07-08 泰瑞达公司 用于调节同步时钟信号的方法和装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826579B2 (en) * 2005-02-11 2010-11-02 International Business Machines Corporation Method and apparatus for generating synchronization signals for synchronizing multiple chips in a system
JP2006324750A (ja) * 2005-05-17 2006-11-30 Nec Electronics Corp クロック生成回路
JP5138187B2 (ja) 2006-07-12 2013-02-06 株式会社鷺宮製作所 計測システム及び計測ユニット
US8819472B1 (en) 2010-02-12 2014-08-26 Linear Technology Corporation Method and system for clock edge synchronization of multiple clock distribution integrated circuits by configuring master device to produce at least one gated clock output signal
JP5784382B2 (ja) 2011-06-20 2015-09-24 オリンパス株式会社 電子内視鏡装置
US9417655B2 (en) * 2014-11-14 2016-08-16 Cavium, Inc. Frequency division clock alignment
JP6820586B2 (ja) * 2016-08-31 2021-01-27 株式会社メディアリンクス 時刻同期システム
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US10848161B2 (en) * 2017-06-28 2020-11-24 Analog Devices, Inc. Reference monitors with dynamically controlled latency
EP3591434B1 (en) * 2018-07-02 2023-07-26 NXP USA, Inc. Communication unit, integrated circuits and method for clock and data synchronization
CN111510277B (zh) * 2020-04-21 2022-12-30 普源精电科技股份有限公司 一种多通道信号同步系统、电路及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455898A (zh) * 2001-01-15 2003-11-12 印芬龙科技股份有限公司 数据接收电路
CN104767607A (zh) * 2005-10-31 2015-07-08 泰瑞达公司 用于调节同步时钟信号的方法和装置
CN102129269A (zh) * 2011-03-18 2011-07-20 北京普源精电科技有限公司 一种多通道同步信号发生器
CN103364602A (zh) * 2012-03-29 2013-10-23 北京普源精电科技有限公司 一种可产生多路同步时钟的示波器

Also Published As

Publication number Publication date
US20230032250A1 (en) 2023-02-02
EP4142203A1 (en) 2023-03-01
US11902015B2 (en) 2024-02-13
JP2023522682A (ja) 2023-05-31
WO2021213237A1 (zh) 2021-10-28
CN111510277A (zh) 2020-08-07
JP7471447B2 (ja) 2024-04-19
EP4142203A4 (en) 2023-11-08

Similar Documents

Publication Publication Date Title
CN111510277B (zh) 一种多通道信号同步系统、电路及方法
JP3635001B2 (ja) 同期クロックを発生させるための回路
EP0831588A2 (en) Method for synchronizing signals and structures therefor
Hartwich et al. The configuration of the CAN bit timing
US6288656B1 (en) Receive deserializer for regenerating parallel data serially transmitted over multiple channels
US6943595B2 (en) Synchronization circuit
JP2007155587A (ja) 通信装置
KR101076109B1 (ko) 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치
EP1158415B1 (en) Parallel data interface
JPH0358263A (ja) データ転送同期装置及び方法
JP3401371B2 (ja) バースト同期回路
CN104348465A (zh) 一种控制方法和控制电路
CN110768778A (zh) 一种单线通信电路、通信方法及通信系统
US6775339B1 (en) Circuit design for high-speed digital communication
CN113204514B (zh) 一种提高芯片的spi接口频率的方法
US10944407B1 (en) Source synchronous interface with selectable delay on source and delay on destination control
CN210518362U (zh) 一种单线通信电路及通信系统
CN114637369A (zh) 数据延迟补偿器电路
US5260977A (en) Communication terminal equipment
JPH05336091A (ja) バス通信システム
KR100456976B1 (ko) 시분할 다중화 버스를 이용한 데이터 송수신 시스템 및 방법
JPS5849058B2 (ja) 装置間デ−タ伝送同期方式
SU1172047A1 (ru) Устройство дл передачи и приема цифровых сигналов
CN116594468A (zh) 低开销均步数字接口
JP2000092034A (ja) カウンタインタフェース

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant