TWI551054B - 時脈產生裝置與其小數除頻器 - Google Patents

時脈產生裝置與其小數除頻器 Download PDF

Info

Publication number
TWI551054B
TWI551054B TW103132836A TW103132836A TWI551054B TW I551054 B TWI551054 B TW I551054B TW 103132836 A TW103132836 A TW 103132836A TW 103132836 A TW103132836 A TW 103132836A TW I551054 B TWI551054 B TW I551054B
Authority
TW
Taiwan
Prior art keywords
frequency
output
coupled
control
selector
Prior art date
Application number
TW103132836A
Other languages
English (en)
Other versions
TW201613274A (en
Inventor
賴佳良
韓松融
張鎔諭
林韋名
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW103132836A priority Critical patent/TWI551054B/zh
Priority to US14/527,779 priority patent/US9385733B2/en
Priority to CN201410620921.8A priority patent/CN105634443B/zh
Publication of TW201613274A publication Critical patent/TW201613274A/zh
Application granted granted Critical
Publication of TWI551054B publication Critical patent/TWI551054B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

時脈產生裝置與其小數除頻器
本發明是有關於一種頻率產生電路，且特別是有關於一種時脈產生裝置與其小數除頻器。
時脈產生裝置可以提供符合額定頻率的時脈信號。時脈產生裝置內部配置了除頻器，以便改變時脈產生裝置的輸出時脈信號的頻率。為了精確調整時脈產生裝置的輸出時脈信號的頻率，時脈產生裝置內的除頻器需要具備小數除頻功能。在習知小數除頻功能的設計上，除頻器的三角積分調變器(delta-sigma modulator)會造成無法忽視的量化誤差(quantization error)。此量化誤差會直接貢獻在輸出時脈信號的相位抖動(phase jitter)。
本發明提供一種時脈產生裝置與其小數除頻器，可以降低量化誤差。
本發明實施例揭示一種小數除頻器。小數除頻器包括一 除頻器(frequency divider，FD)、多個取樣器、一選擇器以及一控制電路。除頻器的輸入端耦接至多相位頻率產生電路(multi-phase-frequency generating circuit)的輸出端以接收輸出時脈信號。所述多個取樣器的輸入端共同耦接至除頻器的輸出端，以接收經除頻時脈信號。所述多個取樣器的觸發端耦接至多相位頻率產生電路以分別接收多個取樣時脈信號，其中這些取樣時脈信號的相位互不相同。選擇器的多個輸入端分別耦接至所述多個取樣器的輸出端。選擇器的輸出端耦接至多相位頻率產生電路的回授端。控制電路提供小數碼(Fraction code)至選擇器的控制端，以控制選擇器選擇性地將所述多個取樣器其中一者的輸出端耦接至該多相位頻率產生電路的回授端。
本發明實施例揭示一種時脈產生裝置，包括多相位頻率產生電路以及小數除頻器。多相位頻率產生電路依據參考信號與回授信號而對應產生輸出時脈信號與多個取樣時脈信號，其中這些取樣時脈信號的相位互不相同。小數除頻器包括一除頻器、多個取樣器、一選擇器以及一控制電路。除頻器的輸入端耦接至多相位頻率產生電路的輸出端以接收輸出時脈信號。所述多個取樣器的輸入端共同耦接至除頻器的輸出端以接收經除頻時脈信號。所述多個取樣器的觸發端耦接至多相位頻率產生電路以分別接收所述多個取樣時脈信號。選擇器的多個輸入端分別耦接至所述多個取樣器的輸出端。選擇器的輸出端耦接至多相位頻率產生電路 的回授端以供應該回授信號。控制電路提供小數碼至選擇器的控制端，以控制選擇器選擇性地將所述多個取樣器其中一者的輸出端耦接至多相位頻率產生電路的回授端。
基於上述，本發明實施例所述時脈產生裝置與其小數除頻器可以利用除頻器所輸出的低頻率時脈信號進行小數除頻功能。因此，小數除頻器可以降低量化誤差，且降低功耗。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧時脈產生裝置
100‧‧‧小數除頻器
110‧‧‧除頻器
111‧‧‧經除頻時脈信號
120‧‧‧取樣器
121‧‧‧取樣結果
121(1)‧‧‧第一取樣結果
121(2)‧‧‧第二取樣結果
121(3)‧‧‧第三取樣結果
121(4)‧‧‧第四取樣結果
130‧‧‧選擇器
140‧‧‧控制電路
141‧‧‧三角積分調變器
142‧‧‧加法器
143‧‧‧有限脈衝響應濾波器
144‧‧‧除法器
500‧‧‧多相位頻率產生電路
510‧‧‧控制電壓產生電路
511‧‧‧相位頻率偵測器
512‧‧‧電荷泵
513‧‧‧回路濾波器
520‧‧‧壓控振盪器
530‧‧‧控制碼產生電路
531‧‧‧數位相位偵測器
532‧‧‧數位回路濾波器
540‧‧‧數位控制振盪器
ADD‧‧‧加法器
Cc‧‧‧控制碼
Cf‧‧‧小數碼
Ci‧‧‧整數碼
DL_1、DL_2、DL_N‧‧‧延遲單元
Fref‧‧‧參考信號
Ffb‧‧‧回授信號
Fout‧‧‧輸出時脈信號
Fs‧‧‧取樣時脈信號
Fs1‧‧‧第一取樣時脈信號
Fs2‧‧‧第二取樣時脈信號
Fs3‧‧‧第三取樣時脈信號
Fs4‧‧‧第四取樣時脈信號
K‧‧‧正整數參數
M‧‧‧整數參數
Vc‧‧‧控制電壓
圖1是依照本發明實施例說明一種時脈產生裝置的電路方塊示意圖。
圖2與圖3是依照本發明實施例說明圖1所示信號的時序示意圖。
圖4是依照本發明實施例說明圖1所示信號的波形示意圖。
圖5是依照本發明一實施例說明圖1所示多相位頻率產生電路的電路方塊示意圖。
圖6是依照本發明一實施例說明圖1與圖5所示控制電路，以及圖5所示控制電壓產生電路的電路方塊示意圖。
圖7是依照本發明另一實施例說明圖1與圖5所示控制電路的電路方塊示意圖。
圖8是依照本發明一實施例說明圖7所示有限脈衝響應濾波器的電路方塊示意圖。
圖9是依照本發明又一實施例說明圖1與圖5所示控制電路的電路方塊示意圖。
圖10是依照本發明再一實施例說明圖1與圖5所示控制電路的電路方塊示意圖。
圖11是依照本發明另一實施例說明圖1所示多相位頻率產生電路的電路方塊示意圖。
圖12是依照本發明又一實施例說明圖1所示時脈產生裝置的電路方塊示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦 接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明實施例說明一種時脈產生裝置10的電路方塊示意圖。時脈產生裝置10包括小數除頻器100以及多相位 頻率產生電路500。多相位頻率產生電路500依據參考信號Fref與回授信號Ffb而對應產生輸出時脈信號Fout與多個取樣時脈信號Fs，其中這些取樣時脈信號Fs的頻率相同但相位互不相同。取樣時脈信號Fs的個數可以依照設計需求來決定。
小數除頻器100包括一除頻器110、多個取樣器120、一選擇器130以及一控制電路140。除頻器110的輸入端耦接至多相位頻率產生電路500的輸出端，以接收輸出時脈信號Fout。
所述多個取樣器120的輸入端共同耦接至除頻器110的輸出端，以接收經除頻時脈信號111。所述多個取樣器120的觸發端耦接至多相位頻率產生電路500，以分別接收所述多個取樣時脈信號Fs。所述多個取樣器120的輸出端分別耦接至選擇器130的多個輸入端，以提供取樣結果121。舉例來說，所述多個取樣器120中的第一取樣器的輸入端耦接至除頻器110的輸出端以接收經除頻時脈信號111；所述第一取樣器的觸發端耦接至多相位頻率產生電路500以接收所述多個取樣時脈信號Fs中的第一取樣時脈信號；以及所述第一取樣器的輸出端耦接至選擇器130的多個輸入端中的第一輸入端，以提供取樣結果121中的第一取樣結果。所述多個取樣器120中的第二取樣器的輸入端接收經除頻時脈信號111；所述第二取樣器的觸發端接收所述多個取樣時脈信號Fs中的第二取樣時脈信號；以及所述第二取樣器的輸出端耦接至選擇器130的多個輸入端中的第二輸入端，以提供取樣結果121中的第二取樣結果。所述多個取樣器120中的其他取樣器可以參照前 述第一、第二取樣器的相關說明而類推之，故不再贅述。
依照具有不同相位的所述多個取樣時脈信號Fs的觸發，所述多個取樣器120可以各自在不同時間點取樣所述經除頻時脈信號111，然後各自將取樣結果121輸出至選擇器130的對應輸入端。本實施例所述取樣器120可以任何方式來實施。例如，在一些實施例中(但不限制於此)，取樣器120可以是正反器(flip-flop)。在另一些實施例中，取樣器120可以是閂鎖器(latch)。
圖2與圖3是依照本發明實施例說明圖1所示信號的時序示意圖。請參照圖1、圖2與圖3，除頻器110將多相位頻率產生電路500所輸出的高頻率時脈信號Fout進行除頻，以輸出低頻率的經除頻時脈信號111。依照所述多個取樣時脈信號Fs中的第一取樣時脈信號Fs1的觸發時序(例如上升緣)，所述多個取樣器120中的第一取樣器取樣經除頻時脈信號111，以及提供取樣結果121中的第一取樣結果121(1)給選擇器130的第一輸入端。依照所述多個取樣時脈信號Fs中的第二取樣時脈信號Fs2的觸發時序(例如上升緣)，所述多個取樣器120中的第二取樣器取樣經除頻時脈信號111，以及提供取樣結果121中的第二取樣結果121(2)給選擇器130的第二輸入端。依照所述多個取樣時脈信號Fs中的第三取樣時脈信號Fs3的觸發時序(例如上升緣)，所述多個取樣器120中的第三取樣器取樣經除頻時脈信號111，以及提供取樣結果121中的第三取樣結果121(3)給選擇器130的第三輸入端。依 照所述多個取樣時脈信號Fs中的第四取樣時脈信號Fs4的觸發時序(例如上升緣)，所述多個取樣器120中的第四取樣器取樣經除頻時脈信號111，以及提供取樣結果121中的第四取樣結果121(4)給選擇器130的第四輸入端。
請參照圖1，選擇器130的控制端耦接至控制電路140的輸出端，以接收小數碼(Fraction code)Cf。選擇器130的輸出端耦接至多相位頻率產生電路500的回授端，以供應回授信號Ffb。控制電路140提供小數碼Cf至選擇器130的控制端，以控制選擇器130選擇性地將這些取樣器120其中一者的輸出端耦接至多相位頻率產生電路500的回授端。選擇器130可以是任何切換電路或是路由電路。舉例來說，一些實施例中(但不限於此)，選擇器可能包括多工器。此多工器多個輸入端各自耦接至這些取樣器120其中一者的輸出。此多工器的控制端耦接至控制電路140的輸出端以接收小數碼Cf。此多工器的輸出端耦接至多相位頻率產生電路500的回授端以供應回授信號Ffb。
圖4是依照本發明實施例說明圖1所示信號的波形示意圖。依照小數碼Cf的控制，選擇器130可以選擇性地將這些取樣器120其中一者的輸出端耦接至多相位頻率產生電路500的回授端。舉例來說，當小數碼Cf為「1」時，選擇器130選擇將取樣器120中的第一取樣器所輸出第一取樣結果121(1)作為回授信號Ffb而傳送給多相位頻率產生電路500的回授端。當小數碼Cf為「3」時，選擇器130選擇將取樣器120中的第三取樣器所輸出第 三取樣結果121(3)作為回授信號Ffb而傳送給多相位頻率產生電路500的回授端。
請參照圖1，控制電路140可以藉由改變小數碼Cf來改變回授信號Ffb的相位。因此，小數除頻器100可以實現多模數(multi-modulus)的小數除頻器。除此之外，由於選擇器130是利用除頻器110所輸出的低頻率時脈信號111實現小數除頻功能(而不是用高頻率的輸出時脈信號Fout)，因此小數除頻器100可以降低量化誤差，且降低功耗。
圖5是依照本發明一實施例說明圖1所示多相位頻率產生電路500的電路方塊示意圖。圖5所示小數除頻器100可以參照圖1至圖4相關說明而類推，故不再贅述。於圖5所示實施例中，多相位頻率產生電路500包括控制電壓產生電路510以及壓控振盪器(voltage controlled oscillator，VCO)520。控制電壓產生電路510依據參考信號Fref與回授信號Ffb而對應產生控制電壓Vc。舉例來說，控制電壓產生電路510可以偵測/比較參考信號Fref與回授信號Ffb二者之間的頻率差及/或相位差。依據頻率差及/或相位差，控制電壓產生電路510可以對應產生/調整控制電壓Vc。控制電壓產生電路510可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知頻率偵測電路或習知相位偵測電路可以被用來實現控制電壓產生電路510。
壓控振盪器520的控制端耦接至控制電壓產生電路510的輸出端，以接收控制電壓Vc。依據控制電壓Vc的控制，壓控 振盪器520可以對應產生輸出時脈信號Fout與所述多個取樣時脈信號Fs。輸出時脈信號Fout與所述多個取樣時脈信號Fs的頻率是響應於控制電壓Vc。壓控振盪器520可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知壓控振盪電路可以被用來實現壓控振盪器520。
圖6是依照本發明一實施例說明圖1與圖5所示控制電路140，以及圖5所示控制電壓產生電路510的電路方塊示意圖。圖6所示除頻器110、取樣器120、選擇器130與壓控振盪器520可以參照圖1至圖5相關說明而類推，故不再贅述。
於圖6所示實施例中，控制電壓產生電路510包括相位頻率偵測器(phase frequency detector,PFD)511、電荷泵(charge pump)512以及回路濾波器(loop filter)513。相位頻率偵測器511可以偵測參考信號Fref與回授信號Ffb的頻率差或相位差，而對應產生偵測結果。在一些實施例中(但不限於此)，所述偵測結果可以是兩個數位訊號，分別是上拉訊號以及下拉訊號。相位頻率偵測器511可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知相位頻率偵測電路可以被用來實現相位頻率偵測器511。
電荷泵512的輸入端耦接至相位頻率偵測器511的輸出端，以接收所述偵測結果。電荷幫浦512可以將所述偵測結果轉換為控制電壓。電荷泵512可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知電荷泵電路可以被用來實現電荷 泵512。
回路濾波器513的輸入端耦接至電荷泵512的輸出端以接收控制電壓。回路濾波器513的輸出端耦接至壓控振盪器520的控制端以提供經過濾的控制電壓Vc。回路濾波器513可過濾電荷幫浦512所輸出的控制電壓之高頻部分，然後將經過濾的控制電壓Vc提供給壓控振盪器520的控制端。回路濾波器513可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知回路濾波電路或習知低通電路可以被用來實現回路濾波器513。
壓控振盪器520將此控制電壓Vc轉換為對應的振盪訊號(輸出時脈信號Fout與所述多個取樣時脈信號Fs)。除頻器110可以調降高頻率的輸出時脈信號Fout的頻率，以產生低頻率的經除頻時脈信號111。取樣器120與選擇器130可以依照小數碼Cf而對應微調所述經除頻時脈信號111的相位，並將經微調相位的信號111作為回授信號Ffb。此回授信號Ffb被回授至相位頻率偵測器511，以便和參考信號Fref比較。
於圖6所示實施例中，控制電路140包括三角積分調變器(delta-sigma modulator，△Σ modulator)141、加法器142、有限脈衝響應(Finite Impulse Response，FIR)濾波器143以及除法器144。三角積分調變器141、有限脈衝響應濾波器143以及除法器144所需的操作時脈可以由回授信號Ffb提供。在其他實施例中，依照實際設計需求，三角積分調變器141、有限脈衝響應濾波器143或除法器144可能不需要操作時脈。
三角積分調變器141接收正整數參數K並進行三角積分(delta-sigma，△Σ)調變，以獲得小數除頻比率(fractional dividing ratio)。正整數參數K可以依照設計需求而設定，或由前級控制電路(未繪示)動態決定。在其他實施例中，正整數參數K可以由使用者動態調整。三角積分調變器141可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知三角積分調變電路可以被用來實現三角積分調變器141。
加法器142的第一輸入端耦接至三角積分調變器141的輸出端，以接收所述小數除頻比率。加法器142的第二輸入端接收整數參數M。整數參數M可以依照設計需求而設定，或由前級控制電路(未繪示)動態決定。在其他實施例中，整數參數M可以由使用者動態調整。加法器142可以用任何方式實現。在一些實施例中(不限於此)，習知加法電路可以被用來實現加法器142。
舉例來說，在一些實施例中(但不限於此)，三角積分調變器141所輸出的小數除頻比率可以是K/2b，而加法器142所輸出的除頻參數可以是M+(K/2b)，其中b為三角積分調變器141內部累加器的位元數量。
有限脈衝響應濾波器143的輸入端耦接至加法器142的輸出端，以接收除頻參數。有限脈衝響應濾波器143的輸出端耦接至除法器144的輸入端，以提供經濾波值。有限脈衝響應濾波器143可以用任何方式實現。在一些實施例中(不限於此)，習知有限脈衝響應濾波電路可以被用來實現有限脈衝響應濾波器 143。在另一些實施例中，有限脈衝響應濾波器143可以是N階數(N-taps)的FIR濾波器，其中N為取樣時脈信號Fs的相位數量。
除法器144的輸入端耦接至有限脈衝響應濾波器143的輸出端，以接收經濾波值。除法器144將該經濾波值除以除數N而獲得商數。其中，該商數的小數部份作為小數碼Cf而被提供給選擇器130的控制端，而該商數的整數部份作為整數碼Ci而被提供給除頻器110。除頻器110可以將輸出時脈信號Fout的頻率除以整數碼Ci(該商數整數部份)所代表的整數值，而決定該經除頻時脈信號111的頻率。舉例來說，假設整數碼Ci所代表的整數值為8，而輸出時脈信號Fout的頻率為f，則該經除頻時脈信號111的頻率為f/8。
圖1與圖5所示控制電路140的實現方式不應受限於圖6。舉例來說，圖7是依照本發明另一實施例說明圖1與圖5所示控制電路140的電路方塊示意圖。圖7所示除頻器110、取樣器120、選擇器130、控制電壓產生電路510與壓控振盪器520可以參照圖1至圖6相關說明而類推，故不再贅述。
於圖7所示實施例中，控制電路140包括三角積分調變器141、有限脈衝響應濾波器143以及除法器144。三角積分調變器接收正整數參數K並進行三角積分調變，以獲得小數除頻比率。有限脈衝響應濾波器143的輸入端耦接至三角積分調變器141的輸出端，以接收該小數除頻比率。除法器的輸入端耦接至有限脈衝響應濾波器143的輸出端，以接收經濾波值。除法器144將 該經濾波值除以除數N而獲得該小數碼Cf，以及將該小數碼Cf輸出給選擇器130的控制端。圖7所示三角積分調變器141、有限脈衝響應濾波器143以及除法器144可以參照圖6相關說明而類推，故不再贅述。
於圖7所示實施例中，整數參數M可以直接提供給除頻器110。除頻器110可以將輸出時脈信號Fout的頻率除以整數參數M所代表的整數值，而決定該經除頻時脈信號111的頻率。舉例來說，假設整數參數M所代表的整數值為4，而輸出時脈信號Fout的頻率為f，則該經除頻時脈信號111的頻率為f/4。取樣器120與選擇器130可以依照小數碼Cf而對應微調所述經除頻時脈信號111的相位，並將經微調相位的信號111作為回授信號Ffb。此回授信號Ffb被回授至相位頻率偵測器511，以便和參考信號Fref比較。
圖8是依照本發明一實施例說明圖7所示有限脈衝響應濾波器143的電路方塊示意圖。圖8所示有限脈衝響應濾波器143包括N個延遲單元DL_1、DL_2、…、DL_N以及一個加法器ADD，其中整數N為取樣時脈信號Fs的相位數量。取樣時脈信號Fs的相位數量N可以依照設計需求而決定。延遲單元DL_1~DL_N，相互串聯而成為一個延遲單元串。該延遲單元串的輸入端作為有限脈衝響應濾波器143的輸入端。加法器ADD的多個輸入端分別耦接至有限脈衝響應濾波器143的輸入端以及延遲單元DL_1~DL_N的輸出端。加法器ADD的輸出端作為有限脈衝響應濾波器 143的輸出端，以輸出該經濾波值給除法器144的輸入端。圖8所示有限脈衝響應濾波器143為N階數(N-taps)的FIR濾波器。
圖9是依照本發明又一實施例說明圖1與圖5所示控制電路140的電路方塊示意圖。圖9所示除頻器110、取樣器120、選擇器130、控制電壓產生電路510與壓控振盪器520可以參照圖1至圖6相關說明而類推，故不再贅述。
於圖9所示實施例中，控制電路140包括三角積分調變器141以及加法器142。三角積分調變器141接收正整數參數K並進行三角積分調變，以獲得小數除頻比率。加法器142的第一輸入端耦接至三角積分調變器141的輸出端，以接收該小數除頻比率。加法器的第二輸入端接收整數參數M。圖9所示三角積分調變器141以及加法器142可以參照圖6相關說明而類推，故不再贅述。
於圖9所示實施例中，加法器142的輸出端輸出整數碼Ci與小數碼Cf。小數碼Cf被提供給選擇器130的控制端。整數碼Ci被提供給除頻器110。除頻器110將輸出時脈信號Fout的頻率除以整數碼Ci所代表的整數值，而決定經除頻時脈信號111的頻率。舉例來說，假設整數碼Ci所代表的整數值為2，而輸出時脈信號Fout的頻率為f，則該經除頻時脈信號111的頻率為f/2。取樣器120與選擇器130可以依照小數碼Cf而對應微調所述經除頻時脈信號111的相位，並將經微調相位的信號111作為回授信號Ffb。此回授信號Ffb被回授至相位頻率偵測器511，以便和參 考信號Fref比較。
圖10是依照本發明再一實施例說明圖1與圖5所示控制電路140的電路方塊示意圖。圖10所示除頻器110、取樣器120、選擇器130、控制電壓產生電路510與壓控振盪器520可以參照圖1至圖6相關說明而類推，故不再贅述。
於圖10所示實施例中，控制電路140包括三角積分調變器141。三角積分調變器141接收正整數參數K並進行三角積分調變，以獲得小數除頻比率。此小數除頻比率可以作為小數碼Cf而被提供給選擇器130的控制端。圖10所示三角積分調變器141可以參照圖6相關說明而類推，故不再贅述。
於圖10所示實施例中，整數參數M可以直接提供給除頻器110。除頻器110可以將輸出時脈信號Fout的頻率除以整數參數M所代表的整數值，而決定該經除頻時脈信號111的頻率。舉例來說，假設整數參數M所代表的整數值為8，而輸出時脈信號Fout的頻率為f，則該經除頻時脈信號111的頻率為f/8。取樣器120與選擇器130可以依照小數碼Cf而對應微調所述經除頻時脈信號111的相位，並將經微調相位的信號111作為回授信號Ffb。此回授信號Ffb被回授至相位頻率偵測器511，以便和參考信號Fref比較。
圖11是依照本發明另一實施例說明圖1所示多相位頻率產生電路500的電路方塊示意圖。圖11所示除頻器110、取樣器120、選擇器130與控制電路140可以參照圖1至圖5相關說明而 類推，故不再贅述。於圖11所示實施例中，控制電路140包括三角積分調變器141以及加法器142。圖11所示三角積分調變器141與加法器142可以參照圖9相關說明而類推，故不再贅述。
於圖11所示實施例中，多相位頻率產生電路500包括控制碼產生電路530以及數位控制振盪器(digital control oscillator,DCO)540。控制碼產生電路530依據參考信號Fref與回授信號Ffb而對應產生控制碼Cc。舉例來說，控制碼產生電路530可以偵測/比較參考信號Fref與回授信號Ffb二者之間的頻率差及/或相位差。依據頻率差及/或相位差，控制碼產生電路530可以對應產生/調整控制碼Cc。控制碼產生電路530可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知頻率偵測數位電路或習知相位偵測數位電路可以被用來實現控制碼產生電路530。
數位控制振盪器540的控制端耦接至控制碼產生電路530的輸出端，以接收該控制碼Cc。依照該控制碼Cc的控制，數位控制振盪器540可以對應產生輸出時脈信號Fout與所述多個取樣時脈信號Fs。輸出時脈信號Fout與所述多個取樣時脈信號Fs的頻率響應於該控制碼Cc。數位控制振盪器540可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知數位振盪電路可以被用來實現數位控制振盪器540。
於圖11所示實施例中，控制碼產生電路530包括數位相位偵測器531以及數位回路濾波器(digital loop filter)532。數位相位偵測器531偵測參考信號Fref與回授信號Ffb的相位差而對 應產生偵測結果。數位相位偵測器531可以用任何方式實現。在一些實施例中(不限於此)，習知相位偵測數位電路可以被用來實現數位相位偵測器531。舉例來說，數位相位偵測器531可以是砰砰相位偵測器(Bang-Bang Phase Detector,BBPD)或是其他二元(binary)相位偵測器。
數位回路濾波器532的輸入端耦接至數位相位偵測器531的輸出端，以接收該偵測結果。數位回路濾波器532的輸出端耦接至數位控制振盪器540的控制端，以提供經過濾的該控制碼Cc。數位回路濾波器532可過濾數位相位偵測器531所輸出的偵測結果之高頻部分，然後將經過濾的控制碼Cc提供給數位控制振盪器540的控制端。數位回路濾波器532可以用任何方式實現。舉例來說，在一些實施例中(不限於此)，習知數位濾波電路可以被用來實現數位回路濾波器532。
數位控制振盪器540將此控制碼Cc轉換為對應的振盪訊號(輸出時脈信號Fout與所述多個取樣時脈信號Fs)。除頻器110可以調降高頻率的輸出時脈信號Fout的頻率，以產生低頻率的經除頻時脈信號111。除頻器110將輸出時脈信號Fout的頻率除以整數碼Ci所代表的整數值，而決定經除頻時脈信號111的頻率。舉例來說，假設整數碼Ci所代表的整數值為16，而輸出時脈信號Fout的頻率為f，則該經除頻時脈信號111的頻率為f/16。取樣器120與選擇器130可以依照小數碼Cf而對應微調所述經除頻時脈信號111的相位，並將經微調相位的信號111作為回授信號Ffb。 此回授信號Ffb被回授至相位頻率偵測器511，以便和參考信號Fref比較。
圖12是依照本發明又一實施例說明圖1所示時脈產生裝置10的電路方塊示意圖。圖12所示除頻器110、取樣器120、選擇器130與控制電路140可以參照圖1至圖6相關說明而類推，故不再贅述。於圖12所示實施例中，控制電路140包括三角積分調變器141、加法器142、有限脈衝響應濾波器143以及除法器144。圖12所示三角積分調變器141、加法器142、有限脈衝響應濾波器143以及除法器144可以參照圖6相關說明而類推，故不再贅述。於圖12所示實施例中，多相位頻率產生電路500包括數位相位偵測器531、數位回路濾波器532以及數位控制振盪器540。圖12所示數位相位偵測器531、數位回路濾波器532以及數位控制振盪器540可以參照圖11相關說明而類推，故不再贅述。
綜上所述，本發明實施例所述除頻器110可以調降高頻率的輸出時脈信號Fout的頻率，以產生低頻率的經除頻時脈信號111。取樣器120與選擇器130可以依照小數碼Cf而對應微調所述經除頻時脈信號111的相位，並將經微調相位的信號111作為回授信號Ffb。也就是說，控制電路140可以藉由改變小數碼Cf來改變回授信號Ffb的相位。因此，小數除頻器100可以實現多模數(multi-modulus)的小數除頻器。除此之外，由於選擇器130是利用除頻器110所輸出的低頻率時脈信號111實現小數除頻功能(而不是用高頻率的輸出時脈信號Fout)，因此小數除頻器100 可以降低量化誤差，且降低功耗。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧時脈產生裝置
100‧‧‧小數除頻器
110‧‧‧除頻器
111‧‧‧經除頻時脈信號
120‧‧‧取樣器
121‧‧‧取樣結果
130‧‧‧選擇器
140‧‧‧控制電路
500‧‧‧多相位頻率產生電路
Cf‧‧‧小數碼
Fref‧‧‧參考信號
Ffb‧‧‧回授信號
Fout‧‧‧輸出時脈信號
Fs‧‧‧取樣時脈信號

Claims (18)

  1. 一種小數除頻器，包括：一除頻器，其輸入端耦接至一多相位頻率產生電路的輸出端以接收一輸出時脈信號；多個取樣器，其輸入端共同耦接至該除頻器的輸出端以接收一經除頻時脈信號，而該些取樣器的觸發端耦接至該多相位頻率產生電路以分別接收多個取樣時脈信號，其中該些取樣時脈信號的頻率相同但相位互不相同；一選擇器，其多個輸入端分別耦接至該些取樣器的輸出端，而該選擇器的一輸出端耦接至該多相位頻率產生電路的一回授端；以及一控制電路，提供一小數碼至該選擇器的控制端以控制該選擇器選擇性地將該些取樣器其中一者的輸出端耦接至該多相位頻率產生電路的該回授端，其中該控制電路包括：一三角積分調變器，接收一正整數參數並進行三角積分調變，以獲得一小數除頻比率；一加法器，其第一輸入端耦接至該三角積分調變器的輸出端以接收該小數除頻比率，而該加法器的第二輸入端接收一整數參數；一有限脈衝響應濾波器，其輸入端耦接至該加法器的輸出端以接收一除頻參數；以及一除法器，其輸入端耦接至該有限脈衝響應濾波器的輸 出端以接收一經濾波值，該除法器將該經濾波值除以一除數N而獲得一商數，其中N為整數；其中該商數的小數部份被提供給該選擇器的該控制端作為該小數碼；以及其中該商數的整數部份被提供給該除頻器，而該除頻器將該輸出時脈信號的頻率除以該整數部份所代表的一整數值而決定該經除頻時脈信號的頻率。
  2. 如申請專利範圍第1項所述的小數除頻器，其中該除頻器將該輸出時脈信號的頻率除以一整數碼所代表的一整數值，以決定該經除頻時脈信號的頻率。
  3. 如申請專利範圍第1項所述的小數除頻器，其中該些取樣器為正反器或閂鎖器。
  4. 如申請專利範圍第1項所述的小數除頻器，其中該選擇器包括多工器。
  5. 如申請專利範圍第1項所述的小數除頻器，其中假設該正整數參數為K，而該整數參數為M，則該小數除頻比率為K/2b，而該除頻參數為M+(K/2b)，其中b為該三角積分調變器內部一累加器的位元數量。
  6. 一種小數除頻器，包括：一除頻器，其輸入端耦接至一多相位頻率產生電路的輸出端以接收一輸出時脈信號；多個取樣器，其輸入端共同耦接至該除頻器的輸出端以接收 一經除頻時脈信號，而該些取樣器的觸發端耦接至該多相位頻率產生電路以分別接收多個取樣時脈信號，其中該些取樣時脈信號的頻率相同但相位互不相同；一選擇器，其多個輸入端分別耦接至該些取樣器的輸出端，而該選擇器的一輸出端耦接至該多相位頻率產生電路的一回授端；以及一控制電路，提供一小數碼至該選擇器的控制端以控制該選擇器選擇性地將該些取樣器其中一者的輸出端耦接至該多相位頻率產生電路的該回授端，其中該控制電路包括：一三角積分調變器，接收一正整數參數並進行三角積分調變，以獲得一小數除頻比率；一有限脈衝響應濾波器，其輸入端耦接至該三角積分調變器的輸出端以接收該小數除頻比率；以及一除法器，其輸入端耦接至該有限脈衝響應濾波器的輸出端以接收一經濾波值，該除法器將該經濾波值除以一除數N而獲得該小數碼，以及將該小數碼輸出給該選擇器的該控制端，其中N為整數。
  7. 如申請專利範圍第6項所述的小數除頻器，其中該有限脈衝響應濾波器包括：N個延遲單元，相互串聯而成為一延遲單元串，該延遲單元串的輸入端作為該有限脈衝響應濾波器的該輸入端，其中N為整數；以及 一加法器，其多個輸入端分別耦接至該些延遲單元的輸出端，而該加法器的輸出端作為該有限脈衝響應濾波器的該輸出端以輸出該經濾波值。
  8. 一種時脈產生裝置，包括：一多相位頻率產生電路，依據一參考信號與一回授信號而對應產生一輸出時脈信號與多個取樣時脈信號，其中該些取樣時脈信號的頻率相同但相位互不相同；以及一小數除頻器，該小數除頻器包括：一除頻器，其輸入端耦接至該多相位頻率產生電路的輸出端以接收該輸出時脈信號；多個取樣器，其輸入端共同耦接至該除頻器的輸出端以接收一經除頻時脈信號，而該些取樣器的觸發端耦接至該多相位頻率產生電路以分別接收該些取樣時脈信號；一選擇器，其多個輸入端分別耦接至該些取樣器的輸出端，而該選擇器的一輸出端耦接至該多相位頻率產生電路的一回授端以供應該回授信號；以及一控制電路，提供一小數碼至該選擇器的控制端以控制該選擇器選擇性地將該些取樣器其中一者的輸出端耦接至該多相位頻率產生電路的該回授端，其中該控制電路包括：一三角積分調變器，接收一正整數參數並進行三角積分調變，以獲得一小數除頻比率；一加法器，其第一輸入端耦接至該三角積分調變器 的輸出端以接收該小數除頻比率，而該加法器的第二輸入端接收一整數參數；一有限脈衝響應濾波器，其輸入端耦接至該加法器的輸出端以接收一除頻參數；以及一除法器，其輸入端耦接至該有限脈衝響應濾波器的輸出端以接收一經濾波值，該除法器將該經濾波值除以一除數N而獲得一商數，其中N為整數；其中該商數的小數部份被提供給該選擇器的該控制端作為該小數碼；以及其中該商數的整數部份被提供給該除頻器，而該除頻器將該輸出時脈信號的頻率除以該整數部份所代表的一整數值而決定該經除頻時脈信號的頻率。
  9. 如申請專利範圍第8項所述的時脈產生裝置，其中該除頻器將該輸出時脈信號的頻率除以一整數碼所代表的一整數值，以決定該經除頻時脈信號的頻率。
  10. 如申請專利範圍第8項所述的時脈產生裝置，其中該些取樣器為正反器或閂鎖器。
  11. 如申請專利範圍第8項所述的時脈產生裝置，其中該選擇器包括多工器。
  12. 如申請專利範圍第8項所述的時脈產生裝置，其中假設該正整數參數為K，而該整數參數為M，則該小數除頻比率為K/2b，而該除頻參數為M+(K/2b)，其中b為該三角積分調變器內 部一累加器的位元數量。
  13. 一種時脈產生裝置，包括：一多相位頻率產生電路，依據一參考信號與一回授信號而對應產生一輸出時脈信號與多個取樣時脈信號，其中該些取樣時脈信號的頻率相同但相位互不相同；以及一小數除頻器，該小數除頻器包括：一除頻器，其輸入端耦接至該多相位頻率產生電路的輸出端以接收該輸出時脈信號；多個取樣器，其輸入端共同耦接至該除頻器的輸出端以接收一經除頻時脈信號，而該些取樣器的觸發端耦接至該多相位頻率產生電路以分別接收該些取樣時脈信號；一選擇器，其多個輸入端分別耦接至該些取樣器的輸出端，而該選擇器的一輸出端耦接至該多相位頻率產生電路的一回授端以供應該回授信號；以及一控制電路，提供一小數碼至該選擇器的控制端以控制該選擇器選擇性地將該些取樣器其中一者的輸出端耦接至該多相位頻率產生電路的該回授端，其中該控制電路包括：一三角積分調變器，接收一正整數參數並進行三角積分調變，以獲得一小數除頻比率；一有限脈衝響應濾波器，其輸入端耦接至該三角積分調變器的輸出端以接收該小數除頻比率；以及一除法器，其輸入端耦接至該有限脈衝響應濾波器 的輸出端以接收一經濾波值，該除法器將該經濾波值除以一除數N而獲得該小數碼，以及將該小數碼輸出給該選擇器的該控制端，其中N為整數。
  14. 如申請專利範圍第13項所述的時脈產生裝置，其中該有限脈衝響應濾波器包括：N個延遲單元，相互串聯而成為一延遲單元串，該延遲單元串的輸入端作為該有限脈衝響應濾波器的該輸入端，其中N為整數；以及一加法器，其多個輸入端分別耦接至該些延遲單元的輸出端，而該加法器的輸出端作為該有限脈衝響應濾波器的該輸出端以輸出該經濾波值。
  15. 如申請專利範圍第13項所述的時脈產生裝置，其中該多相位頻率產生電路包括：一控制電壓產生電路，依據該參考信號與該回授信號而對應產生一控制電壓；以及一壓控振盪器，其控制端耦接至該控制電壓產生電路的輸出端以接收該控制電壓，以及產生該輸出時脈信號與該些取樣時脈信號，其中該輸出時脈信號與該些取樣時脈信號的頻率響應於該控制電壓。
  16. 如申請專利範圍第15項所述的時脈產生裝置，其中該控制電壓產生電路包括：一相位頻率偵測器，偵測該參考信號與該回授信號的頻率差 或相位差而對應產生一偵測結果；一電荷泵，其輸入端耦接至該相位頻率偵測器的輸出端以接收該偵測結果；以及一回路濾波器，其輸入端耦接至該電荷泵的輸出端，而該回路濾波器的輸出端耦接至該壓控振盪器的該控制端以提供該控制電壓。
  17. 如申請專利範圍第13項所述的時脈產生裝置，其中該多相位頻率產生電路包括：一控制碼產生電路，依據該參考信號與該回授信號而對應產生一控制碼；以及一數位控制振盪器，其控制端耦接至該控制碼產生電路的輸出端以接收該控制碼，以及產生該輸出時脈信號與該些取樣時脈信號，其中該輸出時脈信號與該些取樣時脈信號的頻率響應於該控制碼。
  18. 如申請專利範圍第17項所述的時脈產生裝置，其中該控制碼產生電路包括：一數位相位偵測器，偵測該參考信號與該回授信號的相位差而對應產生一偵測結果；以及一數位回路濾波器，其輸入端耦接至該數位相位偵測器的輸出端以接收該偵測結果，而該數位回路濾波器的輸出端耦接至該數位控制振盪器的該控制端以提供該控制碼。
TW103132836A 2014-09-23 2014-09-23 時脈產生裝置與其小數除頻器 TWI551054B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103132836A TWI551054B (zh) 2014-09-23 2014-09-23 時脈產生裝置與其小數除頻器
US14/527,779 US9385733B2 (en) 2014-09-23 2014-10-30 Clock generating apparatus and fractional frequency divider thereof
CN201410620921.8A CN105634443B (zh) 2014-09-23 2014-11-06 时钟产生装置与其小数分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103132836A TWI551054B (zh) 2014-09-23 2014-09-23 時脈產生裝置與其小數除頻器

Publications (2)

Publication Number Publication Date
TW201613274A TW201613274A (en) 2016-04-01
TWI551054B true TWI551054B (zh) 2016-09-21

Family

ID=55526732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132836A TWI551054B (zh) 2014-09-23 2014-09-23 時脈產生裝置與其小數除頻器

Country Status (3)

Country Link
US (1) US9385733B2 (zh)
CN (1) CN105634443B (zh)
TW (1) TWI551054B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569582B (zh) * 2015-09-04 2017-02-01 晨星半導體股份有限公司 時脈資料回復裝置、時脈資料回復方法及相位偵測器
CN106209094B (zh) * 2016-07-01 2018-10-30 中国电子科技集团公司第五十八研究所 一种基于fpga 50%占空比小数分频的实现方法
CN107769777B (zh) * 2017-09-27 2021-09-24 凌阳成芯科技(成都)有限公司 一种除数可选的除频器及其除频方法
US10236889B1 (en) * 2018-02-17 2019-03-19 Ambarella, Inc. Multi-GHz fully synthesizable CMOS fractional divider
JP7324013B2 (ja) 2019-02-15 2023-08-09 キヤノン株式会社 分数分周器および周波数シンセサイザ
CN113740719B (zh) * 2021-09-02 2024-05-14 上海壁仞科技股份有限公司 芯片以及芯片测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198311A1 (en) * 2002-04-19 2003-10-23 Wireless Interface Technologies, Inc. Fractional-N frequency synthesizer and method
US6756828B2 (en) * 1998-07-24 2004-06-29 Gct Semiconductor, Inc. Phase lock loop (PLL) apparatus and method
CN102075186B (zh) * 2009-11-24 2012-10-31 中国科学院微电子研究所 一种∑δ分数锁相环改良结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310498B1 (en) * 1998-12-09 2001-10-30 Agere Systems Guardian Corp. Digital phase selection circuitry and method for reducing jitter
US6157694A (en) 1998-12-09 2000-12-05 Lucent Technologies, Inc. Fractional frequency divider
JP4587620B2 (ja) * 2001-09-10 2010-11-24 ルネサスエレクトロニクス株式会社 クロック制御方法と分周回路及びｐｌｌ回路
US7035367B2 (en) * 2001-09-26 2006-04-25 Nokia Corporation Fractional multi-modulus prescaler
JP4063001B2 (ja) * 2002-07-19 2008-03-19 日本電気株式会社 多相クロック生成回路
US7061331B2 (en) * 2004-02-02 2006-06-13 Agere Systems Inc. Clock generation circuits providing slewing of clock frequency
US7560962B2 (en) * 2006-12-12 2009-07-14 Texas Instruments Incorporated Generating an output signal with a frequency that is a non-integer fraction of an input signal
TW200832925A (en) * 2007-01-26 2008-08-01 Sunplus Technology Co Ltd Phase locked loop with phase rotation for spreading spectrum

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756828B2 (en) * 1998-07-24 2004-06-29 Gct Semiconductor, Inc. Phase lock loop (PLL) apparatus and method
US20030198311A1 (en) * 2002-04-19 2003-10-23 Wireless Interface Technologies, Inc. Fractional-N frequency synthesizer and method
CN102075186B (zh) * 2009-11-24 2012-10-31 中国科学院微电子研究所 一种∑δ分数锁相环改良结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chun-Huat Heng and Bang-Sup Song, "A 1.8-GHz CMOS fractional-N frequency synthesizer with randomized multiphase VCO," in IEEE Journal of Solid-State Circuits, vol. 38, no. 6, pp. 848-854, June 2003. *

Also Published As

Publication number Publication date
US20160087636A1 (en) 2016-03-24
TW201613274A (en) 2016-04-01
CN105634443A (zh) 2016-06-01
US9385733B2 (en) 2016-07-05
CN105634443B (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
TWI551054B (zh) 時脈產生裝置與其小數除頻器
EP2332258B1 (en) Techniques for generating fractional clock signals
CN106059574B (zh) 用于数字化相位差的电路、pll电路及用于其的方法
US9438257B1 (en) Programmable frequency divider providing output with reduced duty-cycle variations over a range of divide ratios
US8891725B2 (en) Frequency divider with improved linearity for a fractional-N synthesizer using a multi-modulus prescaler
KR100865662B1 (ko) 노이즈 형성 디지털 주파수 합성
TW200935749A (en) Phase-locked loop circuits
TW200835159A (en) Digital delay line based frequency synthesizer and related method
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
EP2571165B1 (en) Accumulator type fractional-n pll synthesizer and control method thereof
JP7324013B2 (ja) 分数分周器および周波数シンセサイザ
JP2009284053A (ja) ディジタル位相検出器およびｐｌｌ
US8995599B1 (en) Techniques for generating fractional periodic signals
US8004320B2 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
US7180339B2 (en) Synthesizer and method for generating an output signal that has a desired period
WO2021036775A1 (zh) 信号生成电路及其方法、数字时间转换电路及其方法
EP4175180A1 (en) Circuitry and methods for fractional division of high-frequency clock signals
JP2007053685A (ja) 半導体集積回路装置
EP3985876A1 (en) Fractional-n phase-locked loop and sliced charge pump control method thereof
TWI530102B (zh) 數位式鎖相迴路及其相位頻率偵測器模組
KR102435183B1 (ko) 주파수 고정 루프, 전자 디바이스, 및 주파수 생성 방법
JP5225229B2 (ja) Ｐｌｌ回路
Vezant et al. Direct digital synthesis-based all-digital phase-locked loop
JP2006270739A (ja) Ｐｌｌのロック検出回路
JP2005244648A (ja) デジタルｐｌｌ回路