CN105306022A - 一种用于异步电路四相位握手协议的非对称延时装置 - Google Patents
一种用于异步电路四相位握手协议的非对称延时装置 Download PDFInfo
- Publication number
- CN105306022A CN105306022A CN201510887564.6A CN201510887564A CN105306022A CN 105306022 A CN105306022 A CN 105306022A CN 201510887564 A CN201510887564 A CN 201510887564A CN 105306022 A CN105306022 A CN 105306022A
- Authority
- CN
- China
- Prior art keywords
- input
- door
- output
- interconnected
- liang
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种新型的可用于异步电路四相位握手协议的非对称延时电路装置。该装置包含延时逻辑电路和反馈控制电路，其中反馈控制电路包含第一输入端、第二输入端以及第三输入端，第一输入端与输入的对称控制信号连接，第二输入端与延时逻辑电路的输出端连接，第三输入端与非对称延时装置的输出端反馈连接，反馈控制电路根据第一输入端和第二输入端的输入以及第三输入端的反馈输入，在输出端产生一非对称控制信号。本发明在可靠实现非对称延时功能的同时，能够对异步电路的后续数据处理请求作出快速反应，从而避免了非对称延时特性的失效。<!-- 2 -->
Description
技术领域
本发明属于微电子学与固体电子学的超大规模集成电路，涉及一种非对称延时装置，尤其是一种用于异步电路四相位握手协议的非对称延时装置。
背景技术
现代集成电路设计中，通常采用消除了全局时钟信号的异步电路。异步电路利用数据发送级和数据接收级之间的握手协议，解除了全局时钟信号对电路性能的限制，从而能够发挥每一级数据处理电路的最高性能。
图1即为简单的异步电路结构示意图，其中Ca和Cb为组合电路，用于实现本级流水线的运算功能。Ra和Rb代表寄存器，用于存放本级流水线的运算结果。Ca和Ra组成流水线的第一级，Cb和Rb组成流水线的第二级。ctrl_a和ctrl_b分别为第一级流水线和第二级流水线的控制单元。控制单元能够接受前一级流水线发出的请求信号并给出反馈信号，同时产生驱动本级寄存器的本地时钟信号，并向后一级流水线发出请求信号并接受后一级流水线的反馈信号。
异步电路中通常采用四相位握手协议，利用电平高低表示请求信号，易于电路的设计实现。四相位握手协议的过程如图2所示，req信号代表某一级控制模块发出的请求信号，ack代表该控制模块接收到的反馈信号。
例如图1中所示电路，第一级流水线控制单元ctrl_a接收到前一级流水线发来的req请求信号后，产生本地时钟信号将接收到的数据存放到寄存器Ra中，并将ack反馈信号置为1，表明该请求已经被接收，同时产生req请求信号送给第二级流水线。第二级流水线控制单元ctrl_b接收到req请求信号，若Rb处于空闲状态，则crtl_b就会立即产生本地始终信号clk_b将数据锁存在Rb中。前一级流水线收到ack反馈信号则将req请求信号置为0，对req信号进行复位，第一级流水线据此将ack反馈信号置为0，对ack信号进行复位。
在这种异步电路中，Ra输出的数据到达Rb的输入端之前，会首先经过组合电路Cb进行一系列运算，而组合逻辑Cb的延时是不可忽略的。因此，在四相位握手协议中，当请求信号由低电平变为高电平时，表明有新的请求信号产生，此时需要采用delay单元对组合逻辑电路Cb进行延时匹配；而当请求信号由高电平转变为低电平时，表明对整个握手信号进行复位，此时电路中仅有控制部分工作，而数据运算部分无任何有效工作，因此，请求信号由高电平变为低电平的过程无需进行延时匹配。也就是说，delay单元需要对输入信号的上升沿进行延时，而对于信号的下降沿则可以无延时快速传输，即实现非对称延时。专利文献CN1855080A中公开了一种常用的非对称延时单元。如图3所示，其中A为输入信号，Y为输出信号。输入信号A分为两路，一路直接接到二输入“与门”的一个输入端I1，而另一路信号则首先经过延时单元dly1后再接至二输入“与门”的另一个输入端I0。如图4所示，通过调节dly1单元的延时t1，可以调节该电路对输入信号A的上升沿的延时t1+t2，对下降沿的延时为t2。即该电路对于输入信号A的上升沿和下降沿的传输延时是不对称的。
但是，在异步电路中，需要加快握手协议中的信号复位过程，当数据发送端接收到数据接收端返回的ack信号复位消息后，应当可以立即发送新的请求，从而提高信号处理的效率。在这种情况下，如图4所示，由于A信号第二个上升沿与第一个下降沿之间的延迟时间t3<t1，即第二个上升沿到来之前，电路中的信号b未达到稳定状态，电路也因此失去了对A信号第二个上升沿的长延迟特性，该延时单元的非对称特性将会消失。因此，现有的这种延时单元无法用于实现异步电路的四相位握手协议。
发明内容
鉴于目前非对称延时电路用于异步电路四相位握手协议时所存在的问题，本发明提出一种新的非对称延时装置，在实现非对称延时功能的同时，可以对异步电路的后续数据处理请求作出快速反应，从而解决一般非对称延时电路延时特性失效的问题。
本发明提供一种用于异步电路四相位握手协议的非对称延时装置，其特征在于，所述非对称延时装置包含延时逻辑电路和反馈控制电路，其中，所述延时逻辑电路的输入端与输入的对称控制信号连接；所述反馈控制电路包含第一输入端、第二输入端以及第三输入端，所述第一输入端与输入的对称控制信号连接，所述第二输入端与所述延时逻辑电路的输出端连接，所述第三输入端与所述非对称延时装置的输出端反馈连接，所述反馈控制电路根据第一输入端和第二输入端的输入以及第三输入端的反馈输入，在输出端产生一非对称控制信号。
其中，所述非对称延时装置输出的非对称控制信号的上升沿，与输入的对称控制信号的上升沿之间的延迟时间为t1；所述非对称延时装置输出的非对称控制信号的下降沿，与输入的对称控制信号的下降沿之间的延迟时间为t2，其中t2<t1。
其中，输出的非对称控制信号出现下降沿后，输入的对称控制信号的下降沿与下一个上升沿之间的延迟时间为t3，其中t3<t1。
其中，所述延时逻辑电路包含多个延时单元，每个所述延时单元选自下列任一种单元或其组合：缓冲器、反向器或传输门。
其中，所述反馈控制电路包括一个反向器(dly2)、一个三输入与门(dly3)、一个两输入与门(dly4)和一个两输入或门(dly5)；所述反相器(dly2)的输入端与所述延时逻辑电路(dly1)的输出端相互连接，作为所述反馈控制电路的所述第二输入端；所述三输入与门(dly3)的第一个输入端(I0)与所述反向器(dly2)的输出端相互连接，所述三输入与门(dly3)的第二个输入端(I1)与所述延时逻辑电路(dly1)的输出端相互连接，所述三输入与门(dly3)的第三个输入端(I2)与所述两输入与门(dly4)的第一个输入端相互连接，同时与所述延时逻辑电路(dly1)的输入端相互连接，作为所述反馈控制电路的所述第一输入端；所述两输入与门(dly4)的第二个输入端与所述两输入或门(dly5)的输出端相互连接，作为所述反馈控制电路的所述第三输入端；所述两输入或门(dly5)的第一个输入端与所述三输入与门(dly3)的输出端相互连接，所述两输入或门(dly5)的第二个输入端与所述两输入与门dly4的输出端相互连接，所述两输入或门(dly5)的输出端即为所述反馈控制电路的输出端，输出用于异步电路的非对称控制信号。
其中，所述反馈控制电路包括第一反向器(dly2)、三输入与门(dly3)、第一两输入与门(dly4)、第一两输入或门(dly5)、第二反向器(dly7)、第二两输入与门(dly8)和第二两输入或门(dly9)；所述第一反相器(dly2)的输入端与所述延时逻辑电路(dly1)的输出端相互连接，作为所述反馈控制电路的所述第二输入端；所述三输入与门(dly3)的第一个输入端(I0)与所述第二两输入或门(dly9)的输出端相互连接，所述三输入与门(dly3)的第二个输入端(I1)与所述延时逻辑电路(dly1)的输出端相互连接，所述三输入与门(dly3)的第三个输入端(I2)与所述第一两输入与门(dly4)的第一个输入端相互连接，并同时与所述延时逻辑电路(dly1)的输入端相互连接，作为所述反馈控制电路的所述第一输入端；所述第一两输入与门(dly4)的第二个输入端与所述第一两输入或门(dly5)的输出端相互连接，作为所述反馈控制电路的所述第三输入端；所述第二两输入与门(dly8)的第一个输入端与所述第二两输入或门(dly9)的输出端相互连接，所述第一两输入与门(dly8)的第二个输入端与所述第二反向器(dly7)的输出端相互连接；所述第二两输入或门(dly9)的第一个输入端与所述第二两输入与门(dly8)的输出端相互连接，所述第二两输入或门(dly9)的第二个输入端与所述第一反向器(dly2)的输出端相互连接；所述第一两输入或门(dly5)的第一个输入端与所述三输入与门(dly3)的输出端相互连接，所述第一两输入或门(dly5)的第二个输入端与所述第一两输入与门(dly4)的输出端相互连接，所述第一两输入或门(dly5)的输出端即为所述反馈控制电路的输出端，输出用于异步电路的非对称控制信号。
附图说明
图1是现有异步电路的基本结构示意图；
图2是现有异步电路四相位握手协议的示意图；
图3是现有的一种简单非对称延时单元原理模型示意图；
图4是现有非对称延时单元的工作波形图；
图5是本发明第一实施例的用于异步电路四相位握手协议的非对称延时电路单元电路结构示意图；
图6是本发明第一实施例的非对称延时电路单元的工作波形图；
图7是本发明第二实施例的用于异步电路四相位握手协议的非对称延时电路单元电路结构示意图。
具体实施方式
本发明提出的一种新型的可用于异步电路四相位握手协议的非对称延时电路装置的第一实施例，具体电路结构如图5所示。该电路在图3所示的电路的基础上引入反馈环，可以解决图3所示的电路无法直接应用于四相位协议的问题。
该电路中，由一个反向器(dly2单元)、一个三输入与门(dly3单元)、一个两输入与门(dly4单元)和一个两输入或门(dly5单元)构成反馈控制电路。
电路中dly0单元为隔离缓冲器，主要目的是将电路的内部约束与电路的端口隔离开，方便在自动综合时为该电路设置约束。dly1为延时可调节的延时单元，由一个或多个缓冲器组成。dly1单元的输入来自于dly0单元的输出。dly2单元为一个反相器，用于将输入的数字信号取反。dly2单元的输入来自于dly1单元的输出。dly3单元为一个三输入与门，其三个输入端I0、I1、I2分别与dly2单元的输出、dly1单元的输出、dly0单元的输出相连。dly4单元为一个两输入的与门，其两个输入端I0、I1分别与dly0单元的输出、dly5单元的输出相连。Dly5单元为一个两输入的或门，其两个输入端I0、I1分别与dly3单元的输出、dly4单元的输出相连。
该电路的工作过程如下，初始状态时输入信号A和输出信号Y都为低电平，因此dly4单元的输入端I1也为低电平，而dly2单元的反相作用使信号d(dly3单元的I0输入端)为高电平。此时如果输入信号A变为高电平，经过dly0单元的延时以后，信号b变为高电平，使dly4单元的I0输入端和dly3单元的I2输入端变为高电平，但由于dly4单元的I1为低电平，所以dly4单元输出为低电平，dly3单元也输出低电平。信号b经过dly1单元的延迟后，dly3单元的I1输入端也变为高电平，此时dly3单元的三个输入端将全部变为高电平，导致dly3单元输出f变为高电平，从而信号Y输出高电平。一旦输出信号Y变为高电平，dly4单元的I1端将变为高电平，使dly4单元输出e变为高电平。当A信号的上升沿经过dly2单元传递到dly3单元的I0端时，I0输入端将变为低电平，从而使dly3单元的输出f变为低电平。但此时dly4单元的输出e已经变成高电平，因此输出信号Y将保持高电平。此时如果输入信号A变为低电平，dly4单元的I0端和dly3单元的I2端在经过dly0单元的延迟后将变为低电平，导致dly3单元和dly4单元均输出低电平，从而使输出Y变为低电平。由以上分析可知，该延迟单元传输上升沿时的延迟比传输下降沿时的延迟多一个dly1单元的延迟，也就是说只需要改变dly1单元的延迟就可以根据需求调节延迟单元对信号上升沿的延迟，且保持该单元对信号下降沿的延迟不变。
dly2单元的引入可以有效解决图3所示电路的缺点。假如在输入信号Y由高电平变为低电平后，输入信号A快速变为高电平，此时由于dly1单元的延迟作用，输入信号A的上一个下降沿还未传到dly3单元的I1端，即信号c仍然为高电平，这就是图3所示电路无法正常工作的原因。而该电路中由于dly2反相单元的存在，使dly3单元的I0输入端为0，因此dly3单元将保持输出低电平，即A信号的快速上升不会引起输出信号Y的快速上升。直到A信号的上一个下降沿经过dly1单元和dly2反相单元传输到dly3单元的I0端，使I0端变为高电平，然后信号A的第二个上升沿经过dly1单元传送到dly3单元的I1端，才可以使延时单元的输出Y变高。因此，该电路克服了图3所示电路的缺点，输入信号A的每一个上升沿都需要经过dly1单元才可以传送到输出信号Y。图6示出了该电路的工作波形。
本发明提出的可用于异步电路四相位握手协议的非对称延时电路装置的第二实施例，具体电路结构如图7所示。
该电路中，由第一反向器(dly2单元)、三输入与门(dly3单元)、第一两输入与门(dly4单元)、第一两输入或门(dly5单元)、第二反向器(dly7单元)、第二两输入与门(dly8单元)和第二两输入或门(dly9单元)构成反馈控制电路。
电路中dly0单元为隔离缓冲器，主要目的是将电路的内部约束与电路的端口隔离开，方便在自动综合时为该电路设置约束。dly1为延时可调节的延时单元，由一个或多个缓冲器组成，或者由一对或多对反相器对组成。dly1单元的输入来自于Dly0单元的输出。Dly2单元为一个反相器，用于将输入的数字信号取反。Dly2单元的输入来自于Dly1单元的输出。Dly3单元为一个三输入与门，其三个输入端I0、I1、I2分别与dly9单元的输出、dly1单元的输出、dly0单元的输出相连。dly4单元为一个两输入的与门，其两个输入端I0、I1分别与dly0单元的输出、dly5单元的输出相连。Dly5单元为一个两输入的或门，其两个输入端I0、I1分别与dly3单元的输出、dly4单元的输出相连。Dly7单元为一个反相器，其输入端来自于dly5单元的输出。Dly8单元为一个两输入的与门，其两个输入端I0、I1分别与dly9单元的输出、dly7单元的输出相连。Dly9单元为一个两输入的或门，其两个输入端I0、I1分别与dly8单元的输出、dly2单元的输出相连。
在第二实施例中，dly2单元的输出信号d没有直接接入dly3单元的I0端，而是通过二输入“或门”后产生信号k接入dly3单元的I0端。“或门”的另一个输入端I0的信号来自于dly8单元的输出，而dly8单元的输入则分别是Y信号的反馈和k信号的反馈。这种设置避免了Y信号刚变为高电平时，如果dly2的延时比较短，d信号会快速变为低电平，从而f信号变为低电平的情况。如果此时Y信号未能锁定在dly4单元中，Y信号就会重新变为低电平。引入dly9单元后，当d信号变为低电平时，如果此时Y信号依然为低电平，则k信号将保持高电平，从而维持信号f为高电平，直到Y信号变为高电平，dly2单元输出的低电平信号才可以经过dly9单元到达dly3单元的I0端。另外，由于信号Y经过dly8和dly9单元的延时将大于信号Y经过dly4单元的延时，因此可以确保Y信号的高电平经过dly8和dly9传输至dly3单元时已经稳定地锁存在dly4单元中。
Claims (6)
1.一种用于异步电路四相位握手协议的非对称延时装置，其特征在于，所述非对称延时装置包含延时逻辑电路和反馈控制电路，其中，所述延时逻辑电路的输入端与输入的对称控制信号连接；所述反馈控制电路包含第一输入端、第二输入端以及第三输入端，所述第一输入端与输入的对称控制信号连接，所述第二输入端与所述延时逻辑电路的输出端连接，所述第三输入端与所述非对称延时装置的输出端反馈连接，所述反馈控制电路根据第一输入端和第二输入端的输入以及第三输入端的反馈输入，在输出端产生一非对称控制信号。
2.根据权利要求1所述的非对称延时装置，其中信号通过所述延时逻辑电路的传输延迟时间为t1，所述非对称延时装置输出的非对称控制信号的上升沿与输入的对称控制信号的上升沿之间的延迟时间为t1+t2；所述非对称延时装置输出的非对称控制信号的下降沿与输入的对称控制信号的下降沿之间的延迟时间为t2，其中t2<t1。
3.根据权利要求2所述的非对称延时装置，其中所述非对称延时装置输出的非对称控制信号出现下降沿后，输入的对称控制信号的下降沿与下一个上升沿之间的延迟时间为t3，其中t3<t1。
4.根据权利要求1所述的非对称延时装置，其中所述延时逻辑电路包含多个延时单元，每个所述延时单元选自下列任一种单元或其组合：缓冲器、反向器或传输门。
5.根据权利要求1所述的非对称延时装置，其中所述反馈控制电路包括一个反向器(dly2)、一个三输入与门(dly3)、一个两输入与门(dly4)和一个两输入或门(dly5)；所述反相器(dly2)的输入端与所述延时逻辑电路(dly1)的输出端相互连接，作为所述反馈控制电路的所述第二输入端；所述三输入与门(dly3)的第一个输入端(I0)与所述反向器(dly2)的输出端相互连接，所述三输入与门(dly3)的第二个输入端(I1)与所述延时逻辑电路(dly1)的输出端相互连接，所述三输入与门(dly3)的第三个输入端(I2)与所述两输入与门(dly4)的第一个输入端相互连接，同时与所述延时逻辑电路(dly1)的输入端相互连接，作为所述反馈控制电路的所述第一输入端；所述两输入与门(dly4)的第二个输入端与所述两输入或门(dly5)的输出端相互连接，作为所述反馈控制电路的所述第三输入端；所述两输入或门(dly5)的第一个输入端与所述三输入与门(dly3)的输出端相互连接，所述两输入或门(dly5)的第二个输入端与所述两输入与门dly4的输出端相互连接，所述两输入或门(dly5)的输出端即为所述反馈控制电路的输出端，输出用于异步电路的非对称控制信号。
6.根据权利要求1所述的非对称延时装置，其中所述反馈控制电路包括第一反向器(dly2)、三输入与门(dly3)、第一两输入与门(dly4)、第一两输入或门(dly5)、第二反向器(dly7)、第二两输入与门(dly8)和第二两输入或门(dly9)；所述第一反相器(dly2)的输入端与所述延时逻辑电路(dly1)的输出端相互连接，作为所述反馈控制电路的所述第二输入端；所述三输入与门(dly3)的第一个输入端(I0)与所述第二两输入或门(dly9)的输出端相互连接，所述三输入与门(dly3)的第二个输入端(I1)与所述延时逻辑电路(dly1)的输出端相互连接，所述三输入与门(dly3)的第三个输入端(I2)与所述第一两输入与门(dly4)的第一个输入端相互连接，并同时与所述延时逻辑电路(dly1)的输入端相互连接，作为所述反馈控制电路的所述第一输入端；所述第一两输入与门(dly4)的第二个输入端与所述第一两输入或门(dly5)的输出端相互连接，作为所述反馈控制电路的所述第三输入端；所述第二两输入与门(dly8)的第一个输入端与所述第二两输入或门(dly9)的输出端相互连接，所述第一两输入与门(dly8)的第二个输入端与所述第二反向器(dly7)的输出端相互连接；所述第二两输入或门(dly9)的第一个输入端与所述第二两输入与门(dly8)的输出端相互连接，所述第二两输入或门(dly9)的第二个输入端与所述第一反向器(dly2)的输出端相互连接；所述第一两输入或门(dly5)的第一个输入端与所述三输入与门(dly3)的输出端相互连接，所述第一两输入或门(dly5)的第二个输入端与所述第一两输入与门(dly4)的输出端相互连接，所述第一两输入或门(dly5)的输出端即为所述反馈控制电路的输出端，输出用于异步电路的非对称控制信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510887564.6A CN105306022B (zh) | 2015-12-07 | 2015-12-07 | 一种用于异步电路四相位握手协议的非对称延时装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510887564.6A CN105306022B (zh) | 2015-12-07 | 2015-12-07 | 一种用于异步电路四相位握手协议的非对称延时装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105306022A true CN105306022A (zh) | 2016-02-03 |
| CN105306022B CN105306022B (zh) | 2018-06-12 |
Family
ID=55202872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510887564.6A Expired - Fee Related CN105306022B (zh) | 2015-12-07 | 2015-12-07 | 一种用于异步电路四相位握手协议的非对称延时装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105306022B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109799450A (zh) * | 2018-12-27 | 2019-05-24 | 大唐微电子技术有限公司 | 一种逻辑电路延迟差异比较装置和方法 |
| WO2022012053A1 (zh) * | 2020-07-17 | 2022-01-20 | 苏州浪潮智能科技有限公司 | 一种握手协议电路、芯片及计算机设备 |
| CN115800992A (zh) * | 2023-02-07 | 2023-03-14 | 浪潮电子信息产业股份有限公司 | 一种握手信号的拆分电路、方法、装置、设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176415A (ja) * | 2000-12-06 | 2002-06-21 | Nippon Telegr & Teleph Corp <Ntt> | 非対称遅延線および非同期式回路 |
| CN1855080A (zh) * | 2005-04-13 | 2006-11-01 | 威盛电子股份有限公司 | 用于可合成流的非对称延迟电路的装置与方法 |
| CN104052564A (zh) * | 2009-12-31 | 2014-09-17 | Abb研究有限公司 | 用于检测信道延迟非对称性的方法和装置 |
| CN205304755U (zh) * | 2015-12-07 | 2016-06-08 | 北京理工大学 | 一种用于异步电路四相位握手协议的非对称延时装置 |
-
2015
- 2015-12-07 CN CN201510887564.6A patent/CN105306022B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176415A (ja) * | 2000-12-06 | 2002-06-21 | Nippon Telegr & Teleph Corp <Ntt> | 非対称遅延線および非同期式回路 |
| CN1855080A (zh) * | 2005-04-13 | 2006-11-01 | 威盛电子股份有限公司 | 用于可合成流的非对称延迟电路的装置与方法 |
| CN104052564A (zh) * | 2009-12-31 | 2014-09-17 | Abb研究有限公司 | 用于检测信道延迟非对称性的方法和装置 |
| CN205304755U (zh) * | 2015-12-07 | 2016-06-08 | 北京理工大学 | 一种用于异步电路四相位握手协议的非对称延时装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109799450A (zh) * | 2018-12-27 | 2019-05-24 | 大唐微电子技术有限公司 | 一种逻辑电路延迟差异比较装置和方法 |
| CN109799450B (zh) * | 2018-12-27 | 2021-01-12 | 大唐微电子技术有限公司 | 一种逻辑电路延迟差异比较装置和方法 |
| WO2022012053A1 (zh) * | 2020-07-17 | 2022-01-20 | 苏州浪潮智能科技有限公司 | 一种握手协议电路、芯片及计算机设备 |
| US11829318B2 (en) | 2020-07-17 | 2023-11-28 | Inspur Suzhou Intelligent Technology Co., Ltd. | Handshake protocol circuit, chip and computer device |
| CN115800992A (zh) * | 2023-02-07 | 2023-03-14 | 浪潮电子信息产业股份有限公司 | 一种握手信号的拆分电路、方法、装置、设备及存储介质 |
| WO2024164538A1 (zh) * | 2023-02-07 | 2024-08-15 | 浪潮电子信息产业股份有限公司 | 一种握手信号的拆分电路、方法、装置、设备及非易失性可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105306022B (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102367967B1 (ko) | 명령 지연 조절 회로를 포함하는 장치 및 방법 | |
| US8686773B1 (en) | In-system margin measurement circuit | |
| KR101125018B1 (ko) | 디지털 지연셀 및 이를 구비하는 지연 라인 회로 | |
| CN111147045B (zh) | 一种超导电路的清零方法及系统 | |
| US9762224B2 (en) | Timing prediction circuit and method | |
| TWI523037B (zh) | 記憶體裝置 | |
| CN112667292B (zh) | 一种异步微流水线控制器 | |
| US8644439B2 (en) | Circuits and methods for signal transfer between different clock domains | |
| WO2016101836A1 (zh) | 时钟延迟方法、装置、延迟锁相环及数字时钟管理单元 | |
| CN105306022A (zh) | 一种用于异步电路四相位握手协议的非对称延时装置 | |
| US8520428B2 (en) | Combined data level-shifter and DE-skewer | |
| US9979535B2 (en) | Serializer, and semiconductor apparatus and system including the same | |
| CN105242903B (zh) | 随机数生成装置和方法 | |
| CN108694146B (zh) | 一种异步/同步接口电路 | |
| US8466816B2 (en) | Method and apparatus for serializing bits | |
| CN205304755U (zh) | 一种用于异步电路四相位握手协议的非对称延时装置 | |
| US20200052680A1 (en) | Synchronous mirror delay circuit and synchronous mirror delay operation method | |
| CN209640857U (zh) | 一种ulsic时序收敛装置 | |
| Sawyer | Source-synchronous serialization and deserialization (up to 1050 Mb/s) | |
| US5303365A (en) | Clock generation in a multi-chip computer system | |
| US7752475B2 (en) | Late data launch for a double data rate elastic interface | |
| CN110852026A (zh) | 一种fpga及其时序收敛方法 | |
| US20040260961A1 (en) | Synchronized serial interface | |
| KR100567527B1 (ko) | 반도체 메모리 장치의 파이프 래치 제어회로 및 방법 | |
| WO2022237886A1 (zh) | 延时电路、脉冲产生电路、芯片及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180612 Termination date: 20201207 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |