CN106897233B - 数据传输接口的源同步电路 - Google Patents

数据传输接口的源同步电路 Download PDF

Info

Publication number
CN106897233B
CN106897233B CN201510948262.5A CN201510948262A CN106897233B CN 106897233 B CN106897233 B CN 106897233B CN 201510948262 A CN201510948262 A CN 201510948262A CN 106897233 B CN106897233 B CN 106897233B
Authority
CN
China
Prior art keywords
delay
synchronous
original
signals
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510948262.5A
Other languages
English (en)
Other versions
CN106897233A (zh
Inventor
黄泽
俞大立
李怀兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Geke Microelectronics Shanghai Co Ltd
Original Assignee
Geke Microelectronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Geke Microelectronics Shanghai Co Ltd filed Critical Geke Microelectronics Shanghai Co Ltd
Priority to CN201510948262.5A priority Critical patent/CN106897233B/zh
Publication of CN106897233A publication Critical patent/CN106897233A/zh
Application granted granted Critical
Publication of CN106897233B publication Critical patent/CN106897233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)

Abstract

本发明提供一种数据传输接口的源同步电路，配置于动态随机存取存储器与片上系统之间的接口连接，包括：仲裁模块、延迟模块；所述仲裁模块适于接收至少两个原始同步信号，通过判断所述原始同步信号的先后顺序及时间差，产生控制信号控制延迟模块的延迟；通过延迟模块对原始同步信号延迟，使至少2个同步信号变为2N个变更同步信号，N为大于等于2的自然数。

Description

数据传输接口的源同步电路
技术领域
本发明涉及数据传输领域，尤其涉及一种数据传输接口的源同步电路。
背景技术
随着技术的发展，数据传输的速度越来越快，为了满足各种复杂的应用，数据吞吐量越来越大，首当其冲的是频率变大和接口数目增多。一种常用的做法是源同步接口，也即发送端发送数据的同时，也会发送时钟信号或同步信号。
在传统的源同步接口电路中，当存在多个数据通道的时候，一个时钟通道或同步通道无法满足所有的数据同步。通常的做法是增加时钟通道或者同步通道，比较常见的做法是每8个数据或16个数据甚至更多数据会共用一个同步信号。如果数据通道为128个，按照每32个共用一个，则需要4个同步信号。在源同步接口电路中，需尽量减少同步信号的数量。
发明内容
为减少源同步接口电路中同步信号的数量，本发明提供一种数据传输接口的源同步电路，配置于动态随机存取存储器与片上系统之间的接口连接，包括：仲裁模块、延迟模块；所述仲裁模块适于接收至少两个原始同步信号，通过判断所述原始同步信号的先后顺序及时间差，产生控制信号控制延迟模块的延迟；通过延迟模块对原始同步信号延迟，使至少2个同步信号变为2N个变更同步信号，N为大于等于2的自然数。
优选的，所述动态随机存取存储器与片上系统之间包括若干数据信号，所述若干数据信号分组共用所述同步信号。
优选的，所述延迟模块包括2N个延迟模块，N为大于等于2的自然数。
优选的，当N=2时，所述延迟模块分别为：td=b+0*a; td=b+x*a; td=b+y*a;
td=b+0*a；其中x=1/3,y=-1/3或x=-1/3,y=1/3，取决于同步信号的先后顺序，而a接近于两个同步信号时间差c。
优选的，当N=3时，所述延迟模块分别为：td=b+0*a; td=b+x1*a; td=b+x2*a; td=b+y1*a; td=b+y2*a td=b+0*a；其中x1=0.2,x2=0.4,y1=-0.2,y2=-0.4或x1=-0.2,x2=-0.4,y1=0.2,y2=0.4，取决于同步信号的先后顺序,a接近于两个同步信号时间差c。
优选的，当N为大于3的自然数时，通过调整的x值和y值可以得到2*N个信号。
优选的，其特征在于，所述原始同步信号包括第一同步信号、第二同步信号；所述仲裁模块中，所述第一同步信号连接于逻辑与门的第一端；所述第二同步信号连接于非门再连接于逻辑与门的第二端产生第一脉冲；
所述第二同步信号连接于逻辑与门的第一端；所述第一同步信号连接于非门再连接于逻辑与门的第二端产生第二脉冲；
通过比较第一脉冲、第二脉冲的宽度判断原始同步信号的时间差，对原始同步信号进行仲裁。
优选的，所述原始同步信号包括第一同步信号、第二同步信号，通过仲裁模块产生第一脉冲、第二脉冲；通过第一脉冲、第二脉冲与第一同步信号、第二同步信号上升沿的同步与否对原始同步信号进行仲裁。
通过本发明的源同步电路，能够实现接口端2个同步信号恢复转换为输出的2N个同步信号，即采用2个同步信号即可实现多个数据信号共用的问题，减少了同步信号接口。
附图说明
图1为本发明一实施例中源同步电路的模块示意图；
图2为本发明图1实施例中对应的原始同步信号和变更同步信号时序示意图；
图3为本发明一实施例的延迟单元的示意图；
图4为本发明另一实施例的延迟单元的示意图；
图5为本发明再一实施例的延迟单元的示意图；
图6为本发明一实施例中的仲裁模块示意图；
图7为本发明图6实施例中的一种信号时序图；
图8为本发明图6实施例中的另一种信号时序图；
图9为本发明另一实施例中的仲裁模块示意图；
图10为本发明另一实施例中源同步电路的模块示意图；
图11为本发明再一实施例中源同步电路的模块示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明提供一种数据传输接口的源同步电路，配置于动态随机存取存储器与片上系统之间的接口连接，包括：仲裁模块、延迟模块；所述仲裁模块适于接收至少两个原始同步信号，通过判断所述原始同步信号的先后顺序及时间差，产生控制信号控制延迟模块的延迟；通过延迟模块对原始同步信号延迟，使至少2个同步信号变为2N个变更同步信号，N为大于等于2的自然数。动态随机存取存储器与片上系统之间还包括若干数据信号，所述若干数据信号分组共用同步信号。
下面结合具体实施例对本发明内容进行说明，
请参考图1、图2。图1为本发明源同步电路一实施例中的模块示意图，图2为本发明图1实施例中对应的原始同步信号和变更同步信号时序示意图；本发明图1实施例中，提供两个原始同步信号dqs1,dqs2，在接收端可以恢复出来4个变更同步信号dqs<0>100,dqs<1>200,dqs<2>300,dqs<3>400，所述电路包括仲裁模块10和延迟模块，延迟模块包括4个延迟模块分别为第一延迟单元210，第二延迟单元220，第三延迟单元230，第四延迟单元240，每个延迟单元为一样的结构，为可控延迟单元。dqs1和dqs2的先后顺序以及时间差，产生控制信号决定延迟模块的延迟。在得到的信号dqs<0>100和dqs<3>400中间线性插入了两个信号dqs<1>200和dqs<2>300。其中dqs1于dqs2为两个原始同步信号的时间差为c，变更同步信号dqs<0>100,dqs<1>200的时间差为a, dqs<0>100与dqs1的时间为b，如果dqs1在dqs2之前，那么延迟a为正，如果dqs2在dqs1之前，那么延迟a为负。第一延迟单元210的延迟为td=b，第二延迟单元220的延迟为td=b-a，第三延迟单元230的延迟为td=b+a，第四延迟240的延迟为td=b。
其中，请参考图3，图3为本发明一实施例的延迟单元的示意图，所述延迟单元为MOS级电路，通过4级电路进行连接，通常的延迟模块为延迟单元的级联，n1和p1总是相反信号，p2和n2总是相反信号，n3和p3总是相反信号。对于延迟为b的延迟单元，将p1，p2，p3接为010或100，对于延迟为b+a的延迟单元，将 p1，p2，p3接为000，对于延迟为b-a的延迟单元，将p1，p2，p3接为111。通过调节几路管子的比例，可以得到a恰好为c的三分之一。
请参考图4，图4为本发明另一实施例的延迟单元的示意图，在另一实施例中，延迟单元由若干非门组成，通过选择器可以选择大的延迟还是小的延迟，实现加速和减慢的效果。
请继续参考图5，图5为本发明再一实施例的延迟单元的示意图，在再一实施例中，延迟单元由若干与非门组成，通过选择可以使得信号经过的与非门的个数不一样来调节延迟。
请继续参考图6、图7、图8，图6为本发明一实施例中的仲裁模块示意图，图7为本发明图6实施例中的一种信号时序图；图8为本发明图6实施例中的另一种信号时序图。原始同步信号包括第一同步信号dqs1、第二同步信号dqs2；所述仲裁模块10中，所述第一同步信号dqs1连接于逻辑与门71的第一端；所述第二同步信号dqs2连接于非门72再连接于逻辑与门71的第二端产生第一脉冲QA；所述第二同步信号dqs2连接于逻辑与门71的第一端；所述第一同步信号dqs1连接于非门72再连接于逻辑与门71的第二端产生第二脉冲QB；通过比较第一脉冲dqs1、第二脉冲dqs2的宽度判断原始同步信号的时间差，对原始同步信号进行仲裁。当DQS1和DQS2有先后的时候，会在QA或QB出现脉冲，脉冲会去对延迟单元做相应的“加速（QA或QB为1）”和“减慢（QA或QB为0）”操作。而产生的QA和QB脉冲宽度可以表征DQS1和DQS2的时间差，从而延迟单元中被加速或减慢也是和QA和QB的脉冲段度相关，得到的4个dqs<0>,dqs<1>,dqs<2>,dqs<3>的时间差也会跟随DQS1和DQS2的时间差变化。
请继续参考图9，图9为本发明另一实施例中的仲裁模块示意图，仲裁模块10包括两个D触发器1002和一个与门1001，所述原始同步信号包括第一同步信号dqs1、第二同步信号dqs2，通过仲裁模块10产生第一脉冲QA、第二脉冲QB；通过第一脉冲QA、第二脉冲QB与第一同步信号dqs1、第二同步信号dqs2上升沿的同步与否对原始同步信号进行仲裁，QA会在dqs1的上沿产生上升沿，QB会在dqs2的上升沿产生上升沿，如果得到了 dqs1和dqs2的上升沿，表明dqs1和dqs2没有差异，结束判断。
请继续参考图10，图10为本发明另一实施例中源同步电路的模块示意图。本实施例的仲裁模块采用图6实施例中的电路设计，本实施例中延迟单元分别为：td=b+0*a; td=b+x*a; td=b+y*a; td=b+0*a，其中，通过调节x为x1、x2……xn,，y为y1、y2……yn可选择的在延迟单元td=b+0*a与延迟单元td=b+0*a之间内插若干信号，在图11中延迟单元1101td=b+x*a表示td=b+x1*a; td=b+x2*a……td=b+xn*a的若干延迟单元组；延迟单元1102 td=b+y*a表示td=b+y1*a; td=b+y2*a……td=b+yn*a的若干延迟单元组,n为大于等于2的自然数。通过调节延迟模块的比例个数来调节x和y的值。延迟单元分别为：td=b+0*a; td=b+x*a; td=b+y*a; td=b+0*a；其中x,y可以分别设置为x1、x2……xn, y1、y2……yn，目的在于使至少2个同步信号变为2N个变更同步信号，N=为大于等于2的自然数；n=N-1。
在本实施例中，N=2，n=1。所述延迟模块分别为：td=b+0*a; td=b+x*a; td=b+y*a;td=b+0*a；其中x=1/3,y=-1/3或x=-1/3,y=1/3。从2个原始同步信号生成4个变更同步信号。
请继续参考图11，图11为本发明再一实施例中源同步电路的模块示意图。本实施例的仲裁模块采用图6实施例中的电路设计，通过本发明的方法，从2个原始同步信号生成6个变更同步信号，通过调节延迟模块20的比例个数来调节x和y的值延迟单元分别为：td=b+0*a; td=b+x*a; td=b+y*a; td=b+0*a；其中x,y可以分别设置为x1、x2……xn, y1、y2……yn，目的在于使至少2个同步信号变为2N个变更同步信号，N=为大于等于2的自然数；其中n=N-1。
在图11中，N=3，n=2。所述延迟模块分别为：td=b+0*a; td=b+x1*a; td=b+x2*a; td=b+y1*a; td=b+y2*a td=b+0*a；其中x1=0.2,x2=0.4,y1=-0.2,y2=-0.4或x1=-0.2,x2=-0.4,y1=0.2,y2=0.4，取决于同步信号的先后顺序。
当N为大于3的自然数时，通过调整的x值和y值可以得到2*N个信号。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种数据传输接口的源同步电路，配置于动态随机存取存储器与片上系统之间的接口连接，包括：
仲裁模块、延迟模块；
所述仲裁模块适于接收至少两个原始同步信号，通过判断所述原始同步信号的先后顺序及时间差，产生控制信号控制延迟模块的延迟；通过延迟模块对原始同步信号延迟，使至少两个原始同步信号变为2N个变更同步信号，N为大于等于2的自然数；
所述原始同步信号包括第一同步信号、第二同步信号；所述仲裁模块中，所述第一同步信号连接于逻辑与门的第一端；所述第二同步信号连接于非门再连接于逻辑与门的第二端产生第一脉冲；
所述第二同步信号连接于逻辑与门的第一端；所述第一同步信号连接于非门再连接于逻辑与门的第二端产生第二脉冲；
通过比较第一脉冲、第二脉冲的宽度判断原始同步信号的时间差，对原始同步信号进行仲裁。
2.根据权利要求1所述的数据传输接口的源同步电路，其特征在于，所述动态随机存取存储器与片上系统之间包括若干数据信号，所述若干数据信号分组共用所述原始同步信号或所述变更同步信号。
3.根据权利要求1所述的数据传输接口的源同步电路，其特征在于，所述延迟模块包括2N个延迟模块，N为大于等于2的自然数。
4.根据权利要求3所述的数据传输接口的源同步电路，其特征在于，当N=2时，所述延迟模块的延迟分别为：第一延迟单元td=b+0*a; 第二延迟单元td=b+x*a; 第三延迟单元td=b+y*a; 第四延迟单元td=b+0*a；其中系数x=1/3,y=-1/3或x=-1/3,y=1/3，取决于所述原始同步信号的先后顺序，目的在于使至少两个所述原始同步信号变为2N个变更同步信号；
其中，td表示各所述延迟模块的延迟，a表示所述第一延迟单元与第二延迟单元产生的所述变更同步信号的时间差，与两个所述原始同步信号时间差c接近，b表示所述第一延迟单元产生的所述变更同步信号与第一个所述原始同步信号的时间差。
5.根据权利要求3所述的数据传输接口的源同步电路，当N=3时，所述延迟模块分别为：td=b+0*a; td=b+x1*a; td=b+x2*a; td=b+y1*a; td=b+y2*a; td=b+0*a；其中系数x1=0.2,x2=0.4,y1=-0.2,y2=-0.4或x1=-0.2,x2=-0.4,y1=0.2,y2=0.4，取决于所述原始同步信号的先后顺序，目的在于使至少两个所述原始同步信号变为2N个变更同步信号；
其中，td表示各所述延迟模块的延迟，a表示第一个延迟单元与第二个延迟单元产生的所述变更同步信号的时间差，与两个所述原始同步信号时间差c接近，b表示第一个延迟单元产生的所述变更同步信号与第一个所述原始同步信号的时间差。
6.根据权利要求3所述的数据传输接口的源同步电路，当N为大于3的自然数时，所述延迟模块分别为：td=b+0*a; td=b+x*a; td=b+y*a; td=b+0*a，其中x、y分别设置为x1、x2……xn，y1、y2……yn，n为大于或等于1的自然数，通过调整的系数x值和系数y值得到2*N个变更同步信号；
其中，td表示各所述延迟模块的延迟，a表示第一个延迟单元与第二个延迟单元产生的所述变更同步信号的时间差，与两个所述原始同步信号时间差c接近，b表示第一个延迟单元产生的所述变更同步信号与第一个所述原始同步信号的时间差。
7.根据权利要求1所述的数据传输接口的源同步电路，其特征在于，所述原始同步信号包括第一同步信号、第二同步信号，通过仲裁模块产生第一脉冲、第二脉冲；通过第一脉冲、第二脉冲与第一同步信号、第二同步信号上升沿的同步与否，对原始同步信号进行仲裁。
CN201510948262.5A 2015-12-17 2015-12-17 数据传输接口的源同步电路 Active CN106897233B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510948262.5A CN106897233B (zh) 2015-12-17 2015-12-17 数据传输接口的源同步电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510948262.5A CN106897233B (zh) 2015-12-17 2015-12-17 数据传输接口的源同步电路

Publications (2)

Publication Number Publication Date
CN106897233A CN106897233A (zh) 2017-06-27
CN106897233B true CN106897233B (zh) 2021-06-18

Family

ID=59188799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510948262.5A Active CN106897233B (zh) 2015-12-17 2015-12-17 数据传输接口的源同步电路

Country Status (1)

Country Link
CN (1) CN106897233B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111382093A (zh) * 2018-12-29 2020-07-07 格科微电子（上海）有限公司 数据传输接口的源同步电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292947A (ja) * 2004-03-31 2005-10-20 Hitachi Ltd データ処理装置、遅延回路及び遅延素子
CN1759449A (zh) * 2003-03-12 2006-04-12 米克伦技术公司 多频同步时钟信号发生器
CN103064809A (zh) * 2012-12-20 2013-04-24 华为技术有限公司 源同步双倍数据速率接口的采样装置及其采样方法
CN103516455A (zh) * 2012-06-21 2014-01-15 中兴通讯股份有限公司 一种数据同步的方法及装置
US8898415B2 (en) * 2009-07-16 2014-11-25 Conversant Intellectual Property Management Inc. Simultaneous read and write data transfer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759449A (zh) * 2003-03-12 2006-04-12 米克伦技术公司 多频同步时钟信号发生器
JP2005292947A (ja) * 2004-03-31 2005-10-20 Hitachi Ltd データ処理装置、遅延回路及び遅延素子
US8898415B2 (en) * 2009-07-16 2014-11-25 Conversant Intellectual Property Management Inc. Simultaneous read and write data transfer
CN103516455A (zh) * 2012-06-21 2014-01-15 中兴通讯股份有限公司 一种数据同步的方法及装置
CN103064809A (zh) * 2012-12-20 2013-04-24 华为技术有限公司 源同步双倍数据速率接口的采样装置及其采样方法

Also Published As

Publication number Publication date
CN106897233A (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
CN106992770B (zh) 时钟电路及其传输时钟信号的方法
US9170769B2 (en) Crosstalk mitigation in on-chip interfaces
US9531363B2 (en) Methods and apparatuses including command latency control circuit
US8258837B2 (en) Controlled clock phase generation
US8922264B1 (en) Methods and apparatus for clock tree phase alignment
US6798241B1 (en) Methods for aligning data and clock signals
CN108255231B (zh) 一种数据采样方法和芯片
WO2022100149A1 (zh) 脉冲信号产生电路和产生方法、存储器
CN106897233B (zh) 数据传输接口的源同步电路
CN113300799B (zh) 适用于jesd204b协议的时钟同步方法、电路及逻辑设备
CN105242903B (zh) 随机数生成装置和方法
CN111382093A (zh) 数据传输接口的源同步电路
CN107797046B (zh) 集成电路及集成电路的一输入输出接口的测试方法
US10707849B2 (en) Synchronous mirror delay circuit and synchronous mirror delay operation method
US8947956B2 (en) Delay circuit and latency control circuit of memory, and signal delay method thereof
KR102173881B1 (ko) 스큐 제거 동작을 수행하는 반도체 장치
CN106874593A (zh) 数字电子装置设计调整方法以及服务器
EP4203313A1 (en) Pulse signal generation circuit and generation method, and memory
JP4271623B2 (ja) クロック調整装置および方法
US20190007056A1 (en) Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit
CN105306022A (zh) 一种用于异步电路四相位握手协议的非对称延时装置
KR20100097927A (ko) 지연 동기 루프 및 이를 포함하는 전자 장치
US9349421B2 (en) Memory interface
US8451022B2 (en) Integrated circuit and input data controlling method for reconfigurable circuit
CN114520651A (zh) 脉冲宽度减小的脉冲宽度调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant