CN103532523A - 可减小过冲和抖动的时钟占空比校正电路及其控制方法 - Google Patents
可减小过冲和抖动的时钟占空比校正电路及其控制方法 Download PDFInfo
- Publication number
- CN103532523A CN103532523A CN201310529918.0A CN201310529918A CN103532523A CN 103532523 A CN103532523 A CN 103532523A CN 201310529918 A CN201310529918 A CN 201310529918A CN 103532523 A CN103532523 A CN 103532523A
- Authority
- CN
- China
- Prior art keywords
- dcc
- delay chain
- clock
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明涉及一种可减小过冲和抖动的时钟占空比校正电路及其控制方法，包括：第一DCC延迟链，用于接收第一时钟信号并生成第二时钟信号；第二DCC延迟链，用于接收第二时钟信号并生成第三时钟信号；DCC鉴相器，用于接收第一时钟信号和第三时钟信号并经过相位比较输出增加或减少延迟链长度的信号；DCC逻辑控制电路，用于接收增加或减少延迟链长度的信号并分别控制第一DCC延迟链或第二DCC延迟链。解决了现有的时钟占空比校正电路的控制方法存在过冲和抖动太大的技术问题，本发明将过冲和抖动均减小。
Description
技术领域
本发明涉及一种可减小过冲和抖动的时钟占空比校正电路及其控制方法。
背景技术
如图1所示，为用于延迟锁相环中的时钟占空比校正电路DCC的结构示意图。时钟占空比校正电路DCC实现占空比为50%的过程如图2所示，假设输入时钟的占空比很小，当DCC锁定以后，时钟_000和时钟_360的上升沿对齐。因为DCC延迟链1和DCC延迟链2完全相同，所以时钟_180的上升沿与时钟_000的上升沿之间的延迟刚好为半个时钟周期。时钟_000和时钟_180输入到时钟组合电路，时钟_000的上升沿产生输出时钟的上升沿，时钟_180的上升沿产生输出时钟的下降沿，所以输出时钟的占空比是50%，即实现了时钟占空比校正。
现有这种控制方法为通过DCC逻辑控制电路同时控制第一延迟链和第二延迟链增加或减少，虽然也能够实现输出时钟的占空比是50%，但还存在以下缺陷：
一、过冲太大。假设每个DCC延迟链最小的一步调整步长为τ，两个DCC延迟链同时调整时的最小调整步长为2τ。
DCC延迟链的增减是由DCC逻辑控制电路控制的，整个DCC电路是一个反馈系统。由于从DCC鉴相器的输出到延迟链的增减有一定的延迟时间，假设是5个周期，即意味着DCC在锁定过程中会有10τ的过冲，如图3所示。
二、抖动太大。当DCC锁定以后，时钟_000和时钟_360的上升沿之间在理想状态下是完全对齐的，但实际情况是不可能出现完全对齐的，因为DCC延迟链增减的最小步长是2τ。当时钟_000和时钟_360的上升沿不是完全对齐是，时钟_180的上升沿与时钟_000的上升沿之间的延迟也就不是准确的半个时钟周期，如图4所示，就会导致输出时钟的下降沿有抖动。
发明内容
为了解决现有的时钟占空比校正电路的控制方法存在过冲和抖动太大的技术问题，本发明提供一种可减小占空比校正电路过冲和抖动的控制方法。
本发明的技术解决方案：
一种可减小过冲和抖动的时钟占空比校正电路，其特殊之处在于，包括：
第一DCC延迟链，用于接收第一时钟信号并生成第二时钟信号；
第二DCC延迟链，用于接收第二时钟信号并生成第三时钟信号；
DCC鉴相器，用于接收第一时钟信号和第三时钟信号并经过相位比较输出增加或减少延迟链长度的信号；
DCC逻辑控制电路，用于接收增加或减少延迟链长度的信号并分别控制第一DCC延迟链或第二DCC延迟链。
上述第一延迟链和第二延迟链相同。
一种可减小过冲和抖动的时钟占空比校正方法，包括以下步骤：
1】产生第一时钟信号；
2】第一时钟信号输入第一DCC延迟链并生成第二时钟信号；
3】第二时钟信号输入第二DCC延迟链并生成第三时钟信号；
4】调节延迟链的长度，使得第三时钟信号延迟第一时钟信号的一个时钟周期：
第一时钟信号和第三时钟信号输入DCC鉴相器，经过相位比较输出增加或减少延迟链长度的信号；
5】DCC逻辑控制电路收到增加或减少延迟链长度的信号之后控制第一DCC延迟链或第二DCC延迟链。
上述第一延迟链和第二延迟链相同。
本发明所具有的优点：
1、过冲减小。本发明的DCC延迟链控制方式是把两个DCC延迟链分开控制，每次只是增减一个DCC延迟链。对于整个DCC延迟链来说，最小增减步长就是τ。和背景技术中的延迟链控制方式相比，现在的过冲只有5τ，是以前的一半。
2、抖动减小。和以前的延迟链控制方式相比，现在的输出时钟下降沿的抖动是0.5τ，只有以前的一半。
附图说明
图1为现有时钟占空比校正电路的结构示意图；
图2为得到输出信号为50%占空比的时序示意图；
图3过冲太大的过程示意图；
图4为抖动太大的过程示意图；
图5为本发明时钟占空比校正电路的结构示意图；
图6为本发明时钟占空比校正电路过冲小的过程示意图；
图7为本发明时钟占空比校正电路抖动小的过程示意图。
具体实施方式
如图5所示，可减小过冲和抖动的时钟占空比校正电路，包括：
第一DCC延迟链，用于接收第一时钟信号并生成第二时钟信号；
第二DCC延迟链，用于接收第二时钟信号并生成第三时钟信号；
DCC鉴相器，用于接收第一时钟信号和第三时钟信号并经过相位比较输出增加或减少延迟链长度的信号；
DCC逻辑控制电路，用于接收增加或减少延迟链长度的信号并分别控制第一DCC延迟链或第二DCC延迟链，第一次控制时第一DCC延迟链变化，那么第二次就控制第二DCC延迟链变化，依次轮换，使得第三时钟信号的上升沿与第一时钟信号的上升沿对齐，但延迟了一个时钟周期，这样第二时钟信号的延迟相对第一时钟信号为二分之一的时钟周期，保证输出信号的占空比为50%。
可减小过冲和抖动的时钟占空比校正方法，
1】产生第一时钟信号；
2】第一时钟信号输入第一DCC延迟链并生成第二时钟信号；
3】第二时钟信号输入第二DCC延迟链并生成第三时钟信号；
4】调节延迟链的长度，使得第三时钟信号延迟第一时钟信号的一个时钟周期：
第一时钟信号和第三时钟信号输入DCC鉴相器，经过相位比较输出增加或减少延迟链长度的信号；
5】DCC逻辑控制电路收到增加或减少延迟链长度的信号之后控制第一DCC延迟链或第二DCC延迟链，第一次控制第一DCC延迟链变化，那么第二次就控制第二DCC延迟链变化，依次轮换。
按照上述方法，假设每个DCC延迟链最小的一步调整步长为τ。
第一时钟信号时钟-000和第三时钟信号时钟-360输入DCC鉴相器，DCC鉴相器经过相位比较输出增加或减少信号；
DCC逻辑控制电路是把两个DCC延迟链分开控制，每次只是增减一个DCC延迟链。对于整个DCC延迟链来说，最小增减步长就是τ。由于从DCC鉴相器的输出到延迟链的增减有一定的延迟时间，假设是5个时钟周期，现在的过冲只有5τ，和背景技术中的延迟链控制方式相比，减少一半，如图6所示。
如图7所示，当DCC锁定以后，时钟_000和时钟_360的上升沿之间在理想状态下是完全对齐的，按照本发明的控制方法，DCC延迟链增减的最小步长是τ。即便是时钟_000和时钟_360的上升沿不是完全对齐是，时钟_180的上升沿与时钟_000的上升沿之间的延迟的半个时钟周期就会出现0.5τ的偏差，相对于背景技术，减少了输出时钟的下降沿的抖动。
Claims (4)
1.一种可减小过冲和抖动的时钟占空比校正电路，其特征在于，包括：
第一DCC延迟链，用于接收第一时钟信号并生成第二时钟信号；
第二DCC延迟链，用于接收第二时钟信号并生成第三时钟信号；
DCC鉴相器，用于接收第一时钟信号和第三时钟信号并经过相位比较输出增加或减少延迟链长度的信号；
DCC逻辑控制电路，用于接收增加或减少延迟链长度的信号并分别控制第一DCC延迟链或第二DCC延迟链。
2.根据权利要求1所述的时钟占空比校正电路，其特征在于：所述第一延迟链和第二延迟链相同。
3.一种可减小过冲和抖动的时钟占空比校正方法，其特征在于，包括以下步骤：
1】产生第一时钟信号；
2】第一时钟信号输入第一DCC延迟链并生成第二时钟信号；
3】第二时钟信号输入第二DCC延迟链并生成第三时钟信号；
4】调节延迟链的长度，使得第三时钟信号延迟第一时钟信号的一个时钟周期：
第一时钟信号和第三时钟信号输入DCC鉴相器，经过相位比较输出增加或减少延迟链长度的信号；
5】DCC逻辑控制电路收到增加或减少延迟链长度的信号之后控制第一DCC延迟链或第二DCC延迟链。
4.根据权利要求3所述的可减小过冲和抖动的时钟占空比校正方法，其特征在于：所述第一延迟链和第二延迟链相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310529918.0A CN103532523A (zh) | 2013-10-30 | 2013-10-30 | 可减小过冲和抖动的时钟占空比校正电路及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310529918.0A CN103532523A (zh) | 2013-10-30 | 2013-10-30 | 可减小过冲和抖动的时钟占空比校正电路及其控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103532523A true CN103532523A (zh) | 2014-01-22 |
Family
ID=49934267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310529918.0A Pending CN103532523A (zh) | 2013-10-30 | 2013-10-30 | 可减小过冲和抖动的时钟占空比校正电路及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103532523A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104283550A (zh) * | 2014-09-29 | 2015-01-14 | 山东华芯半导体有限公司 | 一种延迟锁相环和占空比矫正电路 |
| CN105610413A (zh) * | 2016-02-26 | 2016-05-25 | 西安紫光国芯半导体有限公司 | 一种占空比矫正电路及增大输入时钟范围的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1619966A (zh) * | 2003-11-20 | 2005-05-25 | 海力士半导体有限公司 | 延迟闭锁回路及其控制方法 |
| CN1691203A (zh) * | 2004-04-27 | 2005-11-02 | 海力士半导体有限公司 | 用在半导体存储器件中的工作周期校正设备及方法 |
| US20070030754A1 (en) * | 2005-08-03 | 2007-02-08 | Micron Technology, Inc. | Initialization scheme for a reduced-frequency, fifty percent duty cycle corrector |
| US20070247203A1 (en) * | 2006-04-24 | 2007-10-25 | Hynix Semiconductor Inc. | Delay locked loop |
| CN101106374A (zh) * | 2006-03-09 | 2008-01-16 | 尔必达存储器股份有限公司 | Dll电路和具有该电路的半导体设备 |
| CN203563034U (zh) * | 2013-10-30 | 2014-04-23 | 西安华芯半导体有限公司 | 可减小过冲和抖动的时钟占空比校正电路 |
-
2013
- 2013-10-30 CN CN201310529918.0A patent/CN103532523A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1619966A (zh) * | 2003-11-20 | 2005-05-25 | 海力士半导体有限公司 | 延迟闭锁回路及其控制方法 |
| CN1691203A (zh) * | 2004-04-27 | 2005-11-02 | 海力士半导体有限公司 | 用在半导体存储器件中的工作周期校正设备及方法 |
| US20070030754A1 (en) * | 2005-08-03 | 2007-02-08 | Micron Technology, Inc. | Initialization scheme for a reduced-frequency, fifty percent duty cycle corrector |
| CN101106374A (zh) * | 2006-03-09 | 2008-01-16 | 尔必达存储器股份有限公司 | Dll电路和具有该电路的半导体设备 |
| US20070247203A1 (en) * | 2006-04-24 | 2007-10-25 | Hynix Semiconductor Inc. | Delay locked loop |
| CN203563034U (zh) * | 2013-10-30 | 2014-04-23 | 西安华芯半导体有限公司 | 可减小过冲和抖动的时钟占空比校正电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104283550A (zh) * | 2014-09-29 | 2015-01-14 | 山东华芯半导体有限公司 | 一种延迟锁相环和占空比矫正电路 |
| CN104283550B (zh) * | 2014-09-29 | 2017-11-10 | 西安紫光国芯半导体有限公司 | 一种延迟锁相环和占空比矫正电路 |
| CN105610413A (zh) * | 2016-02-26 | 2016-05-25 | 西安紫光国芯半导体有限公司 | 一种占空比矫正电路及增大输入时钟范围的方法 |
| CN105610413B (zh) * | 2016-02-26 | 2018-07-27 | 西安紫光国芯半导体有限公司 | 一种占空比矫正电路及增大输入时钟范围的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7990194B2 (en) | Apparatus and method for correcting duty cycle of clock signal | |
| CN102761319B (zh) | 一种具有占空比稳定和相位校准的时钟电路 | |
| US7994834B2 (en) | Duty cycle corrector and clock generator having the same | |
| US8487680B1 (en) | Full-digital clock correction circuit and method thereof | |
| US20100225372A1 (en) | Duty cycle correction systems and methods | |
| US9490788B2 (en) | Semiconductor device | |
| US20160372084A1 (en) | Driving circuit, driving method thereof and display device | |
| CN103051337B (zh) | 占空比校正装置及相关方法 | |
| US8976596B1 (en) | Controller | |
| CN107046416B (zh) | 占空比校正电路 | |
| JP2008219866A (ja) | 半導体メモリ装置及びその駆動方法 | |
| CN103546151B (zh) | 一种高速延迟锁相环 | |
| CN105610433B (zh) | 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路 | |
| CN104242921A (zh) | 一种高频延迟锁相环及其时钟处理方法 | |
| CN204168277U (zh) | 一种延迟锁相环防止错锁的电路 | |
| CN103532523A (zh) | 可减小过冲和抖动的时钟占空比校正电路及其控制方法 | |
| CN203563034U (zh) | 可减小过冲和抖动的时钟占空比校正电路 | |
| CN104283550B (zh) | 一种延迟锁相环和占空比矫正电路 | |
| EP2727246B1 (en) | Jitter suppression in type i delay-locked loops | |
| CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
| CN105577173A (zh) | 一种检测最终时钟输出的延迟锁相环和占空比矫正电路 | |
| CN104253610A (zh) | 一种延迟锁相环防止错锁的电路及方法 | |
| CN205407759U (zh) | 时钟占空比调整装置 | |
| CN105610413B (zh) | 一种占空比矫正电路及增大输入时钟范围的方法 | |
| CN101771410A (zh) | 一种低功耗高质量占空比输出的时钟延迟锁相环设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140122 |