CN103546151B - 一种高速延迟锁相环 - Google Patents
一种高速延迟锁相环 Download PDFInfo
- Publication number
- CN103546151B CN103546151B CN201310526858.7A CN201310526858A CN103546151B CN 103546151 B CN103546151 B CN 103546151B CN 201310526858 A CN201310526858 A CN 201310526858A CN 103546151 B CN103546151 B CN 103546151B
- Authority
- CN
- China
- Prior art keywords
- dll
- delay chain
- clock
- phase
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
本发明涉及一种高速延迟锁相环，包括分频器、第一DLL延迟链、第二DLL延迟链、第一反相器以及第二反相器，分频器的输入端接输入时钟，分频器与第一DLL延迟链连接，第一DLL延迟链与第二DLL延迟链之间通过第一反相器连接，第二DLL延迟链通过第二反相器同时与占空比校正电路DCC和时钟组合电路的输入端连接，DLL逻辑控制电路控制第一DLL延迟链和第二DLL延迟链，时钟组合电路的输出、输入时钟均进入DLL鉴相器的输入端，DLL鉴相器的输出端与DLL逻辑控制电路连接。解决了现有的延迟锁相环存在高频时钟信号丢失的技术问题，本发明克服了高频时钟信号在延迟链里丢失的问题，实现了高速时钟信号传输。
Description
技术领域
本发明涉及一种高速延迟锁相环。
背景技术
现有的延迟锁相环结构如图1所示，输入时钟信号在经过DLL延迟链传输时有占空比失真的情况，如图2所示，这样就会导致以下缺陷：
1、高频时钟信号会丢失；
2、输入时钟信号的占空比很小时时钟信号会丢失。
发明内容
为了解决现有的延迟锁相环存在高频时钟信号丢失或占空比很小时时钟信号丢失的技术问题，本发明提供一种高速延迟锁相环。
本发明的技术解决方案为：
一种高速延迟锁相环，包括时钟组合电路、DLL逻辑控制电路以及DLL鉴相器，其特殊之处在于：还包括分频器、第一DLL延迟链、第二DLL延迟链、第一反相器以及第二反相器，所述分频器的输入端接输入时钟，所述分频器的输出端与第一DLL延迟链连接，所述第一DLL延迟链与第二DLL延迟链之间通过第一反相器连接，所述第二DLL延迟链的输出端通过第二反相器同时与占空比校正电路DCC和时钟组合电路的输入端连接，所述DLL逻辑控制电路同时控制第一DLL延迟链和第二DLL延迟链，时钟组合电路输出的输出时钟和输入时钟均进入DLL鉴相器的输入端，所述DLL鉴相器的输出端与DLL逻辑控制电路连接。
上述分频器为二分分频器。
上述第一DLL延迟链和第二DLL延迟链完全相同。
本发明所具有的优点：
1、本发明增加一个分频器，将高频时钟信号转换为低频时钟信号，把DLL延迟链分成两个完全相同的延迟链，第一延迟链的输出时钟经过反相器后输入第二延迟链，第二延迟链的输出时钟经过反相器后输入占空比校正电路DCC和时钟组合电路，低频时钟信号经过延迟链时不会丢失，克服了高频时钟信号在延迟链里丢失的问题，实现了高速时钟信号传输。
2、经过分频器后的时钟信号频率是输入时钟的一半，占空比是50%，克服了时钟信号占空比很小时时钟信号丢失的问题，输入时钟信号的占空比对延迟锁相环性能影响很小。
3、本发明降低了功耗，因为在DLL延迟链里的时钟信号频率是输入时钟信号的一半。
附图说明
图1为现有的延迟锁相环的结构示意图；
图2为现有延迟锁相环时钟信号占空比失真示意图；
图3为本发明高速延迟锁相环的结构示意图；
图4为延迟锁相环存在占空比失真情况下的工作过程示意图；
图5为本发明延迟锁相环的工作过程示意图；
图6为时钟组合电路的工作过程示意图。
具体实施方式
如图3所示，一种高速延迟锁相环，包括时钟组合电路、DLL逻辑控制电路以及DLL鉴相器，还包括分频器、第一DLL延迟链、第二DLL延迟链、第一反相器以及第二反相器，分频器的输入端接输入时钟，分频器的输出端与第一DLL延迟链连接，第一DLL延迟链与第二DLL延迟链之间通过第一反相器连接，第二DLL延迟链的输出端通过第二反相器同时与占空比校正电路DCC和时钟组合电路的输入端连接，DLL逻辑控制电路同时控制第一DLL延迟链和第二DLL延迟链，时钟组合电路输出的输出时钟和输入时钟均进入DLL鉴相器的输入端，DLL鉴相器的输出端与DLL逻辑控制电路连接。
增加一个分频器，使DLL延迟链里的时钟信号频率是输入时钟信号的一半，把DLL延迟链分成两个完全相同的延迟链，第一延迟链1的输出时钟经过反相器后输入第二延迟链2，第二延迟链2的输出时钟经过反相器后输入占空比校正电路（DCC)。时钟信号在第一延迟链1里的传输时产生的占空比失真，经过反相器后，在第二延迟链2里可以得到恢复，所以第二延迟链2的输出时钟是50%的占空比，没有占空比失真。低频时钟信号经过延迟链时不会丢失。
因为增加了一个分频器，时钟信号的频率是输入时钟信号的一半，所以需要还原与输入时钟同频的时钟信号。由时钟_000产生时钟_000_x和时钟_000_n；由时钟_180产生时钟_180_x和时钟_180_n。用这四个时钟信号组合还原与输入时钟同频率的时钟信号。
本发明高速延迟锁相工作原理：
如果经过延迟链后时钟信号占空比失真，如图4所示，输出时钟的周期就不是标准的时钟周期了。假设时钟占空比失真为δ，输出时钟的第一个时钟周期就会比输入时钟周期小δ，第二个时钟周期就会比输入时钟周期大δ。
本发明的延迟锁相环采用的延迟链是两个完全相同的第一延迟链1和第二延迟链2，两个延迟链有相同的占空比失真。如图5所示，假设每个延迟链的占空比失真都是δ，经过第一个延迟链后的时钟信号的高电平比半个时钟周期小δ，低电平比半个时钟周期大δ。经过反相器后的时钟_n的高电平比半个时钟周期大δ，低电平比半个时钟周期小δ。由于第二个延迟链的占空比失真，经过第二个延迟链后的时钟信号高电平就刚好是半个时钟周期，从而保证了时钟信号的占空比没有失真。
DLL延迟链没有占空比失真，如图6所示：时钟_000_x的上升沿产生输出时钟的第一个上升沿。时钟_180_x的上升沿产生输出时钟的第一个下降沿。时钟_000_n的上升沿产生输出时钟的第二个上升沿。时钟_180_n的上升沿产生输出时钟的第二个下降沿。本发明的高速延迟锁相环实现了时钟_000_x和时钟_000_n没有占空比失真的问题，那么就保证了输出时钟的每个时钟周期都是标准的。
Claims (3)
1.一种高速延迟锁相环，包括时钟组合电路、DLL逻辑控制电路以及DLL鉴相器，其特征在于：还包括分频器、第一DLL延迟链、第二DLL延迟链、第一反相器以及第二反相器，所述分频器的输入端接输入时钟，所述分频器的输出端与第一DLL延迟链连接，所述第一DLL延迟链与第二DLL延迟链之间通过第一反相器连接，所述第二DLL延迟链的输出端通过第二反相器同时与占空比校正电路DCC和时钟组合电路的输入端连接，所述DLL逻辑控制电路同时控制第一DLL延迟链和第二DLL延迟链，输入时钟和时钟组合电路输出的输出时钟均进入DLL鉴相器的输入端，所述DLL鉴相器的输出端与DLL逻辑控制电路连接。
2.根据权利要求1所述的高速延迟锁相环，其特征在于：所述分频器为二分分频器。
3.根据权利要求1或2所述的高速延迟锁相环，其特征在于：所述第一DLL延迟链和第二DLL延迟链完全相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310526858.7A CN103546151B (zh) | 2013-10-30 | 2013-10-30 | 一种高速延迟锁相环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310526858.7A CN103546151B (zh) | 2013-10-30 | 2013-10-30 | 一种高速延迟锁相环 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103546151A CN103546151A (zh) | 2014-01-29 |
| CN103546151B true CN103546151B (zh) | 2017-02-08 |
Family
ID=49969271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310526858.7A Active CN103546151B (zh) | 2013-10-30 | 2013-10-30 | 一种高速延迟锁相环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103546151B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104320131A (zh) * | 2014-09-29 | 2015-01-28 | 山东华芯半导体有限公司 | 延迟锁相环和占空比矫正电路结构 |
| CN104283550B (zh) * | 2014-09-29 | 2017-11-10 | 西安紫光国芯半导体有限公司 | 一种延迟锁相环和占空比矫正电路 |
| CN104242921B (zh) * | 2014-09-30 | 2017-12-19 | 西安紫光国芯半导体有限公司 | 一种高频延迟锁相环及其时钟处理方法 |
| CN105281755B (zh) * | 2015-11-17 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 一种延迟锁相环及其滤波更新控制方法 |
| CN109787588B (zh) * | 2018-12-29 | 2023-03-14 | 西安紫光国芯半导体有限公司 | 一种ddr时钟路径及其低功耗的占空比校正电路 |
| CN113541679B (zh) * | 2021-09-15 | 2022-01-18 | 浙江力积存储科技有限公司 | 一种延迟锁定回路 |
| CN114142855B (zh) * | 2021-12-06 | 2022-12-20 | 苏州聚元微电子股份有限公司 | 嵌套的延时锁定环 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199634B2 (en) * | 2003-12-09 | 2007-04-03 | Samsung Electronics Co., Ltd. | Duty cycle correction circuits suitable for use in delay-locked loops and methods of correcting duty cycles of periodic signals |
| CN101087132A (zh) * | 2007-07-10 | 2007-12-12 | 中国人民解放军国防科学技术大学 | 基于相位合成的时钟50%占空比调节方法 |
| CN102055436A (zh) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | 用于校正时钟信号的占空比的装置和方法 |
| CN203563053U (zh) * | 2013-10-30 | 2014-04-23 | 西安华芯半导体有限公司 | 一种高速延迟锁相环 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512935B1 (ko) * | 2002-05-24 | 2005-09-07 | 삼성전자주식회사 | 내부 클럭신호 발생회로 및 방법 |
| US7629856B2 (en) * | 2006-10-27 | 2009-12-08 | Infineon Technologies Ag | Delay stage, ring oscillator, PLL-circuit and method |
-
2013
- 2013-10-30 CN CN201310526858.7A patent/CN103546151B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199634B2 (en) * | 2003-12-09 | 2007-04-03 | Samsung Electronics Co., Ltd. | Duty cycle correction circuits suitable for use in delay-locked loops and methods of correcting duty cycles of periodic signals |
| CN101087132A (zh) * | 2007-07-10 | 2007-12-12 | 中国人民解放军国防科学技术大学 | 基于相位合成的时钟50%占空比调节方法 |
| CN102055436A (zh) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | 用于校正时钟信号的占空比的装置和方法 |
| CN203563053U (zh) * | 2013-10-30 | 2014-04-23 | 西安华芯半导体有限公司 | 一种高速延迟锁相环 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103546151A (zh) | 2014-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103546151B (zh) | 一种高速延迟锁相环 | |
| CN104052710B (zh) | 数字发射机的调制电路、数字发射机和信号调制方法 | |
| TWI652902B (zh) | 正交時脈發生裝置和通訊系統發送器 | |
| CN104579320B (zh) | 时钟延迟方法、装置、延迟锁相环及数字时钟管理单元 | |
| CN102497200A (zh) | 一种时钟信号丢失检测电路及方法 | |
| CN106452394A (zh) | 一种具有自动复位功能的时钟切换结构 | |
| CN101087141B (zh) | 脉冲合成方式的占空比可调n次分频电路 | |
| CN104242921B (zh) | 一种高频延迟锁相环及其时钟处理方法 | |
| CN105610433A (zh) | 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路 | |
| CN103490749A (zh) | 一种高速极窄脉冲数字合成装置 | |
| CN203563053U (zh) | 一种高速延迟锁相环 | |
| CN105811971B (zh) | 基于计数器的可变频时钟源和fpga器件 | |
| CN101841332A (zh) | 一种数字锁相环 | |
| CN104283550B (zh) | 一种延迟锁相环和占空比矫正电路 | |
| EP3350928A1 (en) | High-speed programmable clock divider | |
| CN104702270B (zh) | 一种延迟锁相环及其更新控制方法 | |
| CN204168276U (zh) | 延迟锁相环和占空比矫正电路结构 | |
| CN105610413A (zh) | 一种占空比矫正电路及增大输入时钟范围的方法 | |
| CN106209076B (zh) | 一种延迟锁相环及其控制方法 | |
| CN204906337U (zh) | 一种调整时钟占空比的装置 | |
| CN201584959U (zh) | 一种消除路径时延的时钟电路 | |
| CN205407760U (zh) | 一种占空比矫正电路 | |
| CN203278775U (zh) | 一种可编程的非交叠时钟产生电路 | |
| CN203119852U (zh) | 一种脉冲产生电路 | |
| CN104320132A (zh) | 延迟锁相环和占空比矫正电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |