CN105610413B - 一种占空比矫正电路及增大输入时钟范围的方法 - Google Patents

一种占空比矫正电路及增大输入时钟范围的方法 Download PDF

Info

Publication number
CN105610413B
CN105610413B CN201610107465.6A CN201610107465A CN105610413B CN 105610413 B CN105610413 B CN 105610413B CN 201610107465 A CN201610107465 A CN 201610107465A CN 105610413 B CN105610413 B CN 105610413B
Authority
CN
China
Prior art keywords
signal
dcc
frequency
clock
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610107465.6A
Other languages
English (en)
Other versions
CN105610413A (zh
Inventor
郭晓锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610107465.6A priority Critical patent/CN105610413B/zh
Publication of CN105610413A publication Critical patent/CN105610413A/zh
Application granted granted Critical
Publication of CN105610413B publication Critical patent/CN105610413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开一种占空比矫正电路及增大输入时钟范围的方法，所述占空比矫正电路中分频器的输入端连接输入时钟000，分频器的第一差分时钟输出端连接倍频器和第一DCC延迟链的时钟输入端；分频器的第二差分时钟输出端连接倍频器、第三DCC延迟链的时钟输入端和鉴相器的第一输入端；第一DCC延迟链的输出端连接第二DCC延迟链的时钟输入端和倍频器；第二DCC延迟链的输出端连接鉴相器的第二输入端，鉴相器的输出端通过控制器连接第一DCC延迟链、第二DCC延迟链和第三DCC延迟链的控制端；第三DCC延迟链的输出端连接倍频器。本发明使时钟用输入时钟一半的频率通过DCC电路，可以很好的增大DCC电路的输入时钟范围，并有效的降低电路功耗。

Description

一种占空比矫正电路及增大输入时钟范围的方法
技术领域
本发明涉及占空比矫正电路技术领域，特别涉及一种占空比矫正电路及增大输入时钟范围的方法。
背景技术
DCC(占空比矫正电路)广泛应用于双数据速率的SDRAM(同步动态随机存储器)和DLL(延迟锁相环)等许多大规模集成高频电路中，将时钟的占空比调整为50％，有利于时钟在长路径中安全传输，并使时钟的上升沿和下降沿均可用于采样数据，从而提高数据的传输速率。
传统的DCC电路
请参阅图1及图2所示，传统的DCC由两个相同的延迟链(DCC延迟链1和DCC延迟链2)、鉴相器、控制器和时钟合成器组成。
工作原理：输入时钟信号000通过两个相同的延迟链得到第二延迟信号360。将输入时钟000和第二延迟信号360输入到鉴相器，受鉴相器输出和控制器的控制，DCC延迟链1和DCC延迟链2会自动调整延迟时间(tline)，最终稳定到第二延迟信号360上升沿和输入时钟信号000的下个周期上升沿对齐。达到稳态之后，由于输入时钟信号000的上升沿和第二延迟信号360的上升沿相差一个周期(tclk)，故可知DCC延迟链1的输出时钟(第一延迟信号180)的上升沿必然和输入时钟信号000的上升沿相差半个周期。这样，输入时钟信号000和第一延迟信号180经过时钟合成器后，便可得到一个占空比50％的输出时钟信号。
传统DCC电路缺点：输入时钟在DCC延迟链中传输，由于受工艺温度等客观影响，时钟会出现失真或衰减，为了保证时钟的顺利传输，势必需要对输入时钟的范围有所限制。这种限制在DCC输入时钟路径较长时表现的更为明显，也会随着时钟频率的增大越来越严重。
请参阅图3所示，SDRAM系统中，输入时钟需要经过时钟输入电路进行整形接收，再经过DLL电路完成同步之后才会输入DCC电路，由于DCC电路的输入时钟路径较长，若对输入时钟不加以严格限制，则时钟在DCC电路中传输时会很容易出现丢失现象。
发明内容
本发明的目的在于提供一种占空比矫正电路及增大输入时钟范围的方法，使时钟用输入时钟一半的频率通过DCC电路，可以很好的增大DCC电路的输入时钟范围，并有效的降低电路功耗。
为了实现上述目的，本发明采用如下技术方案：
一种占空比矫正电路，包括分频器、第一DCC延迟链、第二DCC延迟链、第三DCC延迟链、鉴相器、控制器和倍频器；分频器的输入端连接输入时钟000，分频器的第一差分时钟输出端连接倍频器和第一DCC延迟链的时钟输入端；分频器的第二差分时钟输出端连接倍频器、第三DCC延迟链的时钟输入端和鉴相器的第一输入端；第一DCC延迟链的输出端连接第二DCC延迟链的时钟输入端和倍频器；第二DCC延迟链的输出端连接鉴相器的第二输入端，鉴相器的输出端通过控制器连接第一DCC延迟链、第二DCC延迟链和第三DCC延迟链的控制端；第三DCC延迟链的输出端连接倍频器。
进一步的，所述分频器用于将单个输入时钟信号000转化为两个差分输出时钟信号：第一分频信号和第二分频信号；第一分频信号和第二分频信号的频率是输入时钟信号频率的一半；第一分频信号和第二分频信号的上升沿相差一个输入时钟周期；第一分频信号和第二分频信号的高低电平脉宽均为一个输入时钟周期。
进一步的，所述倍频器用于将输入的四个一半输入时钟频率的时钟信号进行逻辑运算，得到一个全频率且占空比50％的输出时钟信号。
进一步的，输入时钟000首先通过分频器得到差分的半频率时钟信号第一分频信号和第二分频信号；第一分频信号通过第一DCC延迟链得到第一延迟信号，第一延迟信号通过第二DCC延迟链得到第二延迟信号；第二分频信号通过第三DCC延迟链得到第三延迟信号；将第二延迟信号和第二分频信号输入到鉴相器进行鉴相，鉴相器的输出信号输入至控制器进行逻辑运算和移位控制；控制器的输出控制信号同时控制第一DCC延迟链、第二DCC延迟链和第三DCC延迟链，调整各延迟链的延迟时间，最终稳定到第二延迟信号上升沿和第二分频信号的上升沿对齐；达到稳态之后，第一分频信号、第二分频信号、第一延迟信号和第三延迟信号经过倍频器，得到一个全频率且占空比50％的输出时钟信号。
一种增大输入时钟范围的方法，包括以下步骤：将输入时钟000首先通过分频器得到差分的半频率时钟信号第一分频信号和第二分频信号；将第一分频信号通过第一DCC延迟链得到第一延迟信号，第一延迟信号通过第二DCC延迟链得到第二延迟信号；将第二分频信号通过第三DCC延迟链得到第三延迟信号；将第二延迟信号和第二分频信号输入到鉴相器进行鉴相，鉴相器的输出信号输入至控制器进行逻辑运算和移位控制；控制器的输出控制信号同时控制第一DCC延迟链、第二DCC延迟链和第三DCC延迟链，调整各延迟链的延迟时间，最终稳定到第二延迟信号上升沿和第二分频信号的上升沿对齐；达到稳态之后，第一分频信号、第二分频信号、第一延迟信号和第三延迟信号经过倍频器，得到一个全频率且占空比50％的输出时钟信号。
相对于现有技术，本发明采用如下技术方案：
1.由于通过延迟链的时钟信号频率为输入频率的一半，高电平和低电平的时钟脉宽均拓宽为一个输入时钟周期，故其对输入时钟限制的依赖性大大降低，很好的增大了输入时钟的范围。
2.DCC延迟链的功耗为整个DCC电路功耗最主要的组成部分，新DCC电路虽然增加了一个第三DCC延迟链，但由于通过延迟链的时钟频率减半，故整个电路的功耗明显降低，约为原来功耗的75％。
附图说明
图1为传统DCC电路的结构示意图；
图2为传统DCC电路的时序图；
图3为传统的时钟路径示意图；
图4为本发明占空比矫正电路的结构示意图；
图5为本发明占空比矫正电路的时序图。
具体实施方式
请参阅图4所示，本发明一种占空比矫正电路，在传统DCC电路的时钟输入处加入分频器，使时钟以输入频率的一半频率通过延迟链，增加输入时钟的范围。
本发明一种占空比矫正电路由分频器、三个相同的延迟链(第一DCC延迟链、第二DCC延迟链和第三DCC延迟链)、鉴相器、控制器和倍频器组成。
分频器的输入端连接输入时钟000，分频器的第一差分时钟输出端连接倍频器和第一DCC延迟链的时钟输入端；分频器的第二差分时钟输出端连接倍频器、第三DCC延迟链的时钟输入端和鉴相器的第一输入端；第一DCC延迟链的输出端连接第二DCC延迟链的时钟输入端和倍频器；第二DCC延迟链的输出端连接鉴相器的第二输入端，鉴相器的输出端通过控制器连接第一DCC延迟链、第二DCC延迟链和第三DCC延迟链的控制端；第三DCC延迟链的输出端连接倍频器。
分频器的功能是将单个输入时钟信号000转化为两个差分输出时钟信号(第一分频信号000’和第二分频信号000’_n)，此两个差分输出时钟信号频率是输入时钟频率的一半，且它们的上升沿相差一个输入时钟周期(tclk)。如果忽略输出时钟歪斜，此两个差分输出时钟的高低电平脉宽均为一个输入时钟周期。
倍频器的功能是将四个一半频率的时钟信号进行逻辑运算，得到一个全频率的时钟输出信号，且此时钟输出信号的边沿时序均是由输入时钟信号的上升沿来决定的。
原理：输入时钟信号000首先通过分频器得到差分的半频率时钟信号第一分频信号000’和第二分频信号000’_n，第一分频信号000’通过两个相同的DCC延迟链(第一DCC延迟链和第二DCC延迟链)得到第二延迟信号360。将第二延迟信号360和第二分频信号000’_n输入到鉴相器进行鉴相，鉴相器的输出信号输入至控制器进行逻辑运算和移位控制。控制器的输出控制信号同时控制第一DCC延迟链、第二DCC延迟链和第三DCC延迟链，自动调整各延迟链的延迟时间(tline)，最终稳定到第二延迟信号360上升沿和第二分频信号000’_n的上升沿对齐，如图5所示。达到稳态之后，由于第一分频信号000’的上升沿和第二分频信号000’_n的上升沿相差一个周期(tclk)，故可知第一分频信号000’的上升沿和第二延迟信号360的上升沿也相差一个周期(tclk)。即可知第一DCC延迟链的输出时钟(第一延迟信号180)的上升沿必然和第一分频信号000’的上升沿相差半个周期，第三DCC延迟链的输出时钟(第三延迟信号180_n)的上升沿也必然和第二分频信号000’_n的上升沿相差半个周期。这样，第一分频信号000’、第二分频信号000’_n、第一延迟信号180和第三延迟信号180_n经过倍频器，便可得到一个全频率且占空比50％的输出时钟信号。

Claims (2)

1.一种占空比矫正电路，其特征在于，包括分频器、第一DCC延迟链、第二DCC延迟链、第三DCC延迟链、鉴相器、控制器和倍频器；分频器的输入端连接输入时钟信号(000)，分频器的第一差分时钟输出端连接倍频器和第一DCC延迟链的时钟输入端；分频器的第二差分时钟输出端连接倍频器、第三DCC延迟链的时钟输入端和鉴相器的第一输入端；第一DCC延迟链的输出端连接第二DCC延迟链的时钟输入端和倍频器；第二DCC延迟链的输出端连接鉴相器的第二输入端，鉴相器的输出端通过控制器连接第一DCC延迟链、第二DCC延迟链和第三DCC延迟链的控制端；第三DCC延迟链的输出端连接倍频器；
所述分频器用于将单个输入时钟信号(000)转化为两个差分输出时钟信号：第一分频信号(000’)和第二分频信号(000’_n)；第一分频信号(000’)和第二分频信号(000’_n)的频率是输入时钟信号(000)频率的一半；第一分频信号(000’)和第二分频信号(000’_n)的上升沿相差一个输入时钟周期；第一分频信号(000’)和第二分频信号(000’_n)的高低电平脉宽均为一个输入时钟周期；
所述倍频器用于将输入的四个一半输入时钟频率的时钟信号进行逻辑运算，得到一个全频率且占空比50％的输出时钟信号；
输入时钟信号(000)首先通过分频器得到差分的半频率第一分频信号(000’)和第二分频信号(000’_n)；第一分频信号(000’)通过第一DCC延迟链得到第一延迟信号(180)，第一延迟信号(180)通过第二DCC延迟链得到第二延迟信号(360)；第二分频信号(000’_n)通过第三DCC延迟链得到第三延迟信号(180_n)；
将第二延迟信号(360)和第二分频信号(000’_n)输入到鉴相器进行鉴相，鉴相器的输出信号输入至控制器进行逻辑运算和移位控制；控制器的输出控制信号同时控制第一DCC延迟链、第二DCC延迟链和第三DCC延迟链，调整各延迟链的延迟时间，最终稳定到第二延迟信号(360)上升沿和第二分频信号(000’_n)的上升沿对齐；
达到稳态之后，第一分频信号(000’)、第二分频信号(000’_n)、第一延迟信号(180)和第三延迟信号(180_n)经过倍频器，得到一个全频率且占空比50％的输出时钟信号。
2.一种增大输入时钟范围的方法，其特征在于，包括以下步骤：
将输入时钟信号(000)首先通过分频器得到差分的半频率时钟信号第一分频信号(000’)和第二分频信号(000’_n)；将第一分频信号(000’)通过第一DCC延迟链得到第一延迟信号(180)，第一延迟信号(180)通过第二DCC延迟链得到第二延迟信号(360)；将第二分频信号(000’_n)通过第三DCC延迟链得到第三延迟信号(180_n)；
将第二延迟信号(360)和第二分频信号(000’_n)输入到鉴相器进行鉴相，鉴相器的输出信号输入至控制器进行逻辑运算和移位控制；控制器的输出控制信号同时控制第一DCC延迟链、第二DCC延迟链和第三DCC延迟链，调整各延迟链的延迟时间，最终稳定到第二延迟信号(360)上升沿和第二分频信号(000’_n)的上升沿对齐；
达到稳态之后，第一分频信号(000’)、第二分频信号(000’_n)、第一延迟信号(180)和第三延迟信号(180_n)经过倍频器，得到一个全频率且占空比50％的输出时钟信号。
CN201610107465.6A 2016-02-26 2016-02-26 一种占空比矫正电路及增大输入时钟范围的方法 Active CN105610413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610107465.6A CN105610413B (zh) 2016-02-26 2016-02-26 一种占空比矫正电路及增大输入时钟范围的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610107465.6A CN105610413B (zh) 2016-02-26 2016-02-26 一种占空比矫正电路及增大输入时钟范围的方法

Publications (2)

Publication Number Publication Date
CN105610413A CN105610413A (zh) 2016-05-25
CN105610413B true CN105610413B (zh) 2018-07-27

Family

ID=55989995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610107465.6A Active CN105610413B (zh) 2016-02-26 2016-02-26 一种占空比矫正电路及增大输入时钟范围的方法

Country Status (1)

Country Link
CN (1) CN105610413B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108762374A (zh) * 2018-05-29 2018-11-06 西安微电子技术研究所 一种时钟管理电路及基于该电路的服务级芯片
CN110346625B (zh) * 2019-07-08 2021-05-14 电子科技大学 一种可调分频器的触发信号产生方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362694B1 (en) * 2000-03-31 2002-03-26 Intel Corporation Method and apparatus for providing a ring oscillator
US6798261B1 (en) * 2003-05-22 2004-09-28 International Business Machines Corporation Method and apparatus for characterizing switching history impact
US7423468B2 (en) * 2006-01-12 2008-09-09 Hynix Semiconductor Inc. Duty correction circuit of digital type for optimal layout area and current consumption
CN101478308A (zh) * 2009-01-13 2009-07-08 北京时代民芯科技有限公司 基于延时锁定环的可配置频率合成电路
CN103532523A (zh) * 2013-10-30 2014-01-22 西安华芯半导体有限公司 可减小过冲和抖动的时钟占空比校正电路及其控制方法
CN104158514A (zh) * 2014-08-11 2014-11-19 西安华芯半导体有限公司 一种占空比矫正电路及调整其最大工作频率的方法
CN205407760U (zh) * 2016-02-26 2016-07-27 西安紫光国芯半导体有限公司 一种占空比矫正电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362694B1 (en) * 2000-03-31 2002-03-26 Intel Corporation Method and apparatus for providing a ring oscillator
US6798261B1 (en) * 2003-05-22 2004-09-28 International Business Machines Corporation Method and apparatus for characterizing switching history impact
US7423468B2 (en) * 2006-01-12 2008-09-09 Hynix Semiconductor Inc. Duty correction circuit of digital type for optimal layout area and current consumption
CN101478308A (zh) * 2009-01-13 2009-07-08 北京时代民芯科技有限公司 基于延时锁定环的可配置频率合成电路
CN103532523A (zh) * 2013-10-30 2014-01-22 西安华芯半导体有限公司 可减小过冲和抖动的时钟占空比校正电路及其控制方法
CN104158514A (zh) * 2014-08-11 2014-11-19 西安华芯半导体有限公司 一种占空比矫正电路及调整其最大工作频率的方法
CN205407760U (zh) * 2016-02-26 2016-07-27 西安紫光国芯半导体有限公司 一种占空比矫正电路

Also Published As

Publication number Publication date
CN105610413A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN103546151A (zh) 一种高速延迟锁相环
CN102983842A (zh) 占空比调整电路
CN104467819A (zh) 延迟锁相环、压控延迟线和延时单元
CN102638246A (zh) 占空比调整电路
CN105610413B (zh) 一种占空比矫正电路及增大输入时钟范围的方法
CN105610433B (zh) 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路
CN103427798A (zh) 一种多相位时钟产生电路
CN204168277U (zh) 一种延迟锁相环防止错锁的电路
CN103780258A (zh) 数字双链延迟锁相环
CN107528584A (zh) 复用延迟线的高精度数字延时锁相环
CN104283561A (zh) 一种异步时钟并串转换半周期输出电路
CN108768387B (zh) 一种快速锁定的延时锁定环
CN108540128B (zh) 一种时钟分频电路及其分频方法
CN205407760U (zh) 一种占空比矫正电路
EP3350928B1 (en) High-speed programmable clock divider
CN203661039U (zh) 多路同步数字移相器
CN104283550B (zh) 一种延迟锁相环和占空比矫正电路
CN104253610B (zh) 一种延迟锁相环防止错锁的电路及方法
CN203563053U (zh) 一种高速延迟锁相环
CN204906337U (zh) 一种调整时钟占空比的装置
CN204168276U (zh) 延迟锁相环和占空比矫正电路结构
CN105262481B (zh) 提高输入时钟占空比免疫力的电路及方法
CN204578499U (zh) 相位插值器
CN109787619B (zh) 多相位时钟产生电路
US9270282B2 (en) Methods and systems for switching between clocks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant