CN105262481B - 提高输入时钟占空比免疫力的电路及方法 - Google Patents

提高输入时钟占空比免疫力的电路及方法 Download PDF

Info

Publication number
CN105262481B
CN105262481B CN201510785064.1A CN201510785064A CN105262481B CN 105262481 B CN105262481 B CN 105262481B CN 201510785064 A CN201510785064 A CN 201510785064A CN 105262481 B CN105262481 B CN 105262481B
Authority
CN
China
Prior art keywords
clock
input clock
clk
clk2dll
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510785064.1A
Other languages
English (en)
Other versions
CN105262481A (zh
Inventor
亚历山大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201510785064.1A priority Critical patent/CN105262481B/zh
Publication of CN105262481A publication Critical patent/CN105262481A/zh
Application granted granted Critical
Publication of CN105262481B publication Critical patent/CN105262481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)

Abstract

本发明涉及提高输入时钟占空比免疫力的电路及方法，包括下降沿鉴相器，所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clkfb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％。本发明解决了现有的存储器时钟路径存在时钟丢失或控制电路功能异常的技术问题，本发明可以极大的提高存储器对输入时钟占空比的免疫力，提高存储器的可靠性。

Description

提高输入时钟占空比免疫力的电路及方法
技术领域
本发明涉及提高输入时钟占空比免疫力的电路及方法。
背景技术
计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。人们对速度要求越来越快，存储器的时钟就越来越小，系统提供的时钟受到微小的干扰都会导致输入时钟占空比发生很大变化。而存储器输入时钟占空比的变化极易导致存储器功能故障。
如图1所示，为高速DRAM存储器时钟路径的基本架构，包括输入时钟接收器、DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元、DCC鉴相器、输出时钟生成电路、时钟路径反馈电路以及DLL鉴相器；
1、外部时钟vclk首先经过输入时钟接收器产生输入时钟clk2dll；
2、输入时钟clk2dll经过DLL(数字延迟锁相环)延迟单元产生第一时钟clk_000；延迟锁相环的目的是使存储器输出时钟和输入时钟的上升沿相位对齐；
3、第一时钟clk_000经过两个完全相同的DCC(占空比调整电路)延迟单元，分别生成第二时钟clk_180和第三时钟clk_360；如图2所示的时序图，利用第一时钟clk_000和第三时钟clk_360经过DCC鉴相器及输出时钟生成电路达到相位对齐，使得clk_180为180°相位，后经过输出时钟生成电路产生占空比为50％的输出信号clk_out。
4、输出信号clk_out经过时钟路径反馈电路产生反馈时钟clk_fb，反馈时钟clk_fb和输入时钟clk2dll经过DLL鉴相器比较后产生DLL控制信号控制DLL延迟单元。
但是当存储器输入信号(即外部时钟vclk)的占空比不是50％的情况下，尤其是经过输入时钟接收器和延迟单元之后，输入时钟的占空比会进一步变坏。从而导致时钟丢失或者控制电路功能异常。例如图3所示，输入时钟clk2dll占空比变小导致第三时钟clk_360消失，输入时钟clk2dll的占空比小于50％，第三时钟clk_360直接消失，这种情况极易导致存储器功能故障。
发明内容
为了解决现有的存储器时钟路径存在时钟丢失或控制电路功能异常的技术问题，本发明提供一种提高输入时钟占空比免疫力的电路及方法，可以极大的提高存储器对输入时钟占空比的免疫力，提高存储器的可靠性。
为了解决上述问题提高存储器时钟占空比的免疫力，本发明的技术解决方案为：
提高输入时钟占空比免疫力的电路，其特殊之处在于：包括下降沿鉴相器，所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％；所述反馈时钟clk_fb是输入时钟clk2dll经过数字延迟锁相环电路产生的时钟信号；所述输入时钟clk2dll是输入时钟接收器接收外部时钟vclk后输出的时钟信号；所述下降沿鉴相器的输入端同时与所述输入时钟接收器的输出端和所述数字延迟锁相环电路的输出端相连。
一种占空比高的DRAM存储器，其特殊之处在于：包括输入时钟接收器、DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元、DCC鉴相器、输出时钟生成电路、时钟路径反馈电路、DLL鉴相器以及下降沿鉴相器，
所述输入时钟接收器接收外部时钟vclk，输出输入时钟clk2dll，输入时钟clk2dll依次经过DLL延迟单元输出第一时钟clk_000，第一时钟clk_000经过第一DCC延迟单元输出第二时钟clk_180，第二时钟clk_180经过第二DCC延迟单元输出第三时钟clk_360，第一时钟clk_000和第三时钟clk_360经过DCC鉴相器比较后输出输出信号clk_out，输出信号clk_out经过时钟路径反馈电路产生反馈时钟clk_fb，反馈时钟clk_fb和输入时钟clk2dll经过DLL鉴相器比较后产生DLL控制信号控制DLL延迟单元，
所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％。
提高输入时钟占空比免疫力的方法，包括以下步骤：
1】接收外部时钟vclk，转化为输入时钟clk2dll；
2】输入时钟clk2dll经过数字延迟锁相环电路产生反馈时钟clk_fb；
3】第一时钟clk_000和第三时钟clk_360上升沿进行比较，保证输出信号clk_out的占空比为50％；所述第一时钟clk_000是输入时钟clk2dll经过DLL延迟单元后，DLL延迟单元输出的时钟；所述第三时钟clk_360是输入时钟clk2dll依次经过DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元后，第二DCC延迟单元输出的时钟；
4】输入时钟clk2dll和反馈时钟clk_fb的下降沿进行比较，保证输入时钟的占空比为50％。
本发明所具有的优点：
本发明增加一个鉴相器用于比较clk2dll和clk_fb的下降沿，利用其鉴相结果调节输入时钟接受的输出能力，通过该方法即使外部输入时钟占空比很差，也可以保证存储器正常工作，从而提高对输入时钟占空比的免疫力。
附图说明
图1为现有高速DRAM存储器时钟路径的基本架构；
图2为DLL鉴相器工作原理时序图；
图3为输入时钟占空比变小导致clk_360消失时序图；
图4为本发明提高输入时钟占空比免疫力的DRAM存储器示意图。
具体实施方式
提高输入时钟占空比免疫力的电路，包括下降沿鉴相器，下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％。
如图3所示一种占空比高的DRAM存储器，包括输入时钟接收器、DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元、DCC鉴相器、输出时钟生成电路、时钟路径反馈电路、DLL鉴相器以及下降沿鉴相器，
所述输入时钟接收器接收外部时钟vclk，输出输入时钟clk2dll，输入时钟clk2dll依次经过DLL延迟单元输出第一时钟clk_000，第一时钟clk_000经过第一DCC延迟单元输出第二时钟clk_180，第二时钟clk_180经过第二DCC延迟单元输出第三时钟clk_360，第一时钟clk_000和第三时钟clk_360经过DCC鉴相器比较后输出输出信号clk_out，输出信号clk_out经过时钟路径反馈电路产生反馈时钟clk_fb，反馈时钟clk_fb和输入时钟clk2dll经过DLL鉴相器比较后产生DLL控制信号控制DLL延迟单元，
所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％。
提高输入时钟占空比免疫力的方法，包括以下步骤：
1】接收外部时钟转化为输入时钟；
2】输入时钟经过数字延迟锁相环电路产生反馈时钟clk_fb；
3】DCC第一时钟clk_000和和第三时钟clk_360上升沿进行比较，保证输出信号clk_out的占空比为50％；
4】输入时钟clk2dll和反馈时钟clk_fb的下降沿进行比较，保证输入时钟的占空比为50％。由于clkfb是经过DCC鉴相器校准的，所以可以认为其占空比为50％，利用clkfb下降沿和clk2dll下降沿进行鉴相，从而使得在clk2dll占空比为50％。

Claims (3)

1.提高输入时钟占空比免疫力的电路，其特征在于：包括下降沿鉴相器，所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％；所述反馈时钟clk_fb是输入时钟clk2dll经过数字延迟锁相环电路产生的时钟信号；所述输入时钟clk2dll是输入时钟接收器接收外部时钟vclk后输出的时钟信号；
所述下降沿鉴相器的输入端同时与所述输入时钟接收器的输出端和所述数字延迟锁相环电路的输出端相连。
2.一种占空比高的DRAM存储器，其特征在于：包括输入时钟接收器、DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元、DCC鉴相器、输出时钟生成电路、时钟路径反馈电路、DLL鉴相器以及下降沿鉴相器，
所述输入时钟接收器接收外部时钟vclk，输出输入时钟clk2dll，输入时钟clk2dll依次经过DLL延迟单元输出第一时钟clk_000，第一时钟clk_000经过第一DCC延迟单元输出第二时钟clk_180，第二时钟clk_180经过第二DCC延迟单元输出第三时钟clk_360，第一时钟clk_000和第三时钟clk_360经过DCC鉴相器比较后输出输出信号clk_out，输出信号clk_out经过时钟路径反馈电路产生反馈时钟clk_fb，反馈时钟clk_fb和输入时钟clk2dll经过DLL鉴相器比较后产生DLL控制信号控制DLL延迟单元，
所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clk_fb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％。
3.提高输入时钟占空比免疫力的方法，其特征在于：包括以下步骤：
1】接收外部时钟vclk，转化为输入时钟clk2dll；
2】输入时钟clk2dll经过数字延迟锁相环电路产生反馈时钟clk_fb；
3】第一时钟clk_000和第三时钟clk_360上升沿进行比较，保证输出信号clk_out的占空比为50％；所述第一时钟clk_000是输入时钟clk2dll经过DLL延迟单元后，DLL延迟单元输出的时钟；所述第三时钟clk_360是输入时钟clk2dll依次经过DLL延迟单元、第一DCC延迟单元、第二DCC延迟单元后，第二DCC延迟单元输出的时钟；
4】输入时钟clk2dll和反馈时钟clk_fb的下降沿进行比较，保证输入时钟的占空比为50％。
CN201510785064.1A 2015-11-16 2015-11-16 提高输入时钟占空比免疫力的电路及方法 Active CN105262481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510785064.1A CN105262481B (zh) 2015-11-16 2015-11-16 提高输入时钟占空比免疫力的电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510785064.1A CN105262481B (zh) 2015-11-16 2015-11-16 提高输入时钟占空比免疫力的电路及方法

Publications (2)

Publication Number Publication Date
CN105262481A CN105262481A (zh) 2016-01-20
CN105262481B true CN105262481B (zh) 2018-10-16

Family

ID=55102018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510785064.1A Active CN105262481B (zh) 2015-11-16 2015-11-16 提高输入时钟占空比免疫力的电路及方法

Country Status (1)

Country Link
CN (1) CN105262481B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112511135A (zh) * 2020-12-14 2021-03-16 中国科学院微电子研究所 可调占空比电路
US11652489B1 (en) * 2022-04-18 2023-05-16 Analog Devices International Unlimited Company Fractional divider with duty cycle regulation and low subharmonic content

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265902B1 (en) * 1999-11-02 2001-07-24 Ericsson Inc. Slip-detecting phase detector and method for improving phase-lock loop lock time
CN101232285A (zh) * 2007-01-24 2008-07-30 海力士半导体有限公司 Dll电路及其控制方法
CN205490484U (zh) * 2015-11-16 2016-08-17 西安紫光国芯半导体有限公司 提高输入时钟占空比免疫力的电路及占空比高的dram存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265902B1 (en) * 1999-11-02 2001-07-24 Ericsson Inc. Slip-detecting phase detector and method for improving phase-lock loop lock time
CN101232285A (zh) * 2007-01-24 2008-07-30 海力士半导体有限公司 Dll电路及其控制方法
CN205490484U (zh) * 2015-11-16 2016-08-17 西安紫光国芯半导体有限公司 提高输入时钟占空比免疫力的电路及占空比高的dram存储器

Also Published As

Publication number Publication date
CN105262481A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
EP3449377B1 (en) Methods and apparatuses including command delay adjustment circuit
US10560104B2 (en) Clock synchronization apparatus and method
US9356611B1 (en) Systems and methods involving phase detection with adaptive locking/detection features
KR100554981B1 (ko) 지연 고정 루프
CN101951260B (zh) 一种数字延迟锁相环电路
US8384455B2 (en) Apparatus for clock skew compensation
US9590640B1 (en) Clock and data recovery apparatus and method of the same
US8294498B2 (en) Clock de-skewing delay locked loop circuit
KR102609446B1 (ko) 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치
US8766688B2 (en) DLL circuit and delay-locked method using the same
US20200143853A1 (en) Data and clock synchronization and variation compensation apparatus and method
CN101494457B (zh) 延迟锁定回路电路及其中消除信号间抖动和偏移的方法
US7051225B2 (en) Memory system, module and register
CN104467819A (zh) 延迟锁相环、压控延迟线和延时单元
US20160065196A1 (en) Multi-phase clock generation
CN105610433B (zh) 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路
CN105262481B (zh) 提高输入时钟占空比免疫力的电路及方法
CN106209075A (zh) 数字延迟单元与信号延迟电路
KR102618514B1 (ko) 클럭 생성 회로, 이를 이용하는 반도체 장치 및 시스템
CN104601116A (zh) 基于延时锁相环结构的倍频器
TWI806487B (zh) 信號同步系統
US9007107B2 (en) Signal generating circuit and method thereof
CN205490484U (zh) 提高输入时钟占空比免疫力的电路及占空比高的dram存储器
US8963596B2 (en) Delay locked loop and data reception of a semiconductor apparatus
US9270261B2 (en) Signal adjustment circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant