CN105577173A - 一种检测最终时钟输出的延迟锁相环和占空比矫正电路 - Google Patents

一种检测最终时钟输出的延迟锁相环和占空比矫正电路 Download PDF

Info

Publication number
CN105577173A
CN105577173A CN201610108676.1A CN201610108676A CN105577173A CN 105577173 A CN105577173 A CN 105577173A CN 201610108676 A CN201610108676 A CN 201610108676A CN 105577173 A CN105577173 A CN 105577173A
Authority
CN
China
Prior art keywords
circuit
clock
dcc
pmos
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610108676.1A
Other languages
English (en)
Other versions
CN105577173B (zh
Inventor
郭晓锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610108676.1A priority Critical patent/CN105577173B/zh
Publication of CN105577173A publication Critical patent/CN105577173A/zh
Application granted granted Critical
Publication of CN105577173B publication Critical patent/CN105577173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

一种检测最终时钟输出的延迟锁相环和占空比矫正电路，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端。本发明中，由于DCC电路受占空比检测电路的控制，而占空比检测电路检测的是系统最终的输出时钟，所以可以保证系统最终输出时钟的占空比为50％。

Description

一种检测最终时钟输出的延迟锁相环和占空比矫正电路
技术领域
本发明涉及一种延迟锁相环和占空比矫正电路。
背景技术
延迟锁相环(DLL)和占空比矫正(DCC)电路广泛用于微处理器、存储器接口、芯片之间的接口和大規模集成电路的时钟分布网络。DLL用于时钟同步来解决时钟的偏斜问题，使得芯片内部或芯片之间的时钟延迟有足够的余量，从而提高系统的时序功能。DCC用于调整时钟的占空比(通常为50％)，使时钟的上升沿和下降沿都可用于采样数据，从而提高信号的传输速率。DLL电路和DCC电路经常会在各种应用系统中配合使用，例如包含双倍数据率同步动态随机存取存储器(DDRSDRAM)的半导体存储器件。
请参阅图1所示，传统的DLL和DCC电路：
传统的DLL和DCC电路通常存在于系统的时钟路径，对系统输入时钟进行同步和占空比矫正，再通过时钟传输电路输出系统的最终输出时钟。
传统DLL和DCC电路工作原理：输入时钟首先经过DLL电路进行时钟同步，然后通过DCC电路完成占空比矫正，输出50％占空比的同步时钟，再通过时钟传输电路输出系统的最终输出时钟。
传统DLL和DCC电路缺点：在此结构中，输入时钟首先经过了DLL和DCC电路，得到占空比50％的同步时钟。但当DCC输出时钟传入至时钟传输电路时，由于受到工艺温度等客观因素的影响，时钟的传输会产生占空比失真，故整个系统的最终输出时钟不再能保证为精确的50％占空比。
针对此问题的传统DLL和DCC电路解决方案及缺陷:针对最终输出时钟不能保证精确50％占空比的问题，传统的解决方案如图2所示。此方案将DCC电路和时钟传输电路换位，由于输入时钟首先经过DLL电路和时钟传输电路，最后经过DCC电路进行占空比矫正，故可以保证系统最终输出时钟为50％占空比。但此结构由于在时钟占空比矫正前延长了输入时钟的传输路径，故增加了输入时钟在传输中丢失的可能性，且这种丢失的可能性随着现阶段系统时钟频率的增大越来越突出。
传统DCC电路工作原理介绍：请参阅图3所示，DCC电路由两个相同的延迟链(DCC延迟链1和DCC延迟链2)、鉴相器、控制器和上升沿触发电路组成。
DCC输入时钟000通过两个相同的延迟链得到时钟360。DCC输入时钟000和时钟360输入到鉴相器，受鉴相器输出和控制器的控制，DCC延迟链1和DCC延迟链2会自动调整延时时间，最终稳定到时钟360上升沿和输入时钟000的下个周期上升沿对齐。达到稳态之后，由于输入时钟000的上升沿和时钟360的上升沿相差一个周期(tclk)，故可知DCC延迟链1的输出时钟(时钟180)的上升沿必然和输入时钟000的上升沿相差半个周期。这样，DCC输入时钟000和时钟180经过上升沿触发电路后，便可得到一个占空比50％的输出时钟信号。
传统的DLL和DCC电路由于结构和后续时钟传输电路的影响，其通常存在不能保证最终输出时钟占空比精确到50％的缺陷。
发明内容
本发明的目的在于提供一种检测最终时钟输出的延迟锁相环和占空比矫正电路，以解决上述技术问题。
为了实现上述目的，本发明采用如下技术方案：
一种检测最终时钟输出的延迟锁相环和占空比矫正电路，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；
DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端。
进一步的，占空比检测电路用于对时钟传输电路最终输出时钟的占空比进行检测，输出代表占空比是否大于50％的DCC控制信号，此控制信号输入至DCC电路对时钟占空比进行调整，达到系统最终输出时钟为50％占空比的稳态。
进一步的，占空比检测电路由单端转双端电路、电平检测电路和比较器依次连接组成；占空比检测电路的输入为时钟传输电路最终输出的输出时钟，输出时钟经过单端转双端电路转换为差分的时钟信号LDCCR和LDCCF，此差分时钟信号通过电平检测电路来检测其高电平和低电平持续时间，生成代表高电平和低电平有效时间的电压模拟信号LCMPR和LCMPF，将此对电压信号送入比较器进行比较，产生代表占空比是否大于50％的DCC控制信号。
进一步的，DCC电路包括控制器和DCC延迟链；占空比检测电路输出的DCC控制信号输入至控制器，通过控制器中的逻辑运算控制DCC延迟链的上升沿和下降沿的偏移延时时间，进行时钟占空比的调节，使占空比检测电路所检测时钟占空比为50％。
进一步的，电平检测电路包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3、电容C1和电容C2；
PMOS管P1的源极连接电源；漏极连接PMOS管P2和源极和PMOS管P3的源极；PMOS管P1的栅极连接电压偏置信号PBIAS；PMOS管P2的漏极、PMOS管P4的源极、NMOS管N1的漏极和电容C1的正极共接；PMOS管P3的漏极、PMOS管P4的漏极、NMOS管N2的漏极和电容C2的正极共接；电容C1的负极和电容C2的负极接地；NMOS管N1的源极和NMOS管N2的源极连接NMOS管N3的漏极，NMOS管N3的源极接地；输入信号LDCCR连接PMOS管P2的栅极和NMOS管N1的栅极；输入信号LDCCF连接PMOS管P3的栅极和NMOS管N2的栅极；NMOS管N3的栅极连接电压偏置信号NBIAS，PMOS管P4的栅极连接检测电路的使能信号EN。
相对于现有技术，本发明具有以下有益效果：本发明一种检测最终时钟输出的延迟锁相环和占空比矫正电路，输入时钟首先经过DLL电路进行时钟同步，进入DCC电路后通过时钟传输电路输出系统最终输出时钟；本发明中新加的占空比检测电路对系统最终输出时钟的占空比进行检测，输出代表占空比是否大于50％的DCC控制信号，此控制信号输入至DCC电路对时钟占空比进行调整，达到系统最终输出时钟为50％占空比的稳态。由于DCC电路受占空比检测电路的控制，而占空比检测电路检测的是系统最终的输出时钟，所以可以保证系统最终输出时钟的占空比为50％。
附图说明
图1为传统的DLL和DCC电路构成的时钟路径示意图；
图2为解决传统的DLL和DCC电路最终输出时钟不能保证精确50％占空比所形成的现有时钟路径示意图；
图3为传统DCC电路的结构示意图；
图4为本发明一种检测最终时钟输出的延迟锁相环和占空比矫正电路的结构示意图；
图5为占空比检测电路的结构示意图；
图6为占空比检测电路的时序图；
图7为电平检测电路一种优选的结构示意图；
图8为基于本发明的DCC电路的结构示意图。
具体实施方式
本发明一种检测最终时钟输出的延迟锁相环和占空比矫正电路，在传统DLL电路和DCC电路结构的基础上进行了改进，增加了时钟的占空比检测电路，并简化了DCC电路，解决了不能保证系统最终输出时钟为50％占空比的问题。
请参阅图4至图8所示，本发明一种检测最终时钟输出的延迟锁相环和占空比矫正电路，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端。
本发明一种检测最终时钟输出的延迟锁相环和占空比矫正电路的原理及优点：输入时钟首先经过DLL电路进行时钟同步，进入DCC电路后通过时钟传输电路输出系统最终输出时钟。新加的占空比检测电路对系统最终输出时钟的占空比进行检测，输出代表占空比是否大于50％的DCC控制信号，此控制信号输入至DCC电路对时钟占空比进行调整，达到系统最终输出时钟为50％占空比的稳态。由于DCC电路受占空比检测电路的控制，而占空比检测电路检测的是系统最终的输出时钟，所以可以保证系统最终输出时钟的占空比为50％。
请参阅图5所示，占空比检测电路由单端转双端电路、电平检测电路和比较器依次连接组成。占空比检测电路的输入为系统的输出时钟，输出时钟经过单端转双端电路转换为差分的时钟信号LDCCR和LDCCF，此差分时钟信号通过电平检测电路来检测其高电平和低电平持续时间，生成代表高电平和低电平有效时间的电压模拟信号LCMPR和LCMPF，将此对电压信号送入比较器进行比较，即可产生代表占空比是否大于50％的DCC控制信号。
请参阅图6所示，当占空比检测电路的输入时钟(即系统输出时钟)的占空比大于50％，即时钟高电平时间大于低电平时间时，电平检测电路的输出信号LCMPR电压值大于LCMPF，DCC控制信号输出为“0”。反之，当输入时钟的占空比小于50％时，DCC控制信号输出“1”。
请参阅图7所示，为本发明电平检测电路一种优选的结构，其包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3、电容C1和电容C2。PMOS管P1的源极连接电源，漏极连接PMOS管P2和源极和PMOS管P3的源极；PMOS管P1的栅极连接电压偏置信号PBIAS；PMOS管P2的漏极、PMOS管P4的源极、NMOS管N1的漏极和电容C1的正极共接；PMOS管P3的漏极、PMOS管P4的漏极、NMOS管N2的漏极和电容C2的正极共接；电容C1的负极和电容C2的负极接地；NMOS管N1的源极和NMOS管N2的源极连接NMOS管N3的漏极，NMOS管N3的源极接地。输入信号LDCCR连接PMOS管P2的栅极和NMOS管N1的栅极；输入信号LDCCF连接PMOS管P3的栅极和NMOS管N2的栅极。NMOS管N3的栅极连接电压偏置信号NBIAS，PMOS管P4的栅极连接检测电路的使能信号EN。
电平检测电路的输入信号为单端转双端电路输出的差分时钟信号LDCCR和LDCCF，输出信号为代表高电平和低电平有效时间的电压模拟信号LCMPR和LCMPF，EN为电平检测电路的使能信号，PBIAS和NBIAS分别为电路PMOS端和NMOS端的电压偏置信号。此电路利用差分输入时钟信号LDCCR和LDCCF控制MOS管的打开和关闭，来给电容C1和C2充电或放电，得到分别代表时钟高电平和低电平的电压模拟信号LCMPR和LCMPF。
请参阅图8所示，本发明利用不同的控制模式，对传统DCC电路进行了简化，仅由控制器和DCC延迟链组成。占空比检测电路输出的DCC控制信号输入至控制器，通过控制器中的逻辑运算去控制DCC延迟链的上升沿和下降沿的偏移延时时间，进行时钟占空比的调节，达到占空比检测电路所检测时钟占空比为50％的功能。

Claims (5)

1.一种检测最终时钟输出的延迟锁相环和占空比矫正电路，其特征在于，包括DLL电路、DCC电路、时钟传输电路和占空比检测电路；
DLL电路的输入端连接输入时钟，输出端连接DCC电路的时钟输入端；DCC电路的时钟输出端连接时钟传输电路的输入端，占空比检测电路的输入端连接时钟传输电路的输出端，占空比检测电路的输出端连接DCC电路的控制端。
2.根据权利要求1所述的一种检测最终时钟输出的延迟锁相环和占空比矫正电路，其特征在于，占空比检测电路用于对时钟传输电路最终输出时钟的占空比进行检测，输出代表占空比是否大于50％的DCC控制信号，此控制信号输入至DCC电路对时钟占空比进行调整，达到系统最终输出时钟为50％占空比的稳态。
3.根据权利要求1所述的一种检测最终时钟输出的延迟锁相环和占空比矫正电路，其特征在于，占空比检测电路由单端转双端电路、电平检测电路和比较器依次连接组成；占空比检测电路的输入为时钟传输电路最终输出的输出时钟，输出时钟经过单端转双端电路转换为差分的时钟信号LDCCR和LDCCF，此差分时钟信号通过电平检测电路来检测其高电平和低电平持续时间，生成代表高电平和低电平有效时间的电压模拟信号LCMPR和LCMPF，将此对电压信号送入比较器进行比较，产生代表占空比是否大于50％的DCC控制信号。
4.根据权利要求3所述的一种检测最终时钟输出的延迟锁相环和占空比矫正电路，其特征在于，DCC电路包括控制器和DCC延迟链；占空比检测电路输出的DCC控制信号输入至控制器，通过控制器中的逻辑运算控制DCC延迟链的上升沿和下降沿的偏移延时时间，进行时钟占空比的调节，使占空比检测电路所检测时钟占空比为50％。
5.根据权利要求1所述的一种检测最终时钟输出的延迟锁相环和占空比矫正电路，其特征在于，电平检测电路包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、NMOS管N1、NMOS管N2、NMOS管N3、电容C1和电容C2；
PMOS管P1的源极连接电源；漏极连接PMOS管P2和源极和PMOS管P3的源极；PMOS管P1的栅极连接电压偏置信号PBIAS；PMOS管P2的漏极、PMOS管P4的源极、NMOS管N1的漏极和电容C1的正极共接；PMOS管P3的漏极、PMOS管P4的漏极、NMOS管N2的漏极和电容C2的正极共接；电容C1的负极和电容C2的负极接地；NMOS管N1的源极和NMOS管N2的源极连接NMOS管N3的漏极，NMOS管N3的源极接地；输入信号LDCCR连接PMOS管P2的栅极和NMOS管N1的栅极；输入信号LDCCF连接PMOS管P3的栅极和NMOS管N2的栅极；NMOS管N3的栅极连接电压偏置信号NBIAS，PMOS管P4的栅极连接检测电路的使能信号EN。
CN201610108676.1A 2016-02-26 2016-02-26 一种检测最终时钟输出的延迟锁相环和占空比矫正电路 Active CN105577173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610108676.1A CN105577173B (zh) 2016-02-26 2016-02-26 一种检测最终时钟输出的延迟锁相环和占空比矫正电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610108676.1A CN105577173B (zh) 2016-02-26 2016-02-26 一种检测最终时钟输出的延迟锁相环和占空比矫正电路

Publications (2)

Publication Number Publication Date
CN105577173A true CN105577173A (zh) 2016-05-11
CN105577173B CN105577173B (zh) 2018-05-15

Family

ID=55886938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610108676.1A Active CN105577173B (zh) 2016-02-26 2016-02-26 一种检测最终时钟输出的延迟锁相环和占空比矫正电路

Country Status (1)

Country Link
CN (1) CN105577173B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107171666A (zh) * 2017-04-20 2017-09-15 南京德睿智芯电子科技有限公司 一种数模转换器的内部时钟时序矫正控制系统
CN109787588A (zh) * 2018-12-29 2019-05-21 西安紫光国芯半导体有限公司 一种ddr时钟路径及其低功耗的占空比校正电路
US11595050B2 (en) * 2021-07-16 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Circuits and methods for a cascade phase locked loop

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322390A1 (en) * 2008-06-30 2009-12-31 Hynix Semiconductor, Inc. Duty cycle correction circuit and delay locked loop circuit including the same
US20110102039A1 (en) * 2009-10-30 2011-05-05 Seok-Bo Shin Apparatus and method for correcting duty cycle of clock signal
US20110215851A1 (en) * 2010-03-02 2011-09-08 Ji Hun Oh Dll including 2-phase delay line and duty correction circuit and duty correction method thereof
CN103856187A (zh) * 2012-11-30 2014-06-11 爱思开海力士有限公司 半导体装置及其占空比校正方法
CN205490485U (zh) * 2016-02-26 2016-08-17 西安紫光国芯半导体有限公司 一种检测最终时钟输出的延迟锁相环和占空比矫正电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322390A1 (en) * 2008-06-30 2009-12-31 Hynix Semiconductor, Inc. Duty cycle correction circuit and delay locked loop circuit including the same
US20110102039A1 (en) * 2009-10-30 2011-05-05 Seok-Bo Shin Apparatus and method for correcting duty cycle of clock signal
CN102055436B (zh) * 2009-10-30 2015-08-19 海力士半导体有限公司 用于校正时钟信号的占空比的装置和方法
US20110215851A1 (en) * 2010-03-02 2011-09-08 Ji Hun Oh Dll including 2-phase delay line and duty correction circuit and duty correction method thereof
CN103856187A (zh) * 2012-11-30 2014-06-11 爱思开海力士有限公司 半导体装置及其占空比校正方法
CN205490485U (zh) * 2016-02-26 2016-08-17 西安紫光国芯半导体有限公司 一种检测最终时钟输出的延迟锁相环和占空比矫正电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107171666A (zh) * 2017-04-20 2017-09-15 南京德睿智芯电子科技有限公司 一种数模转换器的内部时钟时序矫正控制系统
CN109787588A (zh) * 2018-12-29 2019-05-21 西安紫光国芯半导体有限公司 一种ddr时钟路径及其低功耗的占空比校正电路
CN109787588B (zh) * 2018-12-29 2023-03-14 西安紫光国芯半导体有限公司 一种ddr时钟路径及其低功耗的占空比校正电路
US11595050B2 (en) * 2021-07-16 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Circuits and methods for a cascade phase locked loop

Also Published As

Publication number Publication date
CN105577173B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
CN102638246B (zh) 占空比调整电路
CN104113303B (zh) 50%占空比时钟产生电路
US7417479B2 (en) Duty detection circuit and method for controlling the same
CN104113342B (zh) 用于高速数模转换器的高速数据同步电路
CN101826860B (zh) 占空比校正电路和占空比校正方法
CN103501112B (zh) 同步整流控制方法与控制电路以及开关型电压调节器
CN105958971A (zh) 一种时钟占空比校准电路
CN102361456B (zh) 一种时钟相位对齐调整电路
CN107231150A (zh) 时钟校正装置及时钟校正方法
CN104753499A (zh) 占空比校准电路
CN104980126A (zh) 一种时钟占空比调整电路及多相位时钟产生器
CN205490485U (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN105577173A (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN105610433B (zh) 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路
CN105515571B (zh) 延迟锁定回路
CN105610434B (zh) 一种自适应的延迟锁相环
KR102468261B1 (ko) 듀티 보정 회로
CN104242921A (zh) 一种高频延迟锁相环及其时钟处理方法
CN104280613B (zh) 一种片内信号间的相位检测与同步电路及其同步方法
CN105406838A (zh) 数字倍频电路及修正时钟占空比的方法
CN104283550B (zh) 一种延迟锁相环和占空比矫正电路
CN205407782U (zh) 一种自适应的延迟锁相环
CN205407781U (zh) 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路
CN102723948B (zh) 延迟锁相回路及延迟锁相回路产生应用时脉的方法
CN102324928B (zh) 一种有源rc滤波器的频率校准电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant