CN104280613B - 一种片内信号间的相位检测与同步电路及其同步方法 - Google Patents

一种片内信号间的相位检测与同步电路及其同步方法 Download PDF

Info

Publication number
CN104280613B
CN104280613B CN201410544093.4A CN201410544093A CN104280613B CN 104280613 B CN104280613 B CN 104280613B CN 201410544093 A CN201410544093 A CN 201410544093A CN 104280613 B CN104280613 B CN 104280613B
Authority
CN
China
Prior art keywords
phase
signal
delay
circuit
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410544093.4A
Other languages
English (en)
Other versions
CN104280613A (zh
Inventor
�田�浩
蒋奇
陈杨
马骁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU CORPRO TECHNOLOGY Co Ltd
Original Assignee
CHENGDU CORPRO TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU CORPRO TECHNOLOGY Co Ltd filed Critical CHENGDU CORPRO TECHNOLOGY Co Ltd
Priority to CN201410544093.4A priority Critical patent/CN104280613B/zh
Publication of CN104280613A publication Critical patent/CN104280613A/zh
Application granted granted Critical
Publication of CN104280613B publication Critical patent/CN104280613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种片内信号间的相位检测与同步电路及其同步方法，它包括相位检测电路，相位信息处理/延迟控制电路和数控延迟电路，所述的相位检测电路检测出数据同步信号与时钟信号边沿或数据同步信号与信号同步的衍生信号的相位关系并转换为数字形式的相位码；所述的相位信息处理/延迟控制电路通过将当前信号间的相位关系与设定的相位关系进行比较，根据内部算法作出延迟控制方案，输出延迟码；数控延迟电路根据延迟码对需要同步的两个信号之中的一个信号或是决定该信号边沿相位的时钟信号作出延迟调整，使得需要同步的两个信号间的相位关系最终与所设定的相位关系一致。

Description

一种片内信号间的相位检测与同步电路及其同步方法
技术领域
本发明涉及信号检测领域，特别是一种片内信号间的相位检测与同步电路及其同步方法。
背景技术
在高速信号处理电路中，存在多个电路功能模块间进行数据传输时，时钟信号和数据信号有严格的同步要求。特别是在高速的数模混合信号电路中，因为模拟域需要高品质的时钟信号，数字域的时钟信号往往质量差，而数字域的数据只能和数据域的时钟保持同步关系，数据信号要传递给模拟域时需要与模拟域的时钟进行严格的同步。
传统的时钟数据同步电路，采用锁相环的方式，实现时钟与数据间的同步。如图1所示模块1输出的数据同步信号与时钟信号通过鉴相器进行相位比较。锁相环根据鉴相器输出的控制信号调整相位，输出调整后的时钟信号重新进入模块1，从而形成反馈控制环路，实现模块1的输出数据信号与输入模块2的时钟信号间的同步。
发明内容
本发明的目的在于克服现有技术的不足，提供一种用于高速信号处理电路中的信号相位检测与同步电路及其同步方法，使得使用该信号同步电路的集成电路能够工作于很高的时钟频率，并且具有良好的相位噪声性能，提供一种把相位信息转换为数字信号，采用数字方法实现相位信息的处理分析的信号相位检测与同步电路及其同步方法。
本发明的目的是通过以下技术方案来实现的：一种片内信号间的相位检测与同步电路，它包括相位检测电路，相位信息处理/延迟控制电路以及数控延迟电路，所述的相位检测电路检测出数据同步信号与时钟信号边沿或数据同步信号与信号同步的衍生信号的相位关系并转换为数字形式的相位码；所述相位信息处理/延迟控制电路通过将当前信号间的相位关系与设定的相位关系进行比较，根据内部算法作出延迟控制方案，输出延迟码；数控延迟电路根据延迟码对需要同步的两个信号之中的一个信号或是决定该信号边沿相位的时钟信号作出延迟调整，使得需要同步的两个信号间的相位关系最终与所设定的相位关系一致；
所述的相位检测电路与相位信息处理/延迟控制电路连接，相位信息处理/延迟控制电路与数控延迟电路连接。
所述的相位检测电路包括SR触发器、异或门、开关管、滤波器以及模数转换器；
所述的SR触发器的S端口连接数据同步信号，R端口连接时钟信号，SR触发器的输出与异或门的一路输入连接，异或门的另一路输入连接数据同步信号，异或门的输出与开关管的控制极连接，开关管的输出与滤波器连接，滤波器的输出与模数转换器连接。
所述的相位信息处理/延迟控制电路包括存储器、控制器、自动解码器、手动控制逻辑和输出控制逻辑，所述的存储器、自动调节解码器和输出逻辑控制器分别与控制器连接，所述的手动调节控制逻辑与输出逻辑控制器连接；
所述的存储器用于存储在目标相位附近，满足门限要求的相位和步进值；所述的控制器在搜索阶段控制搜索目标相位的搜索方向以及搜索步进等，在跟踪阶段，判断是否进行重新搜索，并且产生警示信号和锁定信号；所述的自动解码器用于将温度码编码成二进制补码；所述的手动控制逻辑通过手动的控制搜索步进，然后读出对应相位，并且判断相位是否为目标相位；所述的输出控制逻辑控制目标相位以及锁定步进输出。
所述的数控延迟电路由主干延迟电路和分支数控电路组成，所述的主干延迟电路由多级延迟单元串联构成，所述的延迟单元又由两个串联的延迟部件组成，每一级延迟单元的输出分别与下一级延迟单元的输入连接和一个一级分支延迟部件连接，一级分支延迟部件的输出与一级数控开关连接，相邻两个一级数控开关合路后与二级分支延迟部件连接，二级分支延迟部件的输出与二级数控开关连接，相邻两个二级数控开关合路后与三级分支延迟部件连接，依次类推，倒数第二级数控开关合路后与最末级延迟部件连接，末级延迟部件的输出为最终输出，每一级数控开关的控制端与数控信号连接。
一种片内信号间的相位检测与同步电路进行信号同步的方法，它包括如下步骤：
S1：相位检测，检测信号间的相位关系，转换为数字并输出4位相位码；
S2：相位码输入控制器，控制器进入开始状态，所有寄存器设置初值，若系统进入未定义状态，则通过默认赋值，控制器将会自动将状态跳转到初始状态，确保不会进入死循环；
S3：控制器将控制寄存器中的参数值重新载入到控制器中；
S4：控制器确认搜索参数后进入搜索状态，搜索状态的每个搜索周期完成一个相位关系与目标相位的比较和延迟码的调整；
S5：将延迟码和相位码的对应关系存储在存储器中；
S6：控制器根据存储的目标相位附近的相位码与延时码的对应关系判断出该处的斜率取向；
S7：控制器将S6中计算的斜率取向与目标斜率进行比较，根据比较结果，进行如下子步骤：
A：若比较结果处于系统允许的信号间的最大偏差内，则将存储器中记录的值读出来，计算出对应于目标相位的延迟码的中间值，并采用该值锁定环路；
B：若比较结果超出系统允许的信号间的最大偏差，判定失锁，跳转到步骤S4进行重新搜索；
S8：数控延迟电路根据延迟码控制信号进行延迟，使得两个信号同步。
本发明的有益效果是：本发明舍弃了传统的信号相位模拟检测的方式，信号相位检测电路通过模数转换电路，把相位信息转换为数字信号，采用数字方法实现相位信息的处理分析。这种方式相对于模拟检测方式提高了相位控制电路的灵活性，可以实现多目标相位控制，而采用合适的目标相位，可以提高电路的稳定性和可靠性，实现最佳的电路性能。
附图说明
图1为锁相环式相位检测电路原理图；
图2为信号同步电路原理图；
图3为相位检测电路原理图；
图4为相位信息处理/延迟控制电路原理图；
图5为数控延迟电路原理图；
图6为信号同步的方法流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图2和图3所示，一种片内信号间的相位检测与同步电路，它包括相位检测电路，相位信息处理/延迟控制电路以及数控延迟电路，所述的相位检测电路检测出数据同步信号与时钟信号边沿或数据同步信号与信号同步的衍生信号的相位关系并转换为数字形式的相位码；所述相位信息处理/延迟控制电路通过将当前信号间的相位关系与设定的相位关系进行比较，根据内部算法作出延迟控制方案，输出延迟码；数控延迟电路根据延迟码对需要同步的两个信号之中的一个信号或是决定该信号边沿相位的时钟信号作出延迟调整，使得需要同步的两个信号间的相位关系最终与所设定的相位关系一致；
所述的相位检测电路与相位信息处理/延迟控制电路连接，相位信息处理/延迟控制电路与数控延迟电路连接。
所述的相位检测电路包括SR触发器、异或门、开关管、滤波器以及模数转换器；
所述的SR触发器的S端口连接数据同步信号，R端口连接时钟信号，SR触发器的输出与异或门的一路输入连接，异或门的另一路输入连接数据同步信号，异或门的输出与开关管的控制极连接，开关管的输出与滤波器连接，滤波器的输出与模数转换器连接。
所述的相位信息处理/延迟控制电路包括存储器、控制器、自动解码器、手动控制逻辑和输出控制逻辑，所述的存储器、自动调节解码器和输出逻辑控制器分别与控制器连接，所述的手动调节控制逻辑与输出逻辑控制器连接；
所述的存储器用于存储在目标相位附近，满足门限要求的相位和步进值；所述的控制器在搜索阶段控制搜索目标相位的搜索方向以及搜索步进等，在跟踪阶段，判断是否进行重新搜索，并且产生警示信号和锁定信号；所述的自动解码器用于将温度码编码成二进制补码；所述的手动控制逻辑通过手动的控制搜索步进，然后读出对应相位，并且判断相位是否为目标相位；所述的输出控制逻辑控制目标相位以及锁定步进输出。
所述的数控延迟电路由主干延迟电路和分支数控电路组成，所述的主干延迟电路由多级延迟单元串联构成，所述的延迟单元又由两个串联的延迟部件组成，每一级延迟单元的输出分别与下一级延迟单元的输入连接和一个一级分支延迟部件连接，一级分支延迟部件的输出与一级数控开关连接，相邻两个一级数控开关合路后与二级分支延迟部件连接，二级分支延迟部件的输出与二级数控开关连接，相邻两个二级数控开关合路后与三级分支延迟部件连接，依次类推，倒数第二级数控开关合路后与最末级延迟部件连接，末级延迟部件的输出为最终输出，每一级数控开关的控制端与数控信号连接。
一种片内信号间的相位检测与同步电路进行信号同步的方法，它包括如下步骤：
S1：相位检测，检测信号间的相位关系，转换为数字并输出4位相位码；
S2：相位码输入控制器，控制器进入开始状态，所有寄存器设置初值，若系统进入未定义状态，则通过默认赋值，控制器将会自动将状态跳转到初始状态，确保不会进入死循环；
S3：控制器将控制寄存器中的参数值重新载入到控制器中；
S4：控制器确认搜索参数后进入搜索状态，搜索状态的每个搜索周期完成一个相位关系与目标相位的比较和延迟码的调整；
S5：将延迟码和相位码的对应关系存储在存储器中；
S6：控制器根据存储的目标相位附近的相位码与延时码的对应关系判断出该处的斜率取向；
S7：控制器将S6中计算的斜率取向与目标斜率进行比较，根据比较结果，进行如下子步骤：
A：若比较结果处于系统允许的信号间的最大偏差内，则将存储器中记录的值读出来，计算出对应于目标相位的延迟码的中间值，并采用该值锁定环路；
B：若比较结果超出系统允许的信号间的最大偏差，判定失锁，跳转到步骤S4进行重新搜索；
S8：数控延迟电路根据延迟码控制信号进行延迟，使得两个信号同步。
在使用本发明进行信号同步时，通过相位检测电路模块，实现信号相位的检测和相位信息的数字化；相位码进入相位信息处理和延迟电路控制电路模块，实现相位信息与设置的目标相位间的对比，输出延迟码；最后由数控延迟电路模块根据延迟码对信号进行延迟控制，实现信号间相位的调整，最终相位调整到设定的目标相位，完成锁定。

Claims (4)

1.一种片内信号间的相位检测与同步电路，其特征在于：它包括相位检测电路，相位信息处理/延迟控制电路以及数控延迟电路，所述的相位检测电路检测出数据同步信号与时钟信号边沿或数据同步信号与信号同步的衍生信号的相位关系并转换为数字形式的相位码；所述相位信息处理/延迟控制电路通过将当前信号间的相位关系与设定的相位关系进行比较，根据内部算法作出延迟控制方案，输出延迟码；数控延迟电路根据延迟码对需要同步的两个信号之中的一个信号或是决定该信号边沿相位的时钟信号作出延迟调整，使得需要同步的两个信号间的相位关系最终与所设定的相位关系一致；
所述的相位检测电路与相位信息处理/延迟控制电路连接，相位信息处理/延迟控制电路与数控延迟电路连接；
所述的相位信息处理/延迟控制电路包括存储器、控制器、自动调节解码器、手动调节控制逻辑和输出逻辑控制器，所述的存储器、自动调节解码器和输出逻辑控制器分别与控制器连接，所述的手动调节控制逻辑与输出逻辑控制器连接；
所述的存储器用于存储在目标相位附近，满足门限要求的相位和步进值；所述的控制器在搜索阶段控制搜索目标相位的搜索方向以及搜索步进，在跟踪阶段，判断是否进行重新搜索，并且产生警示信号和锁定信号；所述的自动调节解码器用于将温度码编码成二进制补码；所述的手动调节控制逻辑通过手动的控制搜索步进，然后读出对应相位，并且判断相位是否为目标相位；所述的输出逻辑控制器控制目标相位以及锁定步进输出。
2.根据权利要求1所述的一种片内信号间的相位检测与同步电路，其特征在于：所述的相位检测电路包括SR触发器、异或门、开关管、滤波器以及模数转换器；
所述的SR触发器的S端口连接数据同步信号，R端口连接时钟信号，SR触发器的输出与异或门的一路输入连接，异或门的另一路输入连接数据同步信号，异或门的输出与开关管的控制极连接，开关管的输出与滤波器连接，滤波器的输出与模数转换器连接。
3.根据权利要求1所述的一种片内信号间的相位检测与同步电路，其特征在于：所述的数控延迟电路由主干延迟电路和分支数控电路组成，所述的主干延迟电路由多级延迟单元串联构成，所述的延迟单元又由两个串联的延迟部件组成，每一级延迟单元的输出分别与下一级延迟单元的输入连接和一个一级分支延迟部件连接，一级分支延迟部件的输出与一级数控开关连接，相邻两个一级数控开关合路后与二级分支延迟部件连接，二级分支延迟部件的输出与二级数控开关连接，相邻两个二级数控开关合路后与三级分支延迟部件连接，依次类推，倒数第二级数控开关合路后与最末级延迟部件连接，最末级延迟部件的输出为最终输出，每一级数控开关的控制端与数控信号连接。
4.如权利要求1所述的一种片内信号间的相位检测与同步电路进行信号同步的方法，其特征在于，它包括如下步骤：
S1：相位检测，检测信号间的相位关系，转换为数字并输出4位相位码；
S2：相位码输入控制器，控制器进入初始状态，所有控制寄存器设置初值，若系统进入未定义状态，则通过默认赋值，控制器将会自动将状态跳转到初始状态，确保不会进入死循环；
S3：控制器将控制寄存器中的参数值重新载入到控制器中；
S4：控制器确认搜索参数后进入搜索状态，搜索状态的每个搜索周期完成一个相位关系与目标相位的比较和延迟码的调整；
S5：将延迟码和相位码的对应关系存储在存储器中；
S6：控制器根据存储的目标相位附近的相位码与延时码的对应关系判断出该处的斜率取向；
S7：控制器将S6中计算的斜率取向与目标斜率进行比较，根据比较结果，进行如下子步骤：
A：若比较结果处于系统允许的信号间的最大偏差内，则将存储器中记录的值读出来，计算出对应于目标相位的延迟码的中间值，并采用该值锁定环路；
B：若比较结果超出系统允许的信号间的最大偏差，判定失锁，跳转到步骤S4进行重新搜索；
S8：数控延迟电路根据延迟码控制信号进行延迟，使得两个信号同步。
CN201410544093.4A 2014-10-15 2014-10-15 一种片内信号间的相位检测与同步电路及其同步方法 Active CN104280613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410544093.4A CN104280613B (zh) 2014-10-15 2014-10-15 一种片内信号间的相位检测与同步电路及其同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410544093.4A CN104280613B (zh) 2014-10-15 2014-10-15 一种片内信号间的相位检测与同步电路及其同步方法

Publications (2)

Publication Number Publication Date
CN104280613A CN104280613A (zh) 2015-01-14
CN104280613B true CN104280613B (zh) 2017-03-08

Family

ID=52255688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410544093.4A Active CN104280613B (zh) 2014-10-15 2014-10-15 一种片内信号间的相位检测与同步电路及其同步方法

Country Status (1)

Country Link
CN (1) CN104280613B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105591731B (zh) * 2015-12-31 2019-01-15 固安信通信号技术股份有限公司 一种有源应答器的dbpl解码方法
CN107171666B (zh) * 2017-04-20 2020-06-23 南京德睿智芯电子科技有限公司 一种数模转换器的内部时钟时序矫正控制系统
CN108111151B (zh) * 2017-12-20 2021-05-28 广州广电计量检测股份有限公司 开关控制方法和系统、开关控制设备和测试装置
CN113708758A (zh) * 2020-05-20 2021-11-26 中兴通讯股份有限公司 相位检测方法及其装置、设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447557A (zh) * 2002-03-26 2003-10-08 株式会社东芝 同步电路
CN1638367A (zh) * 2003-12-19 2005-07-13 美国博通公司 集成判决反馈均衡器及时钟数据恢复电路
CN1710508A (zh) * 2004-06-17 2005-12-21 富士通株式会社 时钟调节装置及其方法
CN1751440A (zh) * 2003-03-06 2006-03-22 富士通株式会社 数字pll电路
CN102468843A (zh) * 2010-11-11 2012-05-23 安凯(广州)微电子技术有限公司 一种数字延迟线电路及延迟锁相环电路
CN102624382A (zh) * 2012-03-29 2012-08-01 广州市广晟微电子有限公司 时钟同步方法、装置及具有该装置的射频芯片电路
CN103441759A (zh) * 2013-08-28 2013-12-11 电子科技大学 一种鉴频鉴相器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104012002B (zh) * 2011-12-29 2017-04-12 瑞萨电子株式会社 半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447557A (zh) * 2002-03-26 2003-10-08 株式会社东芝 同步电路
CN1751440A (zh) * 2003-03-06 2006-03-22 富士通株式会社 数字pll电路
CN1638367A (zh) * 2003-12-19 2005-07-13 美国博通公司 集成判决反馈均衡器及时钟数据恢复电路
CN1710508A (zh) * 2004-06-17 2005-12-21 富士通株式会社 时钟调节装置及其方法
CN102468843A (zh) * 2010-11-11 2012-05-23 安凯(广州)微电子技术有限公司 一种数字延迟线电路及延迟锁相环电路
CN102624382A (zh) * 2012-03-29 2012-08-01 广州市广晟微电子有限公司 时钟同步方法、装置及具有该装置的射频芯片电路
CN103441759A (zh) * 2013-08-28 2013-12-11 电子科技大学 一种鉴频鉴相器

Also Published As

Publication number Publication date
CN104280613A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
CN104280613B (zh) 一种片内信号间的相位检测与同步电路及其同步方法
US7990194B2 (en) Apparatus and method for correcting duty cycle of clock signal
US7138837B2 (en) Digital phase locked loop circuitry and methods
CN103684447B (zh) 时钟数据恢复电路及数据锁定的判断方法
CN103001760B (zh) 数据和时钟间的相位差的校正装置
US20130187693A1 (en) Full-digital clock correction circuit and method thereof
CN104980126A (zh) 一种时钟占空比调整电路及多相位时钟产生器
CN102594338A (zh) 具有错误锁定纠正机制的计数器控制型延迟锁相环电路
CN101494456B (zh) 延迟锁定回路以及时钟信号锁定方法
CN105610433B (zh) 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路
CN103560786A (zh) 一种全数字逐次逼近寄存器式快速锁定延时锁定环
US5197086A (en) High speed digital clock synchronizer
CN104967445A (zh) 相位检测装置以及相位调整方法
CN107078743B (zh) 用于时钟和数据恢复的电路布置和方法
CN104375426B (zh) 一种片内信号间的相位信息处理和延迟控制电路
CN103780258A (zh) 数字双链延迟锁相环
CN106330178A (zh) 数字延时锁相环及控制数字延时锁相环的方法
CN205490485U (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
KR101157712B1 (ko) 수신 장치
CN105577173A (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN103607199A (zh) 快速全数字逐次逼近寄存器延时锁定环
CN101582693A (zh) 时钟数据恢复器的频率检测电路与方法
CN101409615B (zh) 接收系统与其自动偏差调整方法
CN100527626C (zh) 可防止假锁定发生的延迟锁定回路及相关方法
CN203608179U (zh) 一种全数字逐次逼近寄存器式快速锁定延时锁定环

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant