CN113708758A - 相位检测方法及其装置、设备 - Google Patents

相位检测方法及其装置、设备 Download PDF

Info

Publication number
CN113708758A
CN113708758A CN202010428524.6A CN202010428524A CN113708758A CN 113708758 A CN113708758 A CN 113708758A CN 202010428524 A CN202010428524 A CN 202010428524A CN 113708758 A CN113708758 A CN 113708758A
Authority
CN
China
Prior art keywords
phase
signal
clock signal
value
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010428524.6A
Other languages
English (en)
Inventor
赵亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202010428524.6A priority Critical patent/CN113708758A/zh
Priority to JP2022570673A priority patent/JP2023526472A/ja
Priority to PCT/CN2021/093649 priority patent/WO2021233203A1/zh
Priority to EP21809727.7A priority patent/EP4142156A4/en
Priority to KR1020227043460A priority patent/KR20230008212A/ko
Publication of CN113708758A publication Critical patent/CN113708758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种相位检测方法及其装置、设备。其中，相位检测装置包括信号处理组件、鉴相部件和相位比较组件，信号处理组件用于获取参考时钟信号及其初始相位值；鉴相部件用于获取待测时钟信号，并根据参考时钟信号和待测时钟信号得到第一相位差信号；相位比较组件用于根据第一相位差信号得到相位调整信号；此外，信号处理组件还用于根据相位调整信号对参考时钟信号进行相位调整，以减小第一相位差信号，并累计调整的相位值以得到相位累计值，且根据相位累计值和初始相位值得到待测时钟信号的相位值。本发明实施例中，能够通过有限次数的处理使得参考时钟信号的相位逼近待测时钟信号的相位，从而能够高精度、高速度的完成对时钟相位的测量。

Description

相位检测方法及其装置、设备
技术领域
本发明实施例涉及但不限于通信技术领域，尤其涉及一种相位检测方法及其装置、设备。
背景技术
目前5G通讯对1588时钟时间的精度要求越来越高，单节点的对时精度已要求在几个纳秒之内。如果要进一步提高时钟信号的精度，要么提高时钟信号的频率，要么对时钟信号的相位进行测量后补偿，前一种方式对芯片、工艺等要求较高，后一种方式则对芯片、工艺等要求较低，因此后一种方式的性价比较高。
当前普遍采用的时钟相位测量方式主要有三类：第一类方式是用一个很高频率的时钟信号去对待测时钟信号进行采样而得到相位信息；第二类方式是先将一个时钟信号通过移相而产生若干个同频率但不同相位的时钟信号，然后和待测时钟信号进行比较，找到相位最接近的一个时钟信号而得到相位信息；第三类方式是将一个时钟信号以一个很小的步长来移相并同时对待测时钟信号进行采样，遍历一个周期后通过获取到的采样值而得到相位信息。第一类方式对芯片及工艺等要求较高；第二类方式的实现代价较小，但精度不高；第三类方式的精度较高，但测量速度较慢，而且精度越高，速度越慢。
因此，如何高精度、高速度的完成时钟相位的测量，是亟待解决的技术问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供了一种相位检测方法及其装置、设备，能够提高对时钟信号的相位检测精度和相位检测速度。
第一方面，本发明实施例提供了一种相位检测装置，包括：
信号处理组件，用于获取参考时钟信号和所述参考时钟信号的初始相位值，并输出所述参考时钟信号；
鉴相部件，与所述信号处理组件连接，用于获取待测时钟信号，并根据所述参考时钟信号和所述待测时钟信号得到且输出第一相位差信号；
相位比较组件，分别与所述鉴相部件和所述信号处理组件连接，用于根据所述第一相位差信号得到并输出相位调整信号；
所述信号处理组件还用于根据所述相位调整信号对所述参考时钟信号进行相位调整，以减小所述第一相位差信号，并累计调整的相位值以得到相位累计值，且根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值。
第二方面，本发明实施例还提供了一种相位检测方法，应用于相位检测装置，所述相位检测装置包括依次首尾连接的信号处理组件、鉴相部件和相位比较组件；
所述方法包括：
所述信号处理组件获取参考时钟信号和所述参考时钟信号的初始相位值，并向所述鉴相部件输出所述参考时钟信号；
所述鉴相部件获取待测时钟信号，并根据所述参考时钟信号和所述待测时钟信号得到第一相位差信号，且向所述相位比较组件输出所述第一相位差信号；
所述相位比较组件根据所述第一相位差信号得到相位调整信号，并向所述信号处理组件输出所述相位调整信号；
所述信号处理组件根据所述相位调整信号对所述参考时钟信号进行相位调整，以减小所述第一相位差信号，并累计调整的相位值以得到相位累计值，且根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值。
第三方面，本发明实施例还提供了一种设备，包括有如上所述第一方面的相位检测装置。
本发明实施例包括：信号处理组件、鉴相部件和相位比较组件依次首尾连接，其中，信号处理组件用于获取参考时钟信号和参考时钟信号的初始相位值；鉴相部件用于获取待测时钟信号，并根据参考时钟信号和待测时钟信号得到且输出第一相位差信号；相位比较组件用于根据第一相位差信号得到并输出相位调整信号；此外，信号处理组件还用于根据相位调整信号对参考时钟信号进行相位调整，以减小第一相位差信号，并累计调整的相位值，且根据累计的相位值和初始相位值得到待测时钟信号的相位值。根据本发明实施例提供的方案，相位比较组件根据由鉴相部件输出的第一相位差信号得到相位调整信号，其中第一相位差信号由鉴相部件根据参考时钟信号和待测时钟信号而得到，而信号处理组件则根据该相位调整信号对参考时钟信号进行相位调整，以减小第一相位差信号，即，通过调整参考时钟信号的相位而逐渐减小由鉴相部件根据参考时钟信号和待测时钟信号而输出的第一相位差信号，使得参考时钟信号的相位能够逼近待测时钟信号的相位，从而逐渐提高由鉴相部件输出的第一相位差信号的精度，进而提高对时钟信号的相位检测精度；此外，由于是在第一相位差信号的数值范围内对参考时钟信号进行相位调整，并且以减小第一相位差信号为目的，所以，仅需要在第一相位差信号的数值范围内进行有限次数的处理，即可实现对时钟信号的相位检测，相比于相关技术中遍历一个时钟周期以获取相位信息的方式，本发明实施例所提供的方案具有更优的相位检测速度，所以，本发明实施例所提供的方案能够提高对时钟信号的相位检测精度和相位检测速度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1是本发明一个实施例提供的相位检测装置的示意图；
图2是本发明另一实施例提供的相位检测装置的示意图；
图3是本发明另一实施例提供的相位检测装置的示意图；
图4是本发明另一实施例提供的相位检测装置的示意图；
图5是本发明另一实施例提供的相位检测装置的示意图；
图6是本发明一个实施例提供的相位检测方法的流程图；
图7是本发明另一实施例提供的相位检测方法的流程图；
图8是本发明另一实施例提供的相位检测方法的流程图；
图9是本发明另一实施例提供的相位检测方法的流程图；
图10是本发明另一实施例提供的相位检测方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本发明提供了一种相位检测方法及其装置、设备，其中，相位检测装置包括依次首尾连接的信号处理组件、鉴相部件和相位比较组件，相位比较组件根据由鉴相部件输出的第一相位差信号得到相位调整信号，其中第一相位差信号由鉴相部件根据参考时钟信号和待测时钟信号而得到，而信号处理组件则根据该相位调整信号对参考时钟信号进行相位调整，以减小第一相位差信号，即，通过调整参考时钟信号的相位而逐渐减小由鉴相部件根据参考时钟信号和待测时钟信号而输出的第一相位差信号，使得参考时钟信号的相位能够逼近待测时钟信号的相位，从而逐渐提高由鉴相部件输出的第一相位差信号的精度，进而提高对时钟信号的相位检测精度；此外，由于是在第一相位差信号的数值范围内对参考时钟信号进行相位调整，并且以减小第一相位差信号为目的，所以，仅需要在第一相位差信号的数值范围内进行有限次数的处理，即可实现对时钟信号的相位检测，相比于相关技术中遍历一个时钟周期以获取相位信息的方式，能够具有更优的相位检测速度，所以，能够提高对时钟信号的相位检测精度和相位检测速度。
下面结合附图，对本发明实施例作进一步阐述。
如图1所示，图1是本发明一个实施例提供的相位检测装置的示意图。在图1的示例中，该相位检测装置100包括依次首尾连接的信号处理组件110、鉴相部件120和相位比较组件130。其中，信号处理组件110能够用于获取参考时钟信号和参考时钟信号的初始相位值，并输出参考时钟信号；鉴相部件120能够用于获取待测时钟信号，并根据参考时钟信号和待测时钟信号得到且输出第一相位差信号；相位比较组件130能够用于根据第一相位差信号得到并输出相位调整信号；此外，信号处理组件110还能够用于根据相位调整信号对参考时钟信号进行相位调整，以减小第一相位差信号，并累计调整的相位值以得到相位累计值，且根据相位累计值和初始相位值得到待测时钟信号的相位值。因此，信号处理组件110、鉴相部件120和相位比较组件130能够相互配合以实现对时钟信号的相位检测。
在一实施例中，待测时钟信号为需要进行相位检测的时钟信号，参考时钟信号为已知的用于对待测时钟信号的相位进行检测的时钟信号，在信号处理组件110首次获取到参考时钟信号时，信号处理组件110可以获取到参考时钟信号的初始相位值，从而为后续操作中得到待测时钟信号的相位值提供必要的基础条件。
在一实施例中，第一相位差信号为由鉴相部件120根据参考时钟信号和待测时钟信号而得到的信号，由于受限于鉴相部件120的制作工艺或者计算精度等问题，鉴相部件120所输出的第一相位差信号并不准确，因此，通过设置信号处理组件110和相位比较组件130，使得信号处理组件110、鉴相部件120和相位比较组件130依次首尾连接，并且，相位比较组件130能够根据由鉴相部件120输出的第一相位差信号而得到相位调整信号，而信号处理组件110则能够根据该相位调整信号对参考时钟信号进行相位调整，以减小该第一相位差信号的数值，即，通过鉴相部件120、相位比较组件130及信号处理组件110之间的相互配合，对参考时钟信号的相位进行调整而逐渐减小由鉴相部件120所输出的第一相位差信号，使得参考时钟信号的相位能够逐渐逼近待测时钟信号的相位，从而可以提高鉴相部件120根据参考时钟信号和待测时钟信号而得到的第一相位差信号的精度。此外，由于对参考时钟信号进行的相位调整是在第一相位差信号的数值范围内执行的，并且以减小第一相位差信号为目的，所以，仅需要在第一相位差信号的数值范围内进行有限次数的处理，即可实现对待测时钟信号的相位检测，相比于相关技术中遍历一个时钟周期以获取相位信息的方式，本实施例能够具有更优的相位检测速度，所以，本实施例能够提高对时钟信号的相位检测精度和相位检测速度。
在一实施例中，信号处理组件110可以包括有配置有移相器功能的现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)芯片，也可以包括有由数字信号处理(Digital Signal Process，DSP)芯片与数字移相器构成的组合，本实施例并不作具体限定。如果信号处理组件110包括有由DSP芯片与数字移相器构成的组合，则数字移相器会获取参考时钟信号，而DSP芯片则会获取参考时钟信号和参考时钟信号的初始相位值，并根据由相位比较组件130所输出的相位调整信号向数字移相器输出一个配置信号，以使数字移相器根据该配置信号对参考时钟信号进行相位调整，以减小由鉴相部件120根据参考时钟信号和待测时钟信号所得到的第一相位差信号，此外，DSP芯片还会累计对参考时钟信号进行相位调整时的相位值，并根据累计的相位值和参考时钟信号的初始相位值得到待测时钟信号的相位值。
在一实施例中，鉴相部件120可以采用数字鉴相器，也可以采用模拟鉴相器；而当鉴相部件120采用数字鉴相器时，鉴相部件120可以为独立的数字鉴相器，也可以为集成于信号处理组件110中的数字鉴相器，例如鉴相部件120可以为FPGA芯片中的一个功能部件。对于鉴相部件120的具体实施方式，本实施例并不作具体限定。
在一实施例中，相位比较组件130可以包括有如FPGA芯片等的信号处理芯片，也可以包括有如比较器等的逻辑处理芯片，本实施例并不作具体限定。
当相位比较组件130包括有如FPGA芯片等的信号处理芯片时，在相位比较组件130接收到由鉴相部件120所输出的第一相位差信号的情况下，相位比较组件130可以先判断该第一相位差信号是否满足预设条件，当满足预设条件时，相位比较组件130输出对应的相位调整信号。例如，当相位比较组件130判断第一相位差信号处于第一预设区间范围内，相位比较组件130可以输出用于使参考时钟信号进行正移相的相位调整信号；而当相位比较组件130判断第一相位差信号处于第二预设区间范围内，则相位比较组件130可以输出用于使参考时钟信号进行负移相的相位调整信号。值得注意的是，预设条件可以根据实际应用需要而进行适当的设定，本实施例并不作具体限定；另外，第一预设区间范围和第二预设区间范围，也可以根据实际应用需要而进行适当的设定，本实施例并不作具体限定。
当相位比较组件130包括有如比较器等的逻辑处理芯片时，在相位比较组件130接收到由鉴相部件120所输出的第一相位差信号的情况下，相位比较组件130可以把该第一相位差信号与一个基准信号进行逻辑比较，并且根据第一相位差信号与该基准信号的比较结果而输出对应的相位调整信号。例如，当第一相位差信号大于该基准信号，相位比较组件130可以输出用于使参考时钟信号进行负移相的相位调整信号；而当第一相位差信号小于该基准信号，则相位比较组件130可以输出用于使参考时钟信号进行正移相的相位调整信号。值得注意的是，基准信号可以为根据经验而设置的信号，也可以为与参考时钟信号相关的信号，可以根据实际应用需要而进行适当的设置，本实施例并不作具体限定。
另外，参照图2，在一实施例中，相位比较组件130包括但不限于有第一信号生成部件131和信号比较部件132，其中，第一信号生成部件131与鉴相部件120连接，信号比较部件132分别与第一信号生成部件131和信号处理组件110连接。第一信号生成部件131能够用于根据第一相位差信号而得到第一电压信号；信号比较部件132则能够用于获取基准电压信号和该第一电压信号，并根据该基准电压信号和该第一电压信号得到用于对参考时钟信号进行相位调整的相位调整信号。
在一实施例中，第一信号生成部件131可以为电荷泵，电荷泵也被成为开关电容式电压变换器，能够通过充电储能而输出电压值。当第一信号生成部件131接收到由鉴相部件120所输出的第一相位差信号后，第一信号生成部件131可以根据第一相位差信号所表示的时长进行充电，从而得到第一电压信号，从而为后续步骤中得到相位调整信号提供必要的基础条件。
在一实施例中，信号比较部件132可以为电压比较器，其中，基准电压信号可以为根据经验而设置的电压信号，也可以为与参考时钟信号相关的电压信号，可以根据实际应用需要而进行适当的设置，本实施例并不作具体限定。当信号比较部件132获取到基准电压信号和第一电压信号后，信号比较部件132可以根据该基准电压信号和该第一电压信号得到用于对参考时钟信号进行相位调整的相位调整信号。例如，当第一电压信号的电压值大于基准电压信号的电压值，信号比较部件132可以输出一个电平值为高电平的相位调整信号，该电平值为高电平的相位调整信号可以用于使信号处理组件110对参考时钟信号进行负移相的相位调整；当第一电压信号的电压值小于基准电压信号的电压值，信号比较部件132可以输出一个电平值为低电平的相位调整信号，该电平值为低电平的相位调整信号可以用于使信号处理组件110对参考时钟信号进行正移相的相位调整；当第一电压信号的电压值等于基准电压信号的电压值，信号比较部件132可以输出一个电平值为中间电平的相位调整信号，该电平值为中间电平的相位调整信号可以用于使信号处理组件110停止对参考时钟信号进行相位调整操作。值得注意的是，中间电平为介于高电平和低电平之间的电平。因此，通过第一信号生成部件131和信号比较部件132的相互配合，能够为信号处理组件110对参考时钟信号进行的相位调整提供准确的调整方向，从而能够使得参考时钟信号的相位可以逼近待测时钟信号的相位，从而可以逐渐提高由鉴相部件120输出的第一相位差信号的精度，进而可以提高对时钟信号的相位检测精度。
另外，参照图3，在一实施例中，相位比较组件130还可以包括第二信号生成部件133，其中，第二信号生成部件133与信号比较部件132连接。第二信号生成部件133可以用于获取相位参考信号，并根据该相位参考信号得到基准电压信号，其中，该相位参考信号根据参考时钟信号而得到。
在一实施例中，第二信号生成部件133可以为电荷泵，电荷泵也被成为开关电容式电压变换器，能够通过充电储能而输出电压值。当第二信号生成部件133接收到一个相位参考信号后，第二信号生成部件133可以根据该相位参考信号所表示的时长进行充电，从而得到基准电压信号，从而为后续步骤中得到相位调整信号提供必要的基础条件。
在一实施例中，相位参考信号可以根据参考时钟信号的周期而得到，例如，相位参考信号可以为参考时钟信号的半个周期，也可以为参考时钟信号的四分之一周期，可以根据实际使用需要而进行适当的选择，本实施例并不作具体限定。
在一实施例中，相位参考信号为预先设置的固定值，因此，第二信号生成部件133根据相位参考信号所表示的时长进行充电而得到的基准电压信号，也是一个固定值，从而可以便于与第一电压信号进行比较而得到相位调整信号。
另外，参照图4，在一实施例中，信号处理组件110包括但不限于有控制器111和移相部件112，其中，相位比较组件130、控制器111、移相部件112和鉴相部件120依次连接。控制器111能够用于获取参考时钟信号的初始相位值，以及能够用于根据由相位比较组件130所输出的相位调整信号得到移相信号，并能够用于向移相部件112发送该移相信号；移相部件112则能够用于获取参考时钟信号并根据该移相信号对参考时钟信号进行相位调整，以减小由鉴相部件120根据参考时钟信号和待测时钟信号而输出的第一相位差信号；此外，控制器111还能够用于累计移相信号以得到相位累计值，并根据该相位累计值和参考时钟信号的初始相位值得到待测时钟信号的相位值。
在一实施例中，控制器111可以有不同的实施方式，例如，控制器111可以为FPGA芯片，也可以为DSP芯片，还可以为由控制芯片和二分频器构成的组合，本实施例并不作具体限定。当控制器111为由控制芯片和二分频器构成的组合，二分频器可以负责产生二分信息(例如本实施例中的移相信号)，而控制芯片则可以负责对移相部件112配置该二分信息，使得移相部件112能够根据该二分信息调整参考时钟信号的相位的位移量。另外，移相部件112也可以有不同的实施方式，例如，移相部件112可以为数字移相器，也可以为具备配置功能的模拟移相器，本实施例并不作具体限定。
在一实施例中，当控制器111与移相部件112相配合以对参考时钟信号进行相位调整时，控制器111还可以累计移相信号以得到相位累计值，因此，当检测结束时，根据该相位累计值和参考时钟信号的初始相位值，即可得到待测时钟信号的相位值，从而实现对待测时钟信号的相位的检测处理。以一个具体示例进行说明，当控制器接收到相位调整信号后，控制器可以根据该相位调整信号得到移相信号
Figure BDA0002499611330000061
其中，k为对参考时钟信号的相位调整次数，T为参考时钟信号的周期，因此，当控制器对该移相信号进行累计时，可以得到相位累计值为
Figure BDA0002499611330000062
在一实施例中，当相位比较组件130包括信号比较部件132，并且信号比较部件132向控制器111输出用于对参考时钟信号进行相位调整的相位调整信号，控制器111可以根据相位调整信号的不同类型而向移相部件112发送不同类型的配置信息，以使移相部件112能够根据不同类型的配置信息对参考时钟信号进行不同的相位调整处理。例如，当相位调整信号的电平值为高电平，控制器111会向移相部件112发送一个表示进行负移相的配置信息，以使移相部件112根据该表示进行负移相的配置信息对参考时钟信号进行负移相的相位调整；当相位调整信号的电平值为低电平，控制器111会向移相部件112发送一个表示进行正移相的配置信息，以使移相部件112根据该表示进行正移相的配置信息对参考时钟信号进行正移相的相位调整；当相位调整信号的电平值为中间电平，则控制器111不会向移相部件112发送任何配置信息，即，移相部件112不对参考时钟信号进行相位调整。值得注意的是，中间电平为介于高电平和低电平之间的电平。因此，通过控制器111和移相部件112的相互配合，能够往准确的调整方向对参考时钟信号进行相位调整，使得参考时钟信号的相位可以逼近待测时钟信号的相位，从而可以逐渐提高由鉴相部件120输出的第一相位差信号的精度，进而可以提高对时钟信号的相位检测精度。
另外，在一实施例中，信号处理组件110还包括有计数器，其中，该计数器可以内置于控制器111，也可以外置于控制器111并与控制器111连接。
在一实施例中，计数器的计数值不仅可以用于表示信号处理组件110对参考时钟信号的相位调整次数，还可以用于获得用来调整参考时钟信号的相位的移相信号。
在一实施例中，可以对计数器设置最大计数值，当计数器当前的计数值为最大计数值，即信号处理组件110对参考时钟信号的相位调整次数达到预设的最大调整次数，或者当控制器111接收到电平值为中间电平的相位调整信号，控制器111都会使计数器复位为0。在控制器111使计数器复位的情况下，说明相位测量结束，以便于进行下一次的相位检测。值得注意的是，中间电平为介于高电平和低电平之间的电平。
另外，在一实施例中，控制器111具体用于通过如下公式根据相位累计值和初始相位值得到待测时钟信号的相位值：
Figure BDA0002499611330000071
其中，T1为待测时钟信号的相位值；T2为参考时钟信号的初始相位值；
Figure BDA0002499611330000072
为相位累计值；T为参考时钟信号的周期；n为对参考时钟信号进行的相位调整次数，n≥1。
在一实施例中，
Figure BDA0002499611330000073
决定了相位检测的精度，以一个具体示例进行说明：
例如需要对频率为125MHz的打戳时钟信号进行相位检测，该打戳时钟信号的周期为8ns，那么，在利用一个与该打戳时钟信号具有相同频率的参考时钟信号，通过本实施例的相位检测装置100对该打戳时钟信号进行相位检测的情况下，当设定计数器的最大计数值为10，即设定信号处理组件110对参考时钟信号的相位调整次数为9次(最初一次并不调整参考时钟信号的相位)，那么，在这个情况下，根据上述公式可知，最终得到的测量精度约为8ps。而如果利用相关技术中遍历一个时钟周期以获取相位信息的方式进行测量时，如果需要达到同样的测量精度，即以8ps为步进遍历一个时钟周期以获取相位信息时，需要进行1000次移相操作，因此，与相关技术相比，本实施例具有更优的相位检测速度；另外，当执行相同的移相次数时，由上述示例可知，与相关技术相比，本实施例具有更优的相位检测精度。
另外，参照图5，本发明另一个实施例还提供了一种相位检测装置，该相位检测装置200包括控制器211、数字移相器212、数字鉴相器220、第一电荷泵231、电压比较器232、第二电荷泵233和计数器213，其中，控制器211、数字移相器212、数字鉴相器220、第一电荷泵231和电压比较器232依次首尾连接，控制器211还与计数器213连接，电压比较器232还与第二电荷泵233连接。
参照图5，当利用该相位检测装置200对待测时钟信号进行相位检测时，该相位检测装置200中的各个器件相互配合以执行如下的检测原理：
在开始执行相位检测操作之前，第二电荷泵233先进行时长为
Figure BDA0002499611330000081
的充电处理以得到电压值为Vref的基准电压信号，其中，T为参考时钟信号的周期，并且，第二电荷泵233把该基准电压信号发送给电压比较器232。
控制器211设置计数器213的最大计数值为n，并使计数器213从0开始进行计数。
在开始执行相位检测操作之前，由于计数器213当前的计数值为0，因此不对参考时钟信号进行相位调整，此时，数字移相器212向数字鉴相器220输出初始的参考时钟信号，数字鉴相器220根据初始的参考时钟信号和待测时钟信号得到并向第一电荷泵231输出第一相位差信号，第一电荷泵231根据第一相位差信号所表示的时长进行充电，并向电压比较器232输出第一电压信号，电压比较器232根据第一电压信号和基准电压信号得到并向控制器211输出相位调整信号。
当控制器211接收到该相位调整信号时，开始执行对待测时钟信号的相位检测操作，此时，计数器213的计数值增加1；当相位调整信号的电平值为高电平时，控制器211会配合数字移相器212使得参考时钟信号以位移量为
Figure BDA0002499611330000082
进行负移相，以使参考时钟信号的相位能够逼近待测时钟信号的相位；当相位调整信号的电平值为低电平时，控制器211会配合数字移相器212使得参考时钟信号以位移量为
Figure BDA0002499611330000083
进行正移相，以使参考时钟信号的相位能够逼近待测时钟信号的相位。
当控制器211和数字移相器212配合以调整参考时钟信号的相位后，经过相位调整的参考时钟信号会被输入到数字鉴相器220之中，此时，数字鉴相器220会根据经过相位调整的参考时钟信号和待测时钟信号而得到并输出一个新的第一相位差信号，而第一电荷泵231和电压比较器232则相互配合以根据该新的第一相位差信号向控制器211输出一个新的相位调整信号，如此循环检测，直到计数器213的计数值达到预设的最大计数值，完成对待测时钟信号的相位检测操作。此时，可以得到如下结果：
Figure BDA0002499611330000084
其中，T1为待测时钟信号的相位值；T2为参考时钟信号的初始相位值；
Figure BDA0002499611330000085
为相位累计值；T为参考时钟信号的周期；n为对参考时钟信号进行的相位调整次数，n≥1。
此外，值得注意的是，当相位调整信号的电平值为中间电平(即介于高电平和低电平之间的电平)时，说明参考时钟信号的相位和待测时钟信号的相位之间相差半个周期，此时，停止对参考时钟信号的相位调整操作，相位检测操作结束。在这种情况下，同样可以根据上述公式而得到待测时钟信号的相位值，此处不再赘述。
以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，参照图6，本发明的一个实施例还提供了一种相位检测方法，该相位检测方法可以应用于如上装置实施例中的相位检测装置，该相位检测方法包括但不限于以下步骤：
步骤S100，信号处理组件获取参考时钟信号和参考时钟信号的初始相位值，并向鉴相部件输出参考时钟信号；
步骤S200，鉴相部件获取待测时钟信号，并根据参考时钟信号和待测时钟信号得到第一相位差信号，且向相位比较组件输出第一相位差信号；
步骤S300，相位比较组件根据第一相位差信号得到相位调整信号，并向信号处理组件输出相位调整信号；
步骤S400，信号处理组件根据相位调整信号对参考时钟信号进行相位调整，以减小第一相位差信号，并累计调整的相位值以得到相位累计值，且根据相位累计值和初始相位值得到待测时钟信号的相位值。
在一实施例中，待测时钟信号为需要进行相位检测的时钟信号，参考时钟信号为已知的用于对待测时钟信号的相位进行检测的时钟信号，在信号处理组件首次获取到参考时钟信号时，信号处理组件可以获取到参考时钟信号的初始相位值，从而为后续操作中得到待测时钟信号的相位值提供必要的基础条件。
在一实施例中，第一相位差信号为由鉴相部件根据参考时钟信号和待测时钟信号而得到的信号，由于受限于鉴相部件的制作工艺或者计算精度等问题，鉴相部件所输出的第一相位差信号并不准确，因此，通过把由鉴相部件输出的第一相位差信号传输到相位比较组件，使得相位比较组件能够根据该第一相位差信号得到相位调整信号，并把该相位调整信号传输给信号处理组件，而信号处理组件则根据该相位调整信号对参考时钟信号进行相位调整，以减小该第一相位差信号的数值，即，通过鉴相部件、相位比较组件及信号处理组件之间的相互配合，对参考时钟信号的相位进行调整而逐渐减小由鉴相部件所输出的第一相位差信号，使得参考时钟信号的相位能够逐渐逼近待测时钟信号的相位，从而可以提高鉴相部件根据参考时钟信号和待测时钟信号而得到的第一相位差信号的精度。此外，由于对参考时钟信号进行的相位调整是在第一相位差信号的数值范围内执行的，并且以减小第一相位差信号为目的，所以，仅需要在第一相位差信号的数值范围内进行有限次数的处理，即可实现对待测时钟信号的相位检测，相比于相关技术中遍历一个时钟周期以获取相位信息的方式，本实施例能够具有更优的相位检测速度，所以，本实施例能够提高对时钟信号的相位检测精度和相位检测速度。
值得注意的是，由于本实施例的相位检测方法可以应用于上述装置实施例中的相位检测装置，因此，本实施例中的信号处理组件、鉴相部件和相位比较组件的具体实现方式，可以参照上述装置实施例中的相关描述，此处不再赘述。
另外，在一实施例中，当相位比较组件包括第一信号生成部件和信号比较部件，并且信号处理组件、鉴相部件、第一信号生成部件和信号比较部件依次首尾连接，那么，参照图7，该步骤S300可以包括但不限于以下步骤：
步骤S310，第一信号生成部件根据第一相位差信号得到第一电压信号，并向信号比较部件输出第一电压信号；
步骤S320，信号比较部件获取基准电压信号和第一电压信号，并根据基准电压信号和第一电压信号得到相位调整信号，信号比较部件向信号处理组件输出相位调整信号。
在一实施例中，第一信号生成部件可以为电荷泵，电荷泵也被成为开关电容式电压变换器，能够通过充电储能而输出电压值。当第一信号生成部件接收到由鉴相部件所输出的第一相位差信号后，第一信号生成部件可以根据第一相位差信号所表示的时长进行充电，从而得到第一电压信号，从而为后续步骤中得到相位调整信号提供必要的基础条件。
在一实施例中，基准电压信号可以为根据经验而设置的电压信号，也可以为与参考时钟信号相关的电压信号，可以根据实际应用需要而进行适当的设置，本实施例并不作具体限定。
在一实施例中，当信号比较部件获取到基准电压信号和第一电压信号后，信号比较部件可以根据该基准电压信号和该第一电压信号得到用于对参考时钟信号进行相位调整的相位调整信号，例如，当第一电压信号的电压值大于基准电压信号的电压值，信号比较部件可以输出一个电平值为高电平的相位调整信号，该电平值为高电平的相位调整信号可以用于使信号处理组件对参考时钟信号进行负移相的相位调整；又如，当第一电压信号的电压值小于基准电压信号的电压值，信号比较部件可以输出一个电平值为低电平的相位调整信号，该电平值为低电平的相位调整信号可以用于使信号处理组件对参考时钟信号进行正移相的相位调整；再如，当第一电压信号的电压值等于基准电压信号的电压值，信号比较部件可以输出一个电平值为中间电平(即介于高电平和低电平之间的电平)的相位调整信号，该电平值为中间电平的相位调整信号可以用于使信号处理组件停止对参考时钟信号进行相位调整操作。值得注意的是，上述的信号比较部件根据基准电压信号和第一电压信号得到相位调整信号的各个具体示例之间，可以根据实际情况而形成不同的组合示例，为了避免内容重复，此处不再赘述。
在一实施例中，通过第一信号生成部件和信号比较部件的相互配合，能够为信号处理组件对参考时钟信号进行的相位调整提供准确的调整方向，从而能够使得参考时钟信号的相位可以逼近待测时钟信号的相位，从而可以逐渐提高由鉴相部件输出的第一相位差信号的精度，进而可以提高对时钟信号的相位检测精度。
另外，在一实施例中，当相位比较组件还包括第二信号生成部件，并且第二信号生成部件和信号比较部件连接，那么，参照图8，该相位检测方法还可以包括有以下步骤：
步骤S500，第二信号生成部件获取相位参考信号，并根据相位参考信号得到基准电压信号，其中，相位参考信号为根据参考时钟信号而得到；
步骤S600，第二信号生成部件向信号比较部件输出基准电压信号。
在一实施例中，第二信号生成部件可以为电荷泵，电荷泵也被成为开关电容式电压变换器，能够通过充电储能而输出电压值。当第二信号生成部件接收到一个相位参考信号后，第二信号生成部件可以根据该相位参考信号所表示的时长进行充电，从而得到基准电压信号，从而为后续步骤中得到相位调整信号提供必要的基础条件。
在一实施例中，相位参考信号可以根据参考时钟信号的周期而得到，例如，相位参考信号可以为参考时钟信号的半个周期，也可以为参考时钟信号的四分之一周期，可以根据实际使用需要而进行适当的选择，本实施例并不作具体限定。
另外，在一实施例中，步骤S400中的信号处理组件根据相位调整信号对参考时钟信号进行相位调整，在不同实施例中可以包括有不同的具体步骤：
步骤S401，当相位调整信号的电平值为高电平，信号处理组件对参考时钟信号进行负移相的相位调整。
步骤S402，当相位调整信号的电平值为低电平，信号处理组件对参考时钟信号进行正移相的相位调整。
步骤S403，当相位调整信号的电平值为中间电平，信号处理组件不对参考时钟信号进行相位调整，其中，中间电平为介于高电平和低电平之间的电平。
值得注意的是，上述步骤S401、步骤S402和步骤S403之间可以互为并列的技术方案，也可以相互组合而形成不同的技术方案，可以根据实际情况而进行适当的选择，本实施例对此并不作具体限定。
在一实施例中，根据相位调整信号的不同电平值，信号处理组件可以对参考时钟信号进行不同方向的相位调整，从而能够使得参考时钟信号的相位可以逼近待测时钟信号的相位，从而可以逐渐提高由鉴相部件输出的第一相位差信号的精度，进而可以提高对时钟信号的相位检测精度。
另外，在一实施例中，当信号处理组件包括控制器和移相部件，并且相位比较组件、控制器、移相部件和鉴相部件依次首尾连接，那么，参照图9，该步骤S400可以包括但不限于以下步骤：
步骤S410，控制器根据相位调整信号得到移相信号，并向移相部件输出移相信号；
步骤S420，移相部件根据移相信号对参考时钟信号进行相位调整，以减小第一相位差信号；
步骤S430，控制器累计移相信号以得到相位累计值，并根据相位累计值和初始相位值得到待测时钟信号的相位值。
在一实施例中，当控制器与移相部件相配合以对参考时钟信号进行相位调整时，控制器还可以累计移相信号以得到相位累计值，因此，当检测结束时，根据该相位累计值和参考时钟信号的初始相位值，即可得到待测时钟信号的相位值，从而实现对待测时钟信号的相位的检测处理。以一个具体示例进行说明，当控制器接收到相位调整信号后，控制器可以根据该相位调整信号得到移相信号
Figure BDA0002499611330000111
其中，k为对参考时钟信号的相位调整次数，T为参考时钟信号的周期，因此，当控制器对该移相信号进行累计时，可以得到相位累计值为
Figure BDA0002499611330000112
在一实施例中，当控制器接收到相位调整信号后，控制器可以根据相位调整信号的不同类型而向移相部件发送不同类型的配置信息，以使移相部件能够根据不同类型的配置信息对参考时钟信号进行不同的相位调整处理。例如，当相位调整信号的电平值为高电平，控制器会向移相部件发送一个表示进行负移相的配置信息，以使移相部件根据该表示进行负移相的配置信息对参考时钟信号进行负移相的相位调整；当相位调整信号的电平值为低电平，控制器会向移相部件发送一个表示进行正移相的配置信息，以使移相部件根据该表示进行正移相的配置信息对参考时钟信号进行正移相的相位调整；当相位调整信号的电平值为中间电平，则控制器不会向移相部件发送任何配置信息，即，移相部件不对参考时钟信号进行相位调整。值得注意的是，中间电平为介于高电平和低电平之间的电平。因此，通过控制器和移相部件的相互配合，能够往准确的调整方向对参考时钟信号进行相位调整，使得参考时钟信号的相位可以逼近待测时钟信号的相位，从而可以逐渐提高由鉴相部件输出的第一相位差信号的精度，进而可以提高对时钟信号的相位检测精度。
另外，在一实施例中，当信号处理组件还包括计数器，并且计数器内置于控制器，或者计数器外置于控制器并与控制器连接，那么，参照图10，步骤S410中的控制器根据相位调整信号得到移相信号，可以包括有以下具体步骤：
步骤S411，控制器获取计数器中的计数值；
步骤S412，控制器根据计数值得到移相信号。
在一实施例中，计数器的计数值不仅可以用于表示信号处理组件对参考时钟信号的相位调整次数，还可以用于获得用来调整参考时钟信号的相位的移相信号。因此，通过获取计数器中的计数值，能够便于获得用于对参考时钟信号进行相位调整的移相信号，并且能够根据该计数值而统计累计的移相信号，以便于得到待测时钟信号的相位值。
在一实施例中，可以对计数器设置最大计数值，当计数器当前的计数值为最大计数值，即信号处理组件对参考时钟信号的相位调整次数达到预设的最大调整次数，控制器可以使计数器复位为0，在控制器使计数器复位的情况下，说明相位测量结束，以便于进行下一次的相位检测。
另外，在一实施例中，步骤S430中的控制器根据相位累计值和初始相位值得到待测时钟信号的相位值，可以包括有以下具体步骤：
步骤S431，控制器通过如下公式根据相位累计值和初始相位值得到待测时钟信号的相位值：
Figure BDA0002499611330000121
其中，T1为待测时钟信号的相位值；T2为初始相位值；
Figure BDA0002499611330000122
为相位累计值；T为参考时钟信号的周期；n为对参考时钟信号进行的相位调整次数，n≥1。
在一实施例中，根据上述公式可知，
Figure BDA0002499611330000123
决定了相位检测的精度，即，当利用本实施例的相位检测方法对待测时钟信号进行相位检测时，只需对参考时钟信号进行有限次数的移相处理，即可达到较为精确的测量精度，例如对频率为125MHz的打戳时钟信号进行相位检测，只需对参考时钟信号进行9次相位调整，即可得到测量精度约为8ps的检测结果，而如果利用相关技术中遍历一个时钟周期以获取相位信息的方式进行测量时，如果需要达到同样的测量精度，即以8ps为步进遍历一个时钟周期以获取相位信息时，需要进行移相操作1000次，因此，与相关技术相比，本实施例具有更优的相位检测速度；另外，当执行相同的移相次数时，由上述分析可知，与相关技术相比，本实施例具有更优的相位检测精度。
此外，本发明的一个实施例还提供了一种设备，该设备可以包括有如上任一装置实施例中的相位检测装置。
由于本实施例中的设备包括有如上任一实施例中的相位检测装置，因此本实施例中的设备具有上述实施例中相位检测装置的硬件结构，并且，相位检测装置中的各个部件之间能够相互配合以使本实施例的设备能够执行上述任一方法实施例中的相位检测方法，因此，本实施例的设备的具体实施方式可参照上述实施例，为避免冗余，在此不再赘述。
由于本实施例中的设备具有如上任一实施例中的相位检测装置，因此本实施例中的设备具有上述实施例中相位检测装置所带来的技术效果，即，与相关技术相比，本实施例中的设备能够提高对时钟信号的相位检测精度和相位检测速度。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明权利要求所限定的范围内。

Claims (15)

1.一种相位检测装置，其特征在于，包括：
信号处理组件，用于获取参考时钟信号和所述参考时钟信号的初始相位值，并输出所述参考时钟信号；
鉴相部件，与所述信号处理组件连接，用于获取待测时钟信号，并根据所述参考时钟信号和所述待测时钟信号得到且输出第一相位差信号；
相位比较组件，分别与所述鉴相部件和所述信号处理组件连接，用于根据所述第一相位差信号得到并输出相位调整信号；
所述信号处理组件还用于根据所述相位调整信号对所述参考时钟信号进行相位调整，以减小所述第一相位差信号，并累计调整的相位值以得到相位累计值，且根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值。
2.根据权利要求1所述的相位检测装置，其特征在于，所述相位比较组件包括：
第一信号生成部件，与所述鉴相部件连接，用于根据所述第一相位差信号得到并输出第一电压信号；
信号比较部件，分别与所述第一信号生成部件和所述信号处理组件连接，用于获取基准电压信号和所述第一电压信号，并根据所述基准电压信号和所述第一电压信号得到且输出所述相位调整信号。
3.根据权利要求2所述的相位检测装置，其特征在于，所述相位比较组件还包括：
第二信号生成部件，与所述信号比较部件连接，用于获取相位参考信号，并根据所述相位参考信号得到且输出所述基准电压信号，其中，所述相位参考信号为根据所述参考时钟信号而得到。
4.根据权利要求1至3任一项所述的相位检测装置，其特征在于，所述信号处理组件包括：
控制器，与所述相位比较组件连接，用于获取所述参考时钟信号的初始相位值以及根据所述相位调整信号得到并输出移相信号；
移相部件，分别与所述控制器和所述鉴相部件连接，用于获取所述参考时钟信号并根据所述移相信号对所述参考时钟信号进行相位调整，以减小所述第一相位差信号；
所述控制器还用于累计所述移相信号以得到相位累计值，并根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值。
5.根据权利要求4所述的相位检测装置，其特征在于，所述信号处理组件还包括：
计数器，内置于所述控制器，或者外置于所述控制器并与所述控制器连接。
6.根据权利要求4所述的相位检测装置，其特征在于，所述控制器具体用于通过如下公式根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值：
Figure FDA0002499611320000011
其中，T1为所述待测时钟信号的相位值；T2为所述初始相位值；
Figure FDA0002499611320000012
为所述相位累计值；T为所述参考时钟信号的周期；n为对所述参考时钟信号进行的相位调整次数，n≥1。
7.一种相位检测方法，应用于相位检测装置，所述相位检测装置包括依次首尾连接的信号处理组件、鉴相部件和相位比较组件；
所述方法包括：
所述信号处理组件获取参考时钟信号和所述参考时钟信号的初始相位值，并向所述鉴相部件输出所述参考时钟信号；
所述鉴相部件获取待测时钟信号，并根据所述参考时钟信号和所述待测时钟信号得到第一相位差信号，且向所述相位比较组件输出所述第一相位差信号；
所述相位比较组件根据所述第一相位差信号得到相位调整信号，并向所述信号处理组件输出所述相位调整信号；
所述信号处理组件根据所述相位调整信号对所述参考时钟信号进行相位调整，以减小所述第一相位差信号，并累计调整的相位值以得到相位累计值，且根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值。
8.根据权利要求7所述的方法，其特征在于，所述相位比较组件包括第一信号生成部件和信号比较部件，所述信号处理组件、所述鉴相部件、所述第一信号生成部件和所述信号比较部件依次首尾连接；
所述相位比较组件根据所述第一相位差信号得到相位调整信号，并向所述信号处理组件输出所述相位调整信号，包括：
所述第一信号生成部件根据所述第一相位差信号得到第一电压信号，并向所述信号比较部件输出所述第一电压信号；
所述信号比较部件获取基准电压信号和所述第一电压信号，并根据所述基准电压信号和所述第一电压信号得到相位调整信号，所述信号比较部件向所述信号处理组件输出所述相位调整信号。
9.根据权利要求8所述的方法，其特征在于，所述信号比较部件根据所述基准电压信号和所述第一电压信号得到相位调整信号，包括如下至少之一：
当所述第一电压信号大于所述基准电压信号，所述信号比较部件输出电平值为高电平的相位调整信号；
当所述第一电压信号等于所述基准电压信号，所述信号比较部件输出电平值为中间电平的相位调整信号，其中，中间电平为介于高电平和低电平之间的电平；
当所述第一电压信号小于所述基准电压信号，所述信号比较部件输出电平值为低电平的相位调整信号。
10.根据权利要求8所述的方法，其特征在于，所述相位比较组件还包括第二信号生成部件，所述第二信号生成部件和所述信号比较部件连接；
所述方法还包括：
所述第二信号生成部件获取相位参考信号，并根据所述相位参考信号得到基准电压信号，其中，所述相位参考信号为根据所述参考时钟信号而得到；
所述第二信号生成部件向所述信号比较部件输出所述基准电压信号。
11.根据权利要求7所述的方法，其特征在于，所述信号处理组件根据所述相位调整信号对所述参考时钟信号进行相位调整，包括如下至少之一：
当所述相位调整信号的电平值为高电平，所述信号处理组件对所述参考时钟信号进行负移相的相位调整；
当所述相位调整信号的电平值为低电平，所述信号处理组件对所述参考时钟信号进行正移相的相位调整；
当所述相位调整信号的电平值为中间电平，所述信号处理组件不对所述参考时钟信号进行相位调整，其中，中间电平为介于高电平和低电平之间的电平。
12.根据权利要求7至11任一项所述的方法，其特征在于，所述信号处理组件包括控制器和移相部件，所述相位比较组件、所述控制器、所述移相部件和所述鉴相部件依次首尾连接；
所述信号处理组件根据所述相位调整信号对所述参考时钟信号进行相位调整，以减小所述第一相位差信号，并累计调整的相位值以得到相位累计值，且根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值，包括：
所述控制器根据所述相位调整信号得到移相信号，并向所述移相部件输出所述移相信号；
所述移相部件根据所述移相信号对所述参考时钟信号进行相位调整，以减小所述第一相位差信号；
所述控制器累计所述移相信号以得到相位累计值，并根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值。
13.根据权利要求12所述的方法，其特征在于，所述信号处理组件还包括计数器，所述计数器内置于所述控制器，或者外置于所述控制器并与所述控制器连接；
所述控制器根据所述相位调整信号得到移相信号，包括：
所述控制器获取所述计数器中的计数值；
所述控制器根据所述计数值得到移相信号。
14.根据权利要求12所述的方法，其特征在于，所述控制器根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值，包括，
所述控制器通过如下公式根据所述相位累计值和所述初始相位值得到所述待测时钟信号的相位值：
Figure FDA0002499611320000031
其中，T1为所述待测时钟信号的相位值；T2为所述初始相位值；
Figure FDA0002499611320000032
为所述相位累计值；T为所述参考时钟信号的周期；n为对所述参考时钟信号进行的相位调整次数，n≥1。
15.一种设备，其特征在于，包括有如权利要求1至6任一项所述的相位检测装置。
CN202010428524.6A 2020-05-20 2020-05-20 相位检测方法及其装置、设备 Pending CN113708758A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010428524.6A CN113708758A (zh) 2020-05-20 2020-05-20 相位检测方法及其装置、设备
JP2022570673A JP2023526472A (ja) 2020-05-20 2021-05-13 位相検出方法及びその装置、機器
PCT/CN2021/093649 WO2021233203A1 (zh) 2020-05-20 2021-05-13 相位检测方法及其装置、设备
EP21809727.7A EP4142156A4 (en) 2020-05-20 2021-05-13 PHASE DETECTION METHOD, APPARATUS THEREOF AND APPARATUS
KR1020227043460A KR20230008212A (ko) 2020-05-20 2021-05-13 위상 검출 방법 및 이의 장치, 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010428524.6A CN113708758A (zh) 2020-05-20 2020-05-20 相位检测方法及其装置、设备

Publications (1)

Publication Number Publication Date
CN113708758A true CN113708758A (zh) 2021-11-26

Family

ID=78645436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010428524.6A Pending CN113708758A (zh) 2020-05-20 2020-05-20 相位检测方法及其装置、设备

Country Status (5)

Country Link
EP (1) EP4142156A4 (zh)
JP (1) JP2023526472A (zh)
KR (1) KR20230008212A (zh)
CN (1) CN113708758A (zh)
WO (1) WO2021233203A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114814358A (zh) * 2022-06-27 2022-07-29 成都凯天电子股份有限公司 一种频率测量系统及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115085828B (zh) * 2022-08-22 2022-11-22 上海安其威微电子科技有限公司 相位移相精度测试方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965533A (en) * 1989-08-31 1990-10-23 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer
CN1159848C (zh) * 2001-11-05 2004-07-28 威盛电子股份有限公司 相位检测装置
CN1464637A (zh) * 2002-06-28 2003-12-31 华为技术有限公司 一种时钟锁相方法及锁相环
CN101079630B (zh) * 2006-05-23 2010-05-12 中兴通讯股份有限公司 一种用于实现时钟相位平滑切换的数字锁相环装置及方法
CN101207436B (zh) * 2007-12-12 2012-08-15 上海华为技术有限公司 一种反馈延时锁相装置及方法以及相位误差检测单元
KR20120081353A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 동기 회로
CN104280613B (zh) * 2014-10-15 2017-03-08 成都振芯科技股份有限公司 一种片内信号间的相位检测与同步电路及其同步方法
CN106603449A (zh) * 2016-04-29 2017-04-26 福建先创电子有限公司 一种基于gad定时检测位的时钟同步fpga结构和方法
CN108599760A (zh) * 2018-07-05 2018-09-28 新港海岸(北京)科技有限公司 一种时钟相位检测系统
US10928447B2 (en) * 2018-10-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self test circuit for measuring phase noise of a phase locked loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114814358A (zh) * 2022-06-27 2022-07-29 成都凯天电子股份有限公司 一种频率测量系统及方法
CN114814358B (zh) * 2022-06-27 2022-11-01 成都凯天电子股份有限公司 一种频率测量系统及方法

Also Published As

Publication number Publication date
EP4142156A4 (en) 2023-11-01
EP4142156A1 (en) 2023-03-01
WO2021233203A1 (zh) 2021-11-25
KR20230008212A (ko) 2023-01-13
JP2023526472A (ja) 2023-06-21

Similar Documents

Publication Publication Date Title
CN109387776B (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
US20070296396A1 (en) Phase Difference Measurement Circuit
CN113708758A (zh) 相位检测方法及其装置、设备
CN101430874A (zh) 信号处理装置
US10516407B2 (en) Signal processing device
CN102045062A (zh) 一种基于Cordic算法的数字锁相环
CN105245203B (zh) 高精度低速时钟占空比检测系统及方法
CN104410413A (zh) 原子频标频率修正方法、装置及原子频标
US9419783B1 (en) Phase detecting apparatus and phase adjusting method
JP2023515639A (ja) 較正回路、メモリ及び較正方法
US8294501B1 (en) Multiphase clock generation and calibration
CN114868337A (zh) 用于同步两个系统的方法和装置
KR20190075399A (ko) 디지털 측정 회로 및 이를 이용한 메모리 시스템
CN112485640B (zh) 内置电容器的检测方法、装置、检测设备和存储介质
CN108418580B (zh) 一种通过频率计测量中央处理器内部锁相环稳定性的方法
CN203942513U (zh) 基于fpga的可调高精度小数分频电路
CN110857890A (zh) 一种高精度温度检测方法及装置
CN104660256A (zh) 锁相环锁定时间的测量方法
CN114978163A (zh) 一种鉴频电路、时钟校正电路、芯片以及信息处理装置
CN115932390A (zh) 一种电池脉冲充电的高精度数字化测量方法及测量系统
CN100427958C (zh) 抖动测量装置与测量方法
WO2019004993A1 (en) FREQUENCY ESTIMATION
CN111371453A (zh) 信号周期测量电路与方法
US10133886B1 (en) Card detector and method of card detection
CN217183278U (zh) 一种鉴频电路、时钟校正电路、芯片以及信息处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination