CN106603449A - 一种基于gad定时检测位的时钟同步fpga结构和方法 - Google Patents

一种基于gad定时检测位的时钟同步fpga结构和方法 Download PDF

Info

Publication number
CN106603449A
CN106603449A CN201610279262.5A CN201610279262A CN106603449A CN 106603449 A CN106603449 A CN 106603449A CN 201610279262 A CN201610279262 A CN 201610279262A CN 106603449 A CN106603449 A CN 106603449A
Authority
CN
China
Prior art keywords
digital
loop filter
clock synchronization
filter
gad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610279262.5A
Other languages
English (en)
Inventor
戴国良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CENTRON COMMUNICATIONS TECHNOLOGIES FUJIAN CO LTD
Original Assignee
CENTRON COMMUNICATIONS TECHNOLOGIES FUJIAN CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CENTRON COMMUNICATIONS TECHNOLOGIES FUJIAN CO LTD filed Critical CENTRON COMMUNICATIONS TECHNOLOGIES FUJIAN CO LTD
Priority to CN201610279262.5A priority Critical patent/CN106603449A/zh
Publication of CN106603449A publication Critical patent/CN106603449A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种基于GAD定时检测位的时钟同步FPGA结构和方法，包括数字内插滤波器、数字鉴相器、第一环路滤波器、第二环路滤波器和数控振荡器；该数字内插滤波器一输入端，其输出端设置降采样模块；该降采样模块的一输出端作为数据输出，另一输出端连接数字鉴相器输入端；该数字鉴相器输出端连接第一环路滤波器输入端，该第一环路滤波器输出端连接第二环路滤波器输入端；该第二环路滤波器输出端连接数控振荡器，该数控振荡器连接数字内插滤波器另一输入端。本发明的结构和方法采用闭环结构的时钟同步原理来调整定时相位及频率的偏差，从而输出最佳的定时信号。能有效地消除发射机和接收机的时钟偏差，保证接收端进行正确的符号判决。

Description

一种基于GAD定时检测位的时钟同步FPGA结构和方法
技术领域
本发明涉及数字通信领域，特别是一种基于GAD定时检测位的时钟同步FPGA结构和方法。
背景技术
在数字通信接收机中，符号时钟同步最关键的技术之一。在接收端，采样的时钟是自由振荡在某个固定的频率上的，因而同发送的符号时钟之间必然存在着频率和相位上的差异。这样，采样位置并不总是处于最佳判决点位置，有可能存在偏差甚至发生多采样或露采样，造成符号用于或者丢失。时钟同步即消除了发射机和接收机的时钟偏差，保证了接收端进行正确的符号判决。
目前，应用于QPSK信号的时钟同步常用算法分为闭环时钟同步算法和开环时钟同步算法两类。其中闭环结构算法包括：Gardner时钟同步算法、I/Q-GAD法；开环结构算法包括相位与时钟联合估计算法等。
发明内容
本发明的主要目的在于提出一种消除发送机和接收机的时钟偏差，包装接收机进行正确的符合判决的基于GAD定时检测位的时钟同步FPGA结构。
本发明采用如下技术方案：
一种基于GAD定时检测位的时钟同步FPGA结构，其特征在于：包括数字内插滤波器、数字鉴相器、第一环路滤波器、第二环路滤波器和数控振荡器；该数字内插滤波器一输入端接收采样后的输入数据进行内插滤波，其输出端设置降采样模块用于降采样；该降采样模块的一输出端作为数据输出，另一输出端连接数字鉴相器输入端进行定时偏差估计；该数字鉴相器输出端连接第一环路滤波器输入端以滤除噪声，该第一环路滤波器输出端连接第二环路滤波器输入端以滤除高频分量；该第二环路滤波器输出端连接数控振荡器以调整输入数据的相位和频率，该数控振荡器输出端连接数字内插滤波器另一输入端作为其工作时钟，从而确定输入数据的最佳采样点。
优选的，所述数字鉴相器为采用Gardner算法实现的数字鉴相器。
优选的，所述第一环路滤波器为数字二阶环路滤波器。
优选的，所述第二环路滤波器为数字锁相环环路滤波器。
优选的，所述第二环路滤波器采用K可逆计数器。
优选的，所述数控振荡器包括脉冲加减电路和除N计数器。
一种基于GAD定时检测位的时钟同步方法，其特征在于:接收采样后的输入数据进行内插滤波，再进行降采样；对降采样后的数据进行定时偏差估计得到相位误差；将该相位误差滤除噪声和高频分量，并调整频率和相位作为内插率波的工作时钟，从而重新确定输入数据的最佳采样点
由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：
本发明的结构和方法采用闭环结构的时钟同步原理，通过数字鉴相器，第一数字环路滤波器，第二数字环路滤波器、数控振荡器和内插滤波器等来调整定时相位及频率的偏差，从而输出最佳的定时信号。能有效地消除发射机和接收机的时钟偏差，保证接收端进行正确的符号判决。
附图说明
图1为本发明结构示意图；
图2为本发明K可逆计数器的原理图；
图3为本发明脉冲加减电路原理图。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。
参照图1，一种基于GAD定时检测位的时钟同步FPGA结构，包括数字内插滤波器、数字鉴相器、第一环路滤波器、第二环路滤波器和数控振荡器。该数字内插滤波器进行内插滤波以最大程度的降低噪声对后端同步环路的影响。数字内插滤波系统还要完成从AD5546输入的I、Q单路数据到易于FPGA处理的并行数据格式转换的任务，该AD5546为并行输入数模转换器，精密16/14位、低功耗、电流输出工作温度范围为40℃至+85℃。数字鉴相器、第一环路滤波器、第二环路滤波器和数控振荡器构成以全数字锁相环DPLL，用于实现相位的快速锁定。数字内插滤波器的输出端设置降采样模块，该降采样模块的一输出端作为数据输出，另一输出端连接数字鉴相器输入端。该数字鉴相器采用Gardner算法实现定时偏差估计，得到I、Q两路的相位差，其输出端连接第一环路滤波器输入端。该第一环路滤波器采用数字二阶环路滤波器，对鉴相结果进行积分以滤除噪声，从而具有跟踪环路频率误差的作用，其输出端连接第二环路滤波器输入端。该第二环路滤波器采用数字锁相环环路滤波器，具体可采用K可逆计数器，用于滤除高频分量，其输出端连接数控振荡器，该数控振荡器为累加溢出控制单元(NCO)，用于调整输入数据的相位和频率，包括脉冲加减电路和除N计数器，该数控振荡器的输出端连接数字内插滤波器另一输入端作为其工作时钟，从而确定输入数据的最佳采样点。
本发明还提出一种基于GAD定时检测位的时钟同步方法，接收采样后的输入数据进行内插滤波，再进行降采样；对降采样后的数据进行定时偏差估计得到相位误差；将该相位误差滤除噪声和高频分量，并调整频率和相位作为内插率波的工作时钟，从而重新确定输入数据的最佳采样点。
接收机有一个固定的采样时钟，其相位和频率都不能调整。本发明的结构和方法能调整定时相位及频率的偏差，从而输出最佳的定时信号。本发明的结构和方法的工作原理如下：
接收机对输入数据以1/Ts的速率进行采样，得到采样点x(mTs)，mTs为采样的时间点。将该采样点送入内插值滤波器进行插值滤波、降采样运算后送至数字鉴相器进行定时偏差估计，产生误差信号e(k)和相差信号Vt。
本发明中鉴相前需对数据做些必要的处理，由于数字鉴相器只关心过零点的相位，因此为了简化电路的目的，采用限幅技术将带符号位数据限制在零点上下很小的范围内，方便数字鉴相器捕捉相位即可。以下给出该数字鉴相器一些参数：
内插滤波器的输出：
根据Gardner算法：
可以算出相位误差为：
其中：k为1.2.3...，上述公式(1)至(4)为现有公式，由公式(4)很容易看出，该鉴相器具有正弦特性。
数字鉴相器输出的相差信号Vt经二阶环路滤波器滤除噪声再送至数字锁相环环路滤波器，进一步滤除掉相位差信号Vt中的高频成分，并对相差信号进行加减运算：当Vt符号位为“1”时，计数器进行加运算，如果相加的结果达到预设的模值Mk，则输出一个进位脉冲信号laqg给数控振荡器的脉冲加减电路；当Vt符号位为“0”时，计数器进行减运算，当计数器减到0时，则输出一个借位脉冲leqg给数控振荡器的脉冲加减电路。
数字环路滤波器采用K可逆计数器来实现。如图2所示K可逆计数器进一步消除了数字鉴相器输出经二阶环路滤波的相位差信号中的高频成分，保证环路的性能稳定。K可逆计数器根据相位差信号来进行加减运算。当数字鉴相器的输出信号符号位为“1”时，K可逆计数器进行加法运算，如果相加的结果达到预设的计数值，则输出一个进位脉冲信号leqg给数控振荡器中的脉冲加减电路；当鉴相器的输出信号符号位为“0”时，K可逆计数器进行减法运算，如结果为零，则输出一个借位脉冲信号laqg给数控振荡器中的脉冲加减电路。在本发明中，K可逆计数器的计数值设定为4096，当处于工作状态时，K可逆计数器的初始值为4096/2＝2048。当K可逆计数器进行加法运算计数到4096时，产生一个进位脉冲，并将计数值返回2048；当K可逆计数器进行减法运算计数到0时，产生一个借位脉冲，并将计数值返回2048。K可逆计数器的模值ktop由模值控制器控制，一般为2的整数幂，当模值控制器变化范围为4'b0000～4'b1111时，对应的模值(ktop)的变化范围为23～217。模值的大小决定了跟踪步长：模值越大，跟踪步长越小，锁定时的相位误差越小，但捕获时间加长；模值越小，跟踪步长越大，锁定时的相位误差越大，但捕获时间缩短。
脉冲加减电路和除N计数器是数控振荡器中最重要的组成部分，它实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上。当没有接收到进位或借位脉冲信号时，它对外部参考时钟没有任何影响，只是将外部参考时钟输入到除4计数器中进行分频；当接收到进位脉冲信号leqg时，则在输出的时钟信号中插入1/4个时钟周期，以提高输出信号的频率；当接收到借位脉冲信号laqg时，则在输出的时钟信号中扣除1/4时钟周期，以降低输出信号的频率。实现频率自动跟踪和相位锁定，具体如图3所示。恢复出来的时钟用于内插滤波器的工作时钟，从而间接的控制数据最佳采样时间，确定最佳采样点。
综上所述：如果K可逆计数器被看作是分频比是k的分频器，则K可逆计数器的输出可表示为：
Vk＝(Voutclk1)/K (5)
其中Vout为数字鉴相器的输出，clk1为K计数器时钟，K为计数值。
脉冲加减电路的输出可以表示为：Vp＝Nfc+(Voutclk1)fc/K (6)
其中，N采用4分频，fc为锁相环中心频率。
全数字锁相环的输出频率：fo＝fc+(Voutclk1)fc/NK (7)
可以得出系统增益为因此，调节K可逆计数器的的K值，可以改变该全数字锁相环路的增益。
上述仅为本发明的具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。

Claims (7)

1.一种基于GAD定时检测位的时钟同步FPGA结构，其特征在于：包括数字内插滤波器、数字鉴相器、第一环路滤波器、第二环路滤波器和数控振荡器；该数字内插滤波器一输入端接收采样后的输入数据进行内插滤波，其输出端设置降采样模块用于降采样；该降采样模块的一输出端作为数据输出，另一输出端连接数字鉴相器输入端进行定时偏差估计；该数字鉴相器输出端连接第一环路滤波器输入端以滤除噪声，该第一环路滤波器输出端连接第二环路滤波器输入端以滤除高频分量；该第二环路滤波器输出端连接数控振荡器以调整输入数据的相位和频率，该数控振荡器输出端连接数字内插滤波器另一输入端作为其工作时钟，从而确定输入数据的最佳采样点。
2.如权利要求1所述的一种基于GAD定时检测位的时钟同步FPGA结构，其特征在于：所述数字鉴相器为采用Gardner算法实现的数字鉴相器。
3.如权利要求1所述的一种基于GAD定时检测位的时钟同步FPGA结构，其特征在于：所述第一环路滤波器为数字二阶环路滤波器。
4.如权利要求1所述的一种基于GAD定时检测位的时钟同步FPGA结构，其特征在于：所述第二环路滤波器为数字锁相环环路滤波器。
5.如权利要求1或4所述的一种基于GAD定时检测位的时钟同步FPGA结构，其特征在于：所述第二环路滤波器采用K可逆计数器。
6.如权利要求1所述的一种基于GAD定时检测位的时钟同步结构，其特征在于：所述数控振荡器包括脉冲加减电路和除N计数器。
7.一种基于GAD定时检测位的时钟同步方法，其特征在于:接收采样后的输入数据进行内插滤波，再进行降采样；对降采样后的数据进行定时偏差估计得到相位误差；将该相位误差滤除噪声和高频分量，并调整频率和相位作为内插率波的工作时钟，从而重新确定输入数据的最佳采样点。
CN201610279262.5A 2016-04-29 2016-04-29 一种基于gad定时检测位的时钟同步fpga结构和方法 Pending CN106603449A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610279262.5A CN106603449A (zh) 2016-04-29 2016-04-29 一种基于gad定时检测位的时钟同步fpga结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610279262.5A CN106603449A (zh) 2016-04-29 2016-04-29 一种基于gad定时检测位的时钟同步fpga结构和方法

Publications (1)

Publication Number Publication Date
CN106603449A true CN106603449A (zh) 2017-04-26

Family

ID=58555926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610279262.5A Pending CN106603449A (zh) 2016-04-29 2016-04-29 一种基于gad定时检测位的时钟同步fpga结构和方法

Country Status (1)

Country Link
CN (1) CN106603449A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112152611A (zh) * 2020-09-30 2020-12-29 湖北理工学院 一种数字锁相环
WO2021233203A1 (zh) * 2020-05-20 2021-11-25 中兴通讯股份有限公司 相位检测方法及其装置、设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527732A (en) * 1976-07-15 1978-10-11 Micro Consultants Ltd Digital phase locked loop
CN101299657A (zh) * 2008-06-26 2008-11-05 上海交通大学 全数字接收机符号定时同步装置
US7656985B1 (en) * 2002-02-19 2010-02-02 Nortel Networks Limited Timestamp-based all digital phase locked loop for clock synchronization over packet networks
CN101640654A (zh) * 2009-07-27 2010-02-03 北京航空航天大学 一种用于卫星通信系统的超低码速率psk解调器
CN101841327A (zh) * 2010-03-05 2010-09-22 中兴通讯股份有限公司 一种信号处理系统和方法
CN105187348A (zh) * 2015-05-31 2015-12-23 中国电子科技集团公司第十研究所 任意速率cpfsk信号定时同步方法
CN105281752A (zh) * 2015-10-13 2016-01-27 江苏绿扬电子仪器集团有限公司 一种基于数字锁相环实现的时钟数据恢复系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527732A (en) * 1976-07-15 1978-10-11 Micro Consultants Ltd Digital phase locked loop
US7656985B1 (en) * 2002-02-19 2010-02-02 Nortel Networks Limited Timestamp-based all digital phase locked loop for clock synchronization over packet networks
CN101299657A (zh) * 2008-06-26 2008-11-05 上海交通大学 全数字接收机符号定时同步装置
CN101640654A (zh) * 2009-07-27 2010-02-03 北京航空航天大学 一种用于卫星通信系统的超低码速率psk解调器
CN101841327A (zh) * 2010-03-05 2010-09-22 中兴通讯股份有限公司 一种信号处理系统和方法
CN105187348A (zh) * 2015-05-31 2015-12-23 中国电子科技集团公司第十研究所 任意速率cpfsk信号定时同步方法
CN105281752A (zh) * 2015-10-13 2016-01-27 江苏绿扬电子仪器集团有限公司 一种基于数字锁相环实现的时钟数据恢复系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021233203A1 (zh) * 2020-05-20 2021-11-25 中兴通讯股份有限公司 相位检测方法及其装置、设备
CN112152611A (zh) * 2020-09-30 2020-12-29 湖北理工学院 一种数字锁相环

Similar Documents

Publication Publication Date Title
CN105703767B (zh) 一种高能效低抖动的单环路时钟数据恢复电路
US8804888B2 (en) Wide band clock data recovery
US8284888B2 (en) Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
US8320770B2 (en) Clock and data recovery for differential quadrature phase shift keying
US8929500B2 (en) Clock data recovery with out-of-lock detection
CN104516397B (zh) 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法
JP2009538592A (ja) 直列送受信装置及びその通信方法
CN103746790A (zh) 一种基于内插的全数字高速并行定时同步方法
CN101610083A (zh) 一种高速多路时钟数据恢复电路
CN106656168B (zh) 时钟数据恢复装置及方法
CN108989260A (zh) 基于Gardner的改进型全数字定时同步方法及装置
CN108322214A (zh) 一种无参考时钟输入的时钟和数据恢复电路
EP2804322A1 (en) Systems and methods for tracking a received data signal in a clock and data recovery circuit
CN104935332B (zh) 时钟和数据恢复的系统和方法
CN105281752A (zh) 一种基于数字锁相环实现的时钟数据恢复系统
CN106603449A (zh) 一种基于gad定时检测位的时钟同步fpga结构和方法
US7349507B2 (en) Extending PPM tolerance using a tracking data recovery algorithm in a data recovery circuit
CN107094071A (zh) 在通信接收器中降低伪前序检测的系统和方法
CN205622654U (zh) 一种基于gad定时检测位的时钟同步结构
CN104639158B (zh) 同步双锁相环调节方法
EP2804321A1 (en) Systems and methods for acquiring a received data signal in a clock and data recovery circuit
CN105337591B (zh) 基于usb设备实现时钟恢复的电路结构及方法
CN108011649B (zh) 蓝牙edr接收机中的符号同步电路的构建方法
CN106059975B (zh) 一种新的抑制载波同步的方法及costas环
CN105656480A (zh) 低噪声视频数字锁相环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170426

WD01 Invention patent application deemed withdrawn after publication