CN104516397B - 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法 - Google Patents
电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法 Download PDFInfo
- Publication number
- CN104516397B CN104516397B CN201410528573.1A CN201410528573A CN104516397B CN 104516397 B CN104516397 B CN 104516397B CN 201410528573 A CN201410528573 A CN 201410528573A CN 104516397 B CN104516397 B CN 104516397B
- Authority
- CN
- China
- Prior art keywords
- frequency
- clock frequency
- oscillator
- sampling
- digital code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Abstract
本发明公开一种第一电子装置根据一第二电子装置所传送的信息处理数据的方法,包括接收从该第二电子装置传来的第一信号;根据该第一信号提取出第一时钟频率;根据该第一时钟频率调整一振荡器,藉此该振荡器产生出第二时钟频率;以及选择该第一时钟频率及该第二时钟频率两者的其中之一。在本发明的一实施例中,该第一电子装置可经由热插拔的方式连接至该第二电子装置。上述方法更可根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一来处理来自于该第二电子装置所传送的数据流,或是根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一来传送数据流至该第二电子装置。
Description
技术领域
本发明是关于一种电子可携式装置的数据处理方法,更具体的说明,电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法。
背景技术
电子可携式装置可经由热插拔的方式与一电子主机装置连接,并根据一参考时钟频率传送数据至该电子主机装置。该电子可携式装置可包括一石英晶体(crystal),藉以产生该参考时钟频率,用以数据的处理及传输。该电子可携式装置可包括一锁相回路(phaselock loop)单元,其利用输入的该参考时钟频率产生一锁相回路时钟频率,该锁相回路时钟频率的频率为该参考时钟频率的频率多倍或至少一倍以上,该锁相回路时钟频率可作为此电子可携式装置时钟频率数据回复(clock data recovery)的一参考时钟频率,藉此得到一重计频率数据流(retimed data stream)。另外,该锁相回路时钟频率也可作为此电子可携式装置传送数据流至该电子主机装置的一参考时钟频率。
虽然现有的石英晶体可作为一理想的时钟频率信号来源,用以提供精确时钟频率的参考时钟频率信号,但是此石英晶体的成本较高且在电路基板上需要较大的空间安装。
发明内容
本发明提供一种数据接收器、收发器及其数据处理方法,其中一第一电子装置包含该数据接收器或收发器,例如是一电子可携式装置,可以根据来自于第二电子装置的信息处理数据,例如是一电子主机装置,,藉此即使在该电子可携式装置内省下了石英晶体的设置也可产生一准确的时钟频率。
该数据处理方法包括:接收从该第二电子装置传来的第一信号;根据该第一信号提取第一时钟频率;根据该第一时钟频率调整一振荡器,藉此该振荡器产生第二时钟频率;以及选择该第一时钟频率及该第二时钟频率两者的其中之一。
在本发明的一实施例的中,该第一电子装置可经由热插拔的方式连接至该第二电子装置,且本发明的方法更可包括根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一的步骤处理来自于该第二电子装置的数据流。本发明的方法更包括根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一来传送数据流至该第二电子装置。本发明的方法更包括在调整该振荡器之后,该第一电子装置进入一省电模式时,随后根据上述选择该第二时钟频率处理来自于该第二电子装置的数据流。
在本发明的一实施例中,上述调整该振荡器的方法可包括更换该振荡器的电阻。上述调整该振荡器的方法可包括该振荡器根据第一数字码产生第三时钟频率,并根据该第三时钟频率计算一时间间隔内取样出的第一取样数目;该振荡器根据第二数字码产生第四时钟频率,并根据该第四时钟频率计算该时间间隔内取样出的第二取样数目;获得一比值,该比值为该第二取样数目减去该第一取样数目的差值除以该第二数字码减去该第一数位码的差值;根据该第一时钟频率计算出在该时间间隔内取样出的第三取样数目;以及根据该比值、该第二数字码、该第二取样数目及该第三取样数目计算出第三数字码。另外,上述调整该振荡器的方法更可包括产生具有相同脉冲宽度的多个脉冲,其中时间间隔相同于该脉冲宽度的时间。上述调整该振荡器的方法更包括根据该第三数字码产生第五时钟频率;根据该第五时钟频率计算在该时间间隔内计算出取样出的第四取样数目;并根据该第三数字码、该比值、该第三取样数目及第四取样数目产生出第四数字码。
在本发明的一实施例中,在接收该第一信号前,包括接收来自该第二电子装置的具有第六时钟频率的第二信号,其中该第二信号的时钟频率是小于该第一时钟频率的频率;并传送具有第七时钟频率的第三信号至该第二电子装置,其中该第三信号的时钟频率是小于该第一时钟频率的频率,在上述提取该第一时钟频率后,该方法更可包括补偿该第二信号至该第一电子装置的一内部控制器。
在本发明的一实施例中,该方法包括根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一处理来自于该第二电子装置的第一数据流,以及根据上述选择该第一时钟频率及该第二时钟频率两者的其中之一传送第二数据流至该第二电子装置。
另外,该数据接收器或收发器可包括一时钟频率数据回复电路,用以产生第一时钟频率;一第一振荡器,用以产生根据该第一时钟频率调整的第二时钟频率;以及一第一多任务器,耦接该时钟频率数据回复电路的信号下游端及该第一振荡器的信号下游端,其中该第一多任务器用以根据该第一时钟频率或该第二时钟频率产生第三时钟频率。
在本发明的一实施例中,该数据接收器或收发器可包括一锁相回路,耦接至该第一多任务器的信号下游端,其中该锁相回路是用以产生第四时钟频率,该第四时钟频率的频率是等于该第三时钟频率的频率多倍或至少一倍以上。当该第一多任务器根据该第一时钟频率产生该第三时钟频率时,该第一振荡器可产生根据该第四时钟频率调整产生的该第二时钟频率。此外,该第一振荡器也可产生根据该第一时钟频率调整的该第二时钟频率。
在本发明的一实施例中,该数据接收器或收发器更可包括一均衡器,耦接至该时钟频率数据回复电路的信号上游端;以及一眼监视器,其输入端连接至该均衡器的一输出端,其中该均衡器用以根据一参数均衡来自于该第二电子装置的第一信号,而该眼监视器用以监视该均衡器的输出并藉以改变该参数。
在本发明的一实施例中,该时钟频率数据回复电路可包括一第二振荡器用以产生该第一时钟频率;一时钟频率检测器,其中该时钟频率检测器的第一输入端位在该第二振荡器的输出端,而该时钟频率检测器的第二输入端位在该均衡器的输出端,其中该时钟频率检器用以比较该时钟频率检器的该第一输入端与该第二输入端的时钟频率;以及一相位检测器,其中该相位检测器的第一输入端位在该第二振荡器的输出端,该相位检测器的一第二输入端位在该均衡器的输出端,该相位检测器用以比较该相位检测器的该第一输入端与该第二输入端的相位。该时钟频率数据回复电路更可包括一相位-频率检测器,该相位-频率检测器的第一输入端位在该第二振荡器的输出端,该相位-频率检测器的第二输入端位在该第一振荡器的输出端,其中该相位-频率检测器用以比较该相位-频率检测器的该第一输入端与该相位-频率检测器的该第二输入端的相位及频率。该时钟频率数据回复电路更可包括一第二多任务器,耦连至该频率检测器的一输出端、该相位-频率检测器的一输出端及该相位检测器的一输出端,其中该第二多任务器可选择该频率检测器、该相位-频率检测器及该相位检测器三者的输出的其中之一。
附图说明
图1公开本发明的一电子可携式装置以热插拔方式连接至一电子主机装置的结构图。
图2A公开本发明第一实施例的电子可携式装置的数据收发器的结构图。
图2B公开本发明第二实施例的电子可携式装置的数据收发器的结构图。
图2C公开本发明第三实施例的电子可携式装置的数据收发器的结构图。
图2D公开本发明第四实施例的电子可携式装置的数据收发器的结构图。
图2E公开本发明第五实施例的电子可携式装置的数据收发器的结构图。
图3A公开本发明的一电子可携式装置根据来自于一电子主机装置所传送的时钟频率处理数据的方法流程图。
图3B公开本发明的一电子可携式装置根据来自于一电子主机装置所传送的时钟频率传送数据的方法流程图。
图4公开本发明调整内部振荡器的该内部时钟频率的方法流程图。
图5公开本发明的多个脉冲具有实质上相同的脉冲宽度。
图6公开本发明内部振荡器在脉冲宽度的时间内计算数量与数字码之间的关系图,其中该数字码可输入至数字模拟转换器转换成模拟信号,该模拟信号再输入至该内部振荡器。
图7公开本发明当电子可携式装置以热插拔方式连接至电子主机装置时,追踪该接收信号的时钟频率的方法流程图,其中该接收信号例如是训练序列或高频数据流。
图8公开本发明当电子可携式装置从省电模式苏醒时,追踪该接收信号的时钟频率的方法流程图,其中该接收信号例如是训练序列或高频数据流。
附图标记说明:100-数据收发器;101-信号调整电路;102-均衡器;103-眼监视器;110-时钟频率数据回复电路;111-压控振荡器;112-频率检测器;113-多任务器;114-相位检测器;115-相位-频率检测器;117-低通滤波器;118-内串并联变换器;120-多任务器;128-分频器;130-内部振荡器;140-锁相回路;150-控制器;160-数字模拟转换器;170-并串转换器;180-传送驱动器。
具体实施方式
以下公开本发明的说明性实施例,其中为节省空间或更有效地说明,可省略显而易见或不必要的细节。相反,可实施一些实施例而不公开所有细节。当相同标号出现在不同图式中时,其是指相同或类似组件或步骤。
图1公开本发明的一结构图,此结构图为一电子可携式装置10以热插拔的方式连接至一电子主机装置20,该电子可携式装置10例如是可携式储存装置、智能型手机或移动电话,而电子主机装置20例如是笔记型计算机或桌上型计算机。
图2A公开本发明的第一实施例的电子可携式装置10的数据收发器(datatransceiver)100的结构图,如图1及图2A所示,该数据收发器100可包括一信号调整电路(signal conditioning circuit)101,用以调整电子可携式装置10接收的一信号,其中信号调整电路101可包括一均衡器(EQ)102,用以均衡调整电子可携式装置10所接收的数字信号或数字串行数据流(serial data stream)。另外数据收发器100包括一眼监视器(eyemonitor,EM)103耦接至均衡器102的输出端,用以监视电子可携式装置10所接收的信号或数据流的眼图(eye diagram)。在信号的均衡及优化过程中,如果眼图没有打开,均衡器102将均衡及优化所接收的信号或数据流,例如以加权或乘以一参数或权重的方式进行均衡及优化,直到获得最适化的眼图,且在信号的均衡及优化过程中,该参数或权重的数值会根据眼监视器103所传送的信号进行调整,因此,均衡器102可补偿该接收信号的符际干扰(inter symbol interference,ISI)或数据流,反之,在眼图打开的情况下,均衡器102将不进行均衡及优化其该接收信号及数据流,其中所谓的眼图打开例如是指眼图的眼宽大于一预设眼宽,眼图的眼高大于一预设眼高。
如图2A所示,数据收发器100包括一时钟频率数据回复电路110耦接至信号调整电路101的均衡器102的输出端,亦即位于均衡器102的输出端的信号下游。时钟频率数据回复电路110可根据所接收的信号或数据流的基频(base frequency)追踪出一时钟频率,此后称为追踪时钟频率(track clock)。数据收发器100另外包括一压控振荡器(voltage-controlled oscillator,VCO)111,用以产生该追踪时钟频率至数据收发器100的一分频器(divider,Div)128。另外,压控振荡器111可被替换为一流控振荡器(current-controlledoscillator,ICO)。另外,时钟频率数据回复电路110可包括一频率检测器(frequencydetector,FD)112用以比较来自于压控振荡器111的频率与该接收信号或数据流的频率,并产生一频率比较结果至时钟频率数据回复电路110的一多任务器(multiplexer,MUX)113。另外该时钟频率数据回复电路110也可包括一相位检测器(phase detector,PD)114,用以比较来自于压控振荡器111的频率与该接收信号或数据流的频率的相位,并产生一相位比较结果至时钟频率数据回复电路110的多任务器113。时钟频率数据回复电路110也可包括一相位-频率检测器(phase-and-frequency detector,PFD)115,用以比较来自于压控振荡器111的频率与来自数据收发器100的一压控振荡器130的一内部时钟频率的频率及相位,并产生一相位-频率比较结果至时钟频率数据回复电路110的多任务器113,其中压控振荡器130在后续的说明书称为一内部振荡器,且压控振荡器130可替换成一流控振荡器(current-controlled oscillator,ICO)。
如图2A所示,多任务器113可选择来自频率检测器112、相位检测器114及相位-频率检测器115三者其中之一的比较结果,藉此产生一选择信号传送至时钟频率数据回复电路110的一低通滤波器117,低通滤波器117用以衰减该选择信号中高于一截止频率(cutofffrequency)的部分(以降低振幅方式衰减),以产生一衰减信号。因此,该压控振荡器111可根据该衰减信号产生一频率,也就是追踪时钟频率(track clock)。另外,时钟频率数据回复电路110可包括一串并转换器118,用以根据该追踪时钟频率将该接收信号或数据流从一串行格式转换成一并列格式输出。
如图2A所示,分频器(Div)128可将来自于压控振荡器111的该追踪时钟频率的频率进行分频处理,藉以产生一分频追踪时钟频率(divided track clock)至该数据收发器100的一多任务器120,其中分频器128是可省略的,意即是压控振荡器111可直接传送该追踪时钟频率至多任务器120。该多任务器120选择来自于分频器128传送的该分频追踪时钟频率或压控振荡器111的该分频追踪时钟频率或该追踪时钟频率及来自于内部振荡器130的该内部时钟频率二者其中之一,以产生一频率,此后称为第一选择时钟频率(selectedclock)传送至该数据收发器100的一锁相回路(phase lock loop,PLL)140,其中锁相回路140利用该第一选择时钟频率为一输入信号,以产生一锁相回路时钟频率,该锁相回路时钟频率的频率等于多倍或至少1倍的该第一选择时钟频率的频率,并且锁相回路140会将该锁相回路时钟频率同步化至该接收信号或数据流的时钟频率。另外,数据收发器100可包括一控制器(CON)150,控制器150用以根据该锁相回路时钟频率产生一数字码(digital code)传送至该数据收发器100的一数字模拟转换器(digital-to-analog,D/A)160。数字模拟转换器160可将该数字码转换成一模拟信号,其中该模拟信号可被输出至内部振荡器130,作为控制或调整内部振荡器130的该内部时钟频率的用。
如图1及图2A所示,该数据收发器100包括一并串转换器(parallel-to-serialconverter)170,用以根据该锁相回路时钟频率将一传送信号或数据流由并列格式转换成串行格式,并将此具有该锁相回路时钟频率的传送信号或数据流从并串转换器170传送至该数据收发器100的一传送驱动器(transmitting driver,Tx Driver)180,其中该传送驱动器180驱动该具有锁相回路时钟频率的串行传送信号或数据流传送至电子主机装置20。
图2B公开本发明的第二实施例的电子可携式装置的数据收发器100的结构图,图2A与图2B的数据收发器十分类似,其中在图2B中,具有与图2A所示的相同标号的组件可以参阅图2A有关该组件的相关叙述,而图2B与图2A差异在于控制器150是用以接收来自于时钟频率数据回复电路110的该追踪时钟频率,并且根据所接收的该追踪时钟频率产生一数字码传送至数字模拟转换器160。
图2C公开本发明的第三实施例的电子可携式装置的数据收发器(datatransceiver)100的结构图,图2A与图2C的数据收发器十分类似,其中在图2C中,具有与图2A所示的相同标号的组件可以参阅图2A有关该组件的相关叙述,而图2C与图2A差异在于数据收发器100更包括一多任务器145,用以选择来自于压控振荡器111传送的该追踪时钟频率及来自锁相回路140传送的该锁相回路时钟频率二者其中之一,以产生一频率,后文称为第二选择时钟频率,传送至该数据收发器100的一并串转换器170,其中并串转换器170根据多任务器145所选择的第二选择时钟频率将一传送信号或数据流由并列格式转换成串行格式,并将此具有第二选择时钟频率的传送信号或数据流从并串转换器170传送至该数据收发器100的传送驱动器180。传送驱动器180将驱动具有由多任务器145所选择的第二选择时钟频率的串行传送信号或数据流传送至电子主机装置20。
图2D公开本发明的第四实施例的电子可携式装置的数据收发器(datatransceiver)100的结构图,图2A与图2C的数据收发器十分类似,其中在图2C及图2D中,具有与图2A所示的相同标号的组件可以参阅图2A有关该组件的相关叙述,而图2D与图2C差异在于控制器150是用以接收来自于该时钟频率数据回复电路110的该追踪时钟频率,并根据该追踪时钟频率产生一数字码传送至数字模拟转换器160。
图2E公开本发明的第五实施例的电子可携式装置的数据收发器100的结构图,图2E与图2A的数据收发器十分类似,其中在图2E中,具有与图2A所示的相同标号的组件可以参阅图2A有关该组件的相关叙述,而图2E与图2A差异在于在图2E的数据收发器100省略了多任务器120、锁相回路140及分频器128。图2E中该压控振荡器111传送追踪时钟频率至并串转换器170,该并串转换器170根据该压控振荡器111所传送的该追踪时钟频率将一传送信号或数据流由并列格式转换成串行格式,并将具有该追踪时钟频率的传送信号或数据流从并串转换器170输出至数据收发器100的一传送驱动器180,该传送驱动器180用以将具有该追踪时钟频率的串行传送信号或数据流从该压控振荡器111传送至电子主机装置20。此外,该控制器150是用以接收从时钟频率数据回复电路110传送的该追踪时钟频率,并根据该追踪时钟频率产生一数字码传送至数字模拟转换器160。
图3A公开本发明的一种电子可携式装置根据一电子主机所传送的时钟频率处理数据的方法。
如图1、图2A至图2E及图3A,步骤201为一电子可携式装置10经由热插拔方连接至电子主机装置20后或此电子可携式装置10从省电模式苏醒时,接着进行步骤202,多任务器120可选择来自于时钟频率数据回复电路110的频率及来自于内部振荡器130的该内部时钟频率二者其中之一,其中在图2C及图2D所示的第三及第四实施例的情况下,该多任务器145更可用来选择来自于时钟频率数据回复电路110的时钟频率或来自锁相回路140的该锁相回路时钟频率二者其中之一。
在第1种情况下,如图2A及图2B所示的第一实施例及第二实施例,多任务器120选择来自于时钟频率数据回复电路110的时钟频率,其亦可由分频器128先进行分频处理,或者如图2C及图2D所示的第三实施例及第四实施例,多任务器120选择来自于时钟频率数据回复电路110的时钟频率,其亦可由分频器128先进行分频处理,且多任务器145选择来自该锁相回路140的时钟频率。
在第2种情况下,如图2A及图2B所示的第一实施例及第二实施例,多任务器120选择来自该内部振荡器130的该内部时钟频率,或者是如图2C及图2D所示的第三实施例及第四实施例,多任务器120选择来自该内部振荡器130的该内部时钟频率及多任务器145选择来自该锁相回路140的时钟频率。
在第3种情况下,如图2C及图2D所示的第三实施例及第四实施例,多任务器145选择来自于时钟频率数据回复电路110的时钟频率。
在第4种情况下,步骤202被省略,如图2E所示的第五实施例,来自于时钟频率数据回复电路110的频率在没有经过任何多任务器选择情形下传送至并串转换器170内。
接下来,如图1、图2A至图2E及图3A所示,执行步骤203,在上述第1种情况或第2种情况下,并列格式的传送握手信号会传送至并串转换器170,藉以将并列格式的传送握手信号转换成具有该锁相回路时钟频率的串行握手信号,或是在上述第3种情况或第4种情况,并串转换器170会将并列格式的传送握手信号转换成具有来自于时钟频率数据回复电路110的时钟频率的串行握手信号。该传送驱动器180在上述第1种情况或第2种情况下,可驱动具有该锁相回路时钟频率的串行传送握手信号传送至电子主机装置(巡一下)20内,或者是在第3种情况或第4种情况下,可驱动具有来自于时钟频率数据回复电路110的时钟频率的串行传送握手信号传送至电子主机装置20内。
如图1、图2A至图2E及图3A所示,此并串转换器170可选择性地关闭或降低功率,并且传送驱动器180可驱动一具有一时钟频率的传送握手信号至电子主机装置20,此时钟频率由一频率生成器产生,且该时钟频率的频率低于之后当电子可携式装置10接收到来自电子主机装置20所传送的一高频接收信号时,如训练序列(training sequence,TS)或高频数据流,被时钟频率数据回复电路110追踪出的追踪时钟频率的频率。
如图1、图2A至图2E及图3A所示,在步骤203中,电子可携式装置10在产生传送握手信号的同时,电子可携式装置10的数据收发器100阻挡或限制(gate)来自于电子主机装置20的接收握手信号传送至电子可携式装置10的一第一内部控制器(未标示于图中),该接收握手信号的时钟频率是低于之后来自于该电子主机装置20的高频接收信号的时钟频率,该高频接收信号如训练序列(TS)或高频数据流。如此该第一内部控制器可防止后续操作的指令传送。
接下来,如图1、图2A至图2E及图3A所示,执行步骤204,当电子主机装置20接收到来自电子可携式装置10的传送握手信号时,电子主机装置20传送如训练序列或高频数据流的该高频接收信号至电子可携式装置10,该高频接收信号的时钟频率高于该接收握手信号的时钟频率及高于该传送信号的时钟频率。接着执行步骤205,当接收到来自于电子主机装置20的该高频接收信号时,电子可携式装置10的时钟频率数据回复电路110将根据该高频接收信号提取出该追踪时钟频率,就图2A及图2B所示的第一实施例及第二实施例而言,该追踪时钟频率将会从时钟频率数据回复电路110的压控振荡器111输出至该分频器128或输出至多任务器120;就图2C及图2D所示的第三实施例及第四实施例而言,该追踪时钟频率会从时钟频率数据回复电路110的压控振荡器111输出至该分频器128或输出至多任务器120,并且输出至多任务器145;就图2E所示的第五实施例而言,该追踪时钟频率会在不经由任何多任务器的选择下从时钟频率数据回复电路110的压控振荡器111输出至该并串转换器170及控制器150。
如图1、图2A至图2E及图3A所示,由于该高频接收信号是符合该数据收发器100的规格所定义的频率范围,该高频接收信号如训练序列或高频数据流,因此由分频器128分频处理后的追踪时钟频率或从时钟频率数据回复电路110输出的追踪时钟频率也会符合该数据收发器100的规格所定义的频率范围。
接着,如图1、图2A至图2E及图3A所示,在如图2A所示的第一实施例中,当该多任务器120让经由分频器128分频处理后的追踪时钟频率输出至该锁相回路140的输入端时,该锁相回路140会据此输出该锁相回路时钟频率至控制器150,作为调整该内部振荡器130的内部时钟频率之用。
另外,如图1、图2B、图2D、图2E及图3A所示,就第二实施例、第四实施例及第五实施例而言,该时钟频率数据回复电路110输出的该追踪时钟频率可以传送至该控制器150,作为调整该内部振荡器130的该内部时钟频率之用。
或者,如图1、图2C及图3A所示,就图2C所示的第三实施例而言,从时钟频率数据回复电路110输出的该追踪时钟频率会通过该多任务器145传送至该控制器150,作为调整该内部振荡器130的该内部时钟频率之用。除此之外,当该多任务器120让经由分频器128分频处理后的追踪时钟频率输入至该锁相回路140的输入端时,该锁相回路140会据此输出该锁相回路时钟频率至多任务器145,且多任务器145让该锁相回路时钟频率输出至该控制器150,藉此作为调整该内部振荡器130的该内部时钟频率之用。
如图1、图2A至图2E及图3A所示,接着执行步骤206,此步骤206是执行判断该内部振荡器130的该内部时钟频率经由调整后是否满足一预设条件,当该内部时钟频率没有符合该预设条件时,该内部振荡器130的该内部时钟频率将反复地调整,直到内部时钟频率符合该预设条件,反之若该内部振荡器130的该内部时钟频率经由调整后符合该预设条件,将停止该调整步骤。
如图1、图2A至图2E及图3A所示,在进行步骤205的提取该追踪时钟频率后,执行步骤207;就图2A及图2B所示的第一实施例及第二实施例而言,步骤207为判断该多任务器120是否选择该内部振荡器130的内部时钟频率;或者就图2C及图2D所示的第三实施例及第四实施例而言,步骤207为判断该多任务器120是否选择该内部振荡器130的该内部时钟频率,以及判断该多任务器145是否选择来自该锁相回路140所传送的该锁相回路时钟频率。就图2A及图2B所示的第一实施例及第二实施例而言,若在步骤207之中,该多任务器120选择该内部振荡器130的内部时钟频率,并且在步骤206中该内部时钟频率调整成符合该预设条件,将继续进行步骤208,反之若在步骤206中该内部时钟频率不符合该预设条件,将反复进行调整该内部时钟频率。或者图2C及图2D所示的第三实施例及第四实施例而言,若在步骤207的中,该多任务器120选择该内部振荡器130的内部时钟频率及该多任务器145选择来自该锁相回路140的该锁相回路时钟频率,并且在步骤206中该内部时钟频率调整成符合该预设条件,将继续进行步骤208,反之若在步骤206中该内部时钟频率不符合该预设条件,将反复进行调整该内部时钟频率。此时,该锁相回路140所产生该锁相回路时钟频率的频率为多任务器120所选择的第一选择时钟频率的多倍或一倍以上,其中该第一选择时钟频率即是该内部振荡器130的该内部时钟频率,且该锁相回路140会将该锁相回路时钟频率同步化至该高频接收信号的时钟频率,该高频接收信号例如是训练序列或高频数据流。且因内部振荡器130的该内部时钟频率会根据步骤206的该追踪时钟频率反复的被调整至精确,所以该锁相回路时钟频率的频率与相位实质上与电子主机装置20所传送的高频接收信号相同。或者就图2E所示的第五实施例而言,步骤207可被省略,也就是在步骤205完成根据该高频接收信号提取该追踪时钟频率后,执行步骤208。
如图1、图2A至图2E及图3A所示,就图2A及图2B所示的第一实施例及第二实施例而言,在步骤207中,当多任务器120选择来自于该时钟频率数据回复电路110的该追踪时钟频率时,继续执行步骤208,其中该追踪时钟频率亦可由分频器128先进行分频处理。或者就图2C及图2D所示的第三实施例及第四实施例而言,在步骤207中,当多任务器120选择来自于该时钟频率数据回复电路110的该追踪时钟频率,及多任务器145选择来自该锁相回路140的该锁相回路时钟频率,继续执行步骤208,其中该追踪时钟频率亦可由分频器128先进行分频处理。值得注意的是,该锁相回路140所产生的锁相回路时钟频率的频率为多任务器120所选择的该第一选择时钟频率的多倍或一倍以上,其中该第一选择时钟频率也就是从时钟频率数据回复电路110传送的该追踪时钟频率,其中该追踪时钟频率也可由分频器128先进行分频处理,且锁相回路140会将该锁相回路时钟频率同步化至该高频接收信号的时钟频率,该高频接收信号如训练序列或高频数据流,且该锁相回路时钟频率的时钟频率与相位实质上与电子主机装置20所传送的高频接收信号相同。或者就图2C及图2D所示的第三实施例及第四实施例而言,当多任务器145选择来自于时钟频率数据回复电路110的该追踪时钟频率时,继续执行步骤208。
如图1、图2A至图2E及图3A所示,当电子可携式装置10接收来自于电子主机装置20的一信号或一数据流时,该数据收发器100根据图2A、图2B、图2C及图2D所示的第一实施例至第四实施例可切换成下列操作模式:在第1种情况下的操作模式是根据该锁相回路时钟频率进行数据处理,该锁相回路时钟频率来自于被多任务器120所选择的该追踪时钟频率所产生,另外就图2C及图2D所示的第三实施例及第四实施例而言,该锁相回路时钟频率可由来自于被多任务器145所选择的该追踪时钟频率所产生;在第2种情况下的操作模式是根据该锁相回路时钟频率进行数据处理,该锁相回路时钟频率来自于被多任务器120所选择的该内部时钟频率所产生,另外就图2C及图2D所示的第三实施例及第四实施例而言,该锁相回路时钟频率可由来自于被多任务器145所通过的该追踪时钟频率所产生;或者就图2C或图2D所示的第三实施例或第四实施例而言,可切换至第3种情况的操作模式,电子可携式装置10根据被多任务器145所选择的该追踪时钟频率进行数据处理。或者就图2E所示的第五实施例而言,可切换至第4种情况的操作模式,电子可携式装置10根据被该追踪时钟频率进行数据处理。
当电子可携式装置10切换至一省电模式时,该电子可携式装置10不会接收来自于电子主机装置20的一信号或数据流,该数据收发器100根据图2A至图2D所示的第一实施例至第四实施例可切换至第2种情况操作模式下进行数据处理,第2种情况根据来自于内部振荡器130产生的该内部时钟频率所生成的该锁相回路时钟频率进行数据处理,其中该锁相回路时钟频率被多任务器120所通过,另外就图2C及图2D所示的第三实施例及第四实施例而言,该锁相回路时钟频率也可被多任务器145所通过。或者当电子可携式装置10被切换至省电模式时,该数据收发器100可根据图2E所示的第五实施例的内部振荡器130所生成的该内部时钟频率进行数据处理。另外在省电模式下,信号调整电路101所包括的眼监视器103、均衡器102及时钟频率数据回复电路110可以被关闭,而锁相回路140及串并转换器170可维持开启状态。或者是眼监视器103、均衡器102、时钟频率数据回复电路110及串并转换器170可以被关闭,而锁相回路140维持开启状态。
如图1、图2A至图2E及图3A所示,在步骤208的中,该第一内部控制器可接收补偿的握手信号,意即是该电子可携式装置10的一第二内部控制器(未标示于图中)可产生与该接收握手信号实质上相同的一补偿握手信号传送至该电子可携式装置10的该第一内部控制器。在步骤209中,该第一内部控制器被该接收握手信号补偿后可发送出以下指示进行后续的动作。例如就步骤202的第1种情况或第2种情况操作模式而言,该电子可携式装置10可根据该锁相回路时钟频率处理来自于电子主机装置20的一数据流,其中该锁相回路时钟频率是由锁相回路140根据多任务器120所选择的时钟频率而产生;或者就步骤202的第3种情况操作模式而言,该电子可携式装置10可根据被多任务器145所通过的该追踪时钟频率处理来自于电子主机装置20的一数据流;或者就步骤202的第4种情况操作模式而言,该电子可携式装置10可根据该追踪时钟频率处理来自于电子主机装置20的一数据流,以及/或者就步骤202的第1种情况或第2种情况操作模式而言,该电子可携式装置10可根据该锁相回路时钟频率发送一数据流至该电子主机装置20,其中该锁相回路时钟频率是由锁相回路140根据多任务器120所选择的时钟频率而产生;或者就步骤202的第3种情况操作模式而言,该电子可携式装置10可根据被多任务器145所通过的该追踪时钟频率发送一数据流至该电子主机装置20;或者就步骤202的第4种情况操作模式而言,该电子可携式装置10可根据该追踪时钟频率发送一数据流至该电子主机装置20,其中该锁相回路时钟频率与来自于电子主机装置20的数据流的时钟频率实质上具有相同的频率及相位。
如图1、图2A至图2E及图3A所示,如在步骤202中的第1种情况,当该追踪时钟频率被该多任务器120所选择而被输出至该锁相回路140时,就图2A所示的第一实施例而言,由该锁相回路140输出的该锁相回路时钟频率会传送至该控制器150;就图2C所示的第三实施例而言,由该锁相回路140输出的该锁相回路时钟频率会被该多任务器145通过而传送至该控制器150;或者就图2B及图2D所示的第二实施例及第四实施例而言,由该时钟频率数据回复电路110输出的该追踪时钟频率会被该控制器150所接收。如在步骤202中的第2种情况,当来自于该内部振荡器130的该内部时钟频率被该多任务器120选择而输出至该锁相回路140时,就图2B及图2D所示的第二实施例及第四实施例而言,由时钟频率数据回复电路110输出的该追踪时钟频率会被该控制器150所接收。另外如在步骤202中的第3种情况,当该追踪时钟频率被多任务器145所选择时,就图2C所示的第三实施例而言,由该时钟频率数据回复电路110输出的该追踪时钟频率会被该多任务器145所通过并输出至控制器150,或者是就图2D所示的第四实施例而言,由该时钟频率数据回复电路110输出的该追踪时钟频率会被该控制器150所接收。如在步骤202中的第4种情况,就图2E所示的第五实施例而言,由该时钟频率数据回复电路110输出的该追踪时钟频率会被该控制器150所接收。
针对第1种情况,就图2A所示的第一实施例而言,该控制器会根据该锁相回路时钟频率产生一数字码并输出至该数字模拟转换器160;或是就图2C所示的第三实施例而言,该控制器150会根据被多任务器145所通过的该锁相回路时钟频率产生一数字码并输出至该数字模拟转换器160;或是就图2B及图2D所示的第二实施例及第四实施例而言,该控制器150会根据该追踪时钟频率产生一数字码并输出至该数字模拟转换器160。
针对第2种情况,就图2B或图2D所示的第二实施例或第四实施例而言,该控制器150会根据该追踪时钟频率产生一数字码并输出至该数字模拟转换器160。
针对第3种情况,就图2C所示的第三实施例而言,该控制器150会根据被该多任务器145通过的该追踪时钟频率产生一数字码并输出至该数字模拟转换器160;或是就第2D图所示的第四实施例而言,该控制器150会根据该追踪时钟频率产生一数字码并输出至该数字模拟转换器160。
针对第4种情况,该控制器150会根据该追踪时钟频率产生一数字码并输出至该数字模拟转换器160。
如图1、图2A至图2E及图3A所示,该数字模拟转换器160可将该数字码转换成一模拟信号。该模拟信号会由数字模拟转换器160输出至该内部振荡器130,藉以调整该内部振荡器130的该内部时钟频率,因此当该电子可携式装置10在省电模式时,多任务器120会选择来自于该内部振荡器130且被调整后的该内部时钟频率。
另外,如图1、图2A至图2E及图3A所示,当该电子可携式装置10从省电模式苏醒时,可以省略上述阻挡(gate)来自于电子主机装置20的该握手信号传输至电子可携式装置10的该第一内部控制器的步骤,以及步骤208中该第一内部控制器被该接收握手信号补偿的步骤。
另外,图3B是公开本发明另一方法,此方法用于该电子可携式装置是根据来自电子主机装置的时钟频率传输数据至该电子主机装置,而在图3B中,具有与图3A所示的相同标号的步骤可以参阅图3A有关该组件的相关叙述。
如图1、图2A至图2E及图3B所示,在步骤202之后,执行步骤211,该数据收发器100的该第一控制器可接收来自于该电子主机装置的一接收握手信号,该接收握手信号的时钟频率是低于之后来自于该电子主机装置20的高频接收信号的时钟频率,该高频接收信号如训练序列(TS)或高频数据流。其中图3B的步骤203与图3A的步骤203相似,不同处为在图3B的步骤203省略将来自于电子主机装置10的该接收握手信号阻挡传送至该电子可携式装置20的第一内部控制器的步骤。接着执行步骤212,此步骤212是判断该数据收发器100的该第一控制器所产生的一高频传送信号是否应被阻挡或限制传送至该电子主机装置20,当该高频传送信号判断为不阻挡或不限制传送至该电子主机装置20时,执行步骤213,亦即该数据收发器100的该第一控制器会根据步骤202中所选择的该时钟频率产生该高频传送信号并传送至该电子主机装置20,反之则执行步骤214,步骤214为该数据收发器100的该第一控制器所产生的该高频传送信号会被阻挡或限制传送至该电子主机装置20。
如图1、图2A至图2E及图3B所示,当该数据收发器100的该第一控制器所产生的该高频传送信号被判断执行步骤214时,也就是该高频传送信号被阻挡或限制传输至该电子主机装置20,执行后续的步骤215,步骤215是判断在步骤205的中该追踪时钟频率是否提取出或追踪出,假如在步骤215中该追踪时钟频率判断为提取出或追踪出,就图2A至图2D所示的第一实施例至第四实施例而言,会继续执行步骤207;或者就图2E所示的第五实施例而言,可省略该步骤206及207,亦即在步骤215中该追踪时钟频率被判断己提取出或追踪出,则会执行步骤213,亦即该数据收发器100的该第一控制器会根据该追踪时钟频率产生该高频传送信号传送至该电子主机装置20。若在步骤215中判断该追踪时钟频率尚未提取出或追踪出,则将继续执行步骤214,也就是将该数据收发器100的该第一控制器所产生的该高频传送信号阻挡传送至该电子主机装置20。
如图1、图2A至图2E及图3B所示,就图2A及图2B所示的第一实施例及第二实施而言,在步骤207中,当该多任务器120选择该内部振荡器130所输出的该内部时钟频率时,且在步骤206中,当该内部振荡器130的该内部时钟频率调整成符合该预设条件时,则执行步骤213,亦即为该数据收发器100的该第一控制器会根据该步骤202所选择的时钟频率产生该高频传送信号传送至该电子主机装置20,反之在步骤206中,当该内部时钟频率不符合该预设条件时,将反复调整该内部振荡器130的该内部时钟频率,以及执行步骤214,亦即将该数据收发器100的该第一控制器所产生的该高频传送信号阻挡传送至该电子主机装置20。另外就第2C图及第2D图所示的第三实施例及第四实施例而言,在步骤207中,当该多任务器120选择该内部振荡器130的该内部时钟频率时、当该多任务器145选择来自于该锁相回路140的该锁相回路时钟频率时,且在步骤206中,当该内部振荡器130的该内部时钟频率调整成符合该预设条件时,将执行步骤213,亦即该数据收发器100的该第一控制器会根据该步骤202所选择的时钟频率产生该高频传送信号传送至该电子主机装置20,反之则反复地调整该内部振荡器130的该内部时钟频率,以及执行步骤214,将该数据收发器100的该第一控制器所产生的该高频传送信号阻挡传送至该电子主机装置20。此时,该锁相回路140所产生该锁相回路时钟频率的频率系为多任务器120所选择的该第一选择时钟频率的多倍或一倍以上,其中该第一选择时钟频率即是该内部振荡器130的该内部时钟频率,且锁相回路140会将该锁相回路时钟频率同步化至该高频接收信号的时钟频率,该高频接收信号例如是训练序列或高频数据流。因为在步骤206中,内部振荡器130所输出的该内部时钟频率会根据该追踪时钟频率反复的被调整至精确,使该锁相回路时钟频率的频率与相位会实质上相同于来自电子主机装置20的高频接收信号的频率与相位。
如图1、图2A至图2E及图3B所示,就图2A及图2B所示的第一实施例及第二实施例而言,在执行步骤207时,当该多任务器120选择来自于该时钟频率数据回复电路110的该追踪时钟频率时,则执行步骤213,其中该追踪时钟频率亦可由分频器128先进行分频处理,步骤213为将该数据收发器100的该第一控制器根据步骤202所选择的时钟频率所产生的该高频传送信号传送至该电子主机装置20。或者在执行步骤207时,就图2C及图2D所示的第三实施例及第四实施例而言,当该多任务器120选择来自于该时钟频率数据回复电路110的该追踪时钟频率时,其中该追踪时钟频率亦可由分频器128先进行分频处理,以及该多任务器145选择来自于该锁相回路140的该锁相回路时钟频率,则执行步骤213,亦即该数据收发器100的该第一控制器会根据步骤202所选择的时钟频率所产生的该高频传送信号传送至该电子主机装置20。值得注意的是,该锁相回路140所产生的该锁相回路时钟频率的频率系多任务器120所选择的第一选择时钟频率的多倍或一倍以上,其中该第一选择时钟频率也就是从时钟频率数据回复电路110传送的该追踪时钟频率,其中该追踪时钟频率亦可由分频器128先进行分频处理,且该锁相回路140会将该锁相回路时钟频率同步化至该高频接收信号的时钟频率,该高频接收信号例如是训练序列或高频数据流,且该锁相回路时钟频率的频率与相位实质上与电子主机装置20的高频接收信号的时钟频率与相位相同。或者在执行步骤207时,就第2C图及第2D图所示的第三实施例及第四实施例而言,当该多任务器145选择来自于数据回复电路110的该追踪时钟频率时,则执行步骤213,亦即该数据收发器100的该第一控制器会根据步骤202所选择的时钟频率所产生的该高传送信号传送至该电子主机装置20。
上述调整内部振荡器130的内部时钟频率将会详述于下面章节。图4是一个描述调整内部振荡器130内部时钟频率的流程图。在此流程图中,电子可携式装置10持续接收电子主机装置20所传送的高频信号,如训练序列或高频数据流。图5图示出具有相同脉冲宽度w的多个脉冲。图6图示出该脉冲宽度内所取出的样本数目与数字码的关系。
如图1、图2A至图2E、图3A、图3B及图4所示,在步骤201中,在电子可携式装置10以热插拔方式连接至电子主机装置20时,内部振荡器130根据初始电阻值的第一电阻输出具有初始时钟频率的一频率,其中此该初始电阻值的变异范围是介于-25%至25%的精确电阻值之间,该初始时钟频率的变异范围是介于-30%至30%的该追踪时钟频率的频率之间。接着进行步骤301,最初经由芯片上终端电阻(on-die-termination,ODT)的校准,将该初始时钟频率的变异范围缩减至-10%至10%的该追踪时钟频率的频率之间。在进行步骤301的芯片上终端电阻(ODT)的校准时,第二电阻的电阻值被会调整至具有该精确电阻值,使得从电子可携式装置10至电子主机装置20的信号反射可以减小。在该第二电阻的电阻值调整至该精确电阻值的后,亦即该信号反射达到最适化的程度,执行步骤302。在步骤302中,该第一电阻可被替换成该第二电阻或是替换成一部分的该第二电阻,因此该内部振荡器130可利用具有该精确电阻值的该第二电阻或一部分的该第二电阻产生一校准后的频率,后文称为校准时钟频率,该校准时钟频率的变异范围是介于-10%至10%的该追踪时钟频率的频率之间。
如图1、图2A至图2E、图3A、图3B及图4所示,在进行步骤302的内部振荡器130产生该校准时钟频率,以及图3A中步骤206的该追踪时钟频率被该时钟频率数据回复电路110提取出或追踪出的后,执行步骤303。在步骤303中,根据该追踪时钟频率会产生出上具有相同脉冲宽度w的多个脉冲。
如图2A至图2E及图4至图6所示,在步骤303中产生该些脉冲之后,执行步骤304。在步骤304中,该内部振荡器130会根据一第一预设数字码X1产生具有一第一时钟频率的一第一时钟频率,其中该第一预设数字码X1是在第一时间点输入至数字模拟转换器160,藉此转换成一第一模拟信号传送至内部振荡器130,如此根据该第一时钟频率可以计算在该脉冲宽度w的时间内所取出样本的数目,此数目在此定义为第一取样数目Y1。接着执行步骤305,内部振荡器130会根据一第二预设数字码X2产生具有第二时钟频率的第二时钟频率,其中该第二预设数字码X2系在第二时间点输入至数字模拟转换器160,藉此转换成一第二模拟信号传送至内部振荡器130,如此根据该第二时钟频率可以计算在该脉冲宽度w的时间内所取出样本的数目,此数目在此定义为一第二取样数目Y2。
接着,如图4及图6所示,执行步骤306。在步骤306中,利用第一取样数目Y1、第二取样数目Y2、第一预设数字码X1及第二预设数字码X2,执行步骤306,并根据下列公(1)计算出变化率(KVCO),该变化率(KVCO)是藉由第二取样数目Y2减去该第一取样数目Y1的差值除以第二预设数位码X2减去第一预设数字码X1的差值所计算得的。
接着,如图4至图6所示,在获得变化率(KVCO)后,执行步骤307。在步骤307中,根据下列公式(2)计计算出一第三数字码X3,此第三数字码X3可藉由一目标取样数目Yt与该第二取样数目Y2的差值除以变化率(KVCO)后的数值再加上第二预设数字码X2而得的,其中目标取样数目Yt系根据该追踪时钟频率在脉冲宽度w的时间内所取出样本的数目。
如图2A至图2E、图4及图6所示,接着执行步骤308。在步骤308中,第三数字码X3可从控制器150输出至数字模拟转换器160,藉此转换成一第三模拟信号。内部振荡器130可根据该第三模拟信号产生该内部时钟频率。
但是由于长时间信号抖动、温度变化、功率变化,以及/或是量化误差等因素造成该内部时钟频率变得不准确,可由以下公式(3)进行调整。
此公式中的Xn+1为一数字码,其系在第n+1th时间点输入至数字模拟转换器160,藉此转换成一模拟信号传送至内部振荡器130,其中n是大于或等于3;
Xn为一数字码,其为在第n时间点输入至数字模拟转换器160,藉此转换成一模拟信号传送至内部振荡器130,其中n是大于或等3;
Yn为根据该内部时钟频率计算在该脉冲宽度w的时间内所取出样本的数目,其中该内部时钟频率由内部振荡器130根据该数字码Xn所产生,且n是大于或等于3;
Yt是根据该追踪时钟频率在脉冲宽度w的时间内所取出样本的数目,文中称为目标取样数目;以及
KVCO为如上所述的变化率。
接着,在执行步骤309时,可根据当前的数字码、当前的取样数目、根据该追踪时钟频率计算出的目标取样数目Yt、及变化率(KVCO)代入公式(3),据此计算出并调整下一次的数字码。然后,执行上述步骤206,判断调整后的内部振荡器130的该内部时钟频率是否符合一预设条件,当内部振荡器130输出的该内部时钟频率符合该预设条件时,则执行步骤309。当内部振荡器130的该内部时钟频率未符合该预设条件时,则执行步骤310,也就是依据该下一次的数字码产生该内部时钟频率。步骤309可连续且反复地执行,直到内部振荡器130输出的该内部时钟频率接近来自于该时钟频率数据回复电路110的该追踪时钟频率,因此该内部时钟频率因长时间信号抖动、温度变化、功率变化,以及/或是量化误差等因素造成的误差可被补偿。
图7为本发明当该电子可携式装置10以热插拔方式连接至该电子主机装置20时,追踪该高频接收信号的时钟频率的方法流程图,该高频接收信号如训练序例(TS)或高频数据流。如图1、图2A至图2E及图7所示,在步骤401中,电子可携式装置10以热插拔方式连接至该电子主机装置20,此时为了实时的追踪来自于该电子主机装置20的该高频接收信号的时钟频率,会进行步骤402。在步骤402中,该时钟频率数据回复电路110可接收来自于该内部振荡器130的该内部时钟频率,时钟频率数据回复电路110的相位-频率检测器115会将该内部时钟频率与由该压控振荡器111产生的频率进行相位及频率的比较,据此产生一相位-频率比较结果。此相位-频率比较结果可被该多任务器113所选择,且时钟频率高于一截止频率的信号将被该低通滤波器117所过滤,然后该压控振荡器111会根据该相位-频率比较结果产生一第一调整时钟频率。
如图1、图2A至图2E及图7所示,接着执行步骤403,该时钟频率数据回复电路110等待来自于该电子主机装置20所传送的高频接收信号,如训练序例或高频数据流。当该时钟频率数据回复电路110接收到来自于均衡器102所传送的该高频接收信号时,该时钟频率数据回复电路110的该频率检测器112可将该高频接收信号的时钟频率与该第一调整时钟频率的频率进行比较,据此产生一频率比较结果。该频率比较结果可被该多任务器113所选择,且时钟频率高于一截止频率的信号将被该低通滤波器117所过滤。的后执行步骤404,该压控振荡器111会根据该频率比较结果产生一第二调整时钟频率。接着执行步骤405,该时钟频率数据回复电路110的该相位检测器114可将该高频接收信号的相位与该第二调整时钟频率的相位进行比较,据此产生一相位比较结果。此相位比较结果可被多任务器113所选择,且频率高于一截止频率的信号将被该低通滤波器117所过滤,该压控振荡器111会根据该相位比较结果产生该追踪时钟频率。
如图1、图2A至图2E、图3A、图3B及图7所示,因此该时钟频率数据回复电路110可在该电子可携式装置10以热插拔连接至该电子主机装置20时迅速地产生该追踪时钟频率。在步骤406中,当该眼监视器103判断该电子可携式装置10未接收到该高频接收信号时,该时钟频率数据回复电路110将返回执行步骤402。此时,对于第1种情况,就图2A至图2D所示的第一实施例至第四实施例而言,数据将根据来自于该第一调整时钟频率且被该多任务器120所通过的该锁相回路时钟频率进行处理;另外,就图2C及图所2D示的第3实施例及第4实施例而言,该锁相回路时钟频率也可被该多任务器145所通过;另外对于第3种情况,数据将根据被多任务器145所通过的该第一调整时钟频率进行处理;对于第4种情况,就图2E所示的第五实施例而言,数据将根据该第一调整时钟频率进行处理。当眼监视器103判断电子可携式装置10持续地接收到该高频接收信号,则执行步骤407。在步骤407中,就在图3A及图3B中步骤202所述的第1种情况及第2种情况而言,该电子可携式装置10根据该锁相回路时钟频率处理来自于该电子主机装置20的数据流,其中该锁相回路时钟频率系该锁相回路根据该多任务器120所选择的时钟频率而产生;就在图3A及图3B中步骤202所述的第3种情况而言,该电子可携式装置10根据被多任务器145通过的追踪时钟频率处理来自于该电子主机装置20的数据流;就图2E所示的第5实施例所述的第四种情况而言,该电子可携式装置10根据来自于数据回复电路100输出的该追踪时钟频率处理来自于该电子主机装置20的数据流;在图3A及图3B的步骤206中,就图2A或图2C所示的第一实施例或第三实施例而言,该电子可携式装置10根据该锁相回路时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2B或图2D所示的第二实施例或第四实施例而言,对于第1种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2B或图2D所示的第二实施例或第四实施例而言,对于第2种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2C所示的第三实施例而言,对于第3种情况,该电子可携式装置10根据被该多任务器145所通过的该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2D所示的第四实施例而言,对于第3种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2E所示的第五实施例而言,对于第4种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率。
图8为本发明当该电子可携式装置10从一省电状态苏醒时,追踪该高频接收信号的时钟频率的方法流程图,该高频接收信号如训练序例(TS)或高频数据流。如图1、图2A至图2E及图8所示,执行步骤501,当该电子可携式装置10从一省电状态苏醒时,该时钟频率数据回复电路110可接收来自于该内部振荡器130的该内部时钟频率,其中该时钟频率数据回复电路的该相位-频率检测器115会将该内部时钟频率的相位与频率与一压控振荡器111产生的时钟频率的相位与频率进行比较,据此产生一相位-频率比较结果。接着执行步骤502,该相位-频率比较结果可被该多任务器113所选择,且频率高于一截止频率的信号将被该低通滤波器117所过滤,然后该压控振荡器111会根据该相位-频率比较结果产生一第一调整时钟频率。
如图1、图2A至图2E及图8所示,执行步骤503,该时钟频率数据回复电路110等待来自于该电子主机装置20所传送的该高频接收信号,该高频接收信号例如是训练序列或高频数据流。接着执行步骤504,当时钟频率数据回复电路110接收该高频接收信号时,该频率检测器112将把该第一调整时钟频率的频率与该高频接收信号的时钟频率进行比较,判断该第一调整时钟频率是否应该被调整。
如图1、图2A至图2E及图8所示,在步骤504中,当该第一调整时钟频率根据来自于频率检测器112的比较结果判断应被调整时,则执行步骤505,该时钟频率数据回复电路110的该频率检测器112比较该高频接收信号的时钟频率与该第一调整时钟频率的频率,据此产生一频率比较结果。该频率比较结果可被该多任务器113所选择,且频率高于一截止频率的信号将被该低通滤波器117所过滤,然后该压控振荡器111会根据该频率比较结果产生一第二调整时钟频率。接着执行步骤506,该时钟频率数据回复电路110的该相位检测器114比较该高频接收信号与该第二调整时钟频率的相位,据此产生一相位比较结果。该相位比较结果可被该多任务器113所选择,且频率高于一截止频率的信号将被该低通滤波器117所过滤,该压控振荡器111会根据该相位比较结果产生该追踪时钟频率。
或者,在步骤504中,当根据来自于该频率检测器的比较结果判断该第一调整时钟频率不被调整时,上述步骤505将被跳过。执行步骤506,该时钟频率数据回复电路110的该相位检测器114可比较该高频接收信号的相位与该第二调整时钟频率的相位,据此产生一相位比较结果。该相位比较结果可被该多任务器113所选择,且频率高于一截止频率的信号将被该低通滤波器117所过滤,该压控振荡器111会根据该相位比较结果产生该追踪时钟频率。
如图1、图2A至图2、图3A、图3B及图8所示,因此该时钟频率数据回复电路110可在该电子可携式装置10从一省电状态苏醒时迅速地产生该追踪时钟频率。在步骤507中,当该眼监视器103判断该电子可携式装置10未接收到该高频接收信号时,该时钟频率数据回复电路110将返回执行步骤502。此时,对于第1种情况,就图2A至图2D所示的第一实施例至第四实施例而言,数据将根据来自于该第一调整时钟频率且被该多任务器120所通过的该锁相回路时钟频率进行处理;另外,就图2C及图2D所示的第3实施例及第4实施例而言,该锁相回路时钟频率也可被该多任务器145所通过;另外对于第3种情况,数据将根据被多任务器145所通过的该第一调整时钟频率进行处理;对于第4种情况,就图2E所示的第五实施例而言,数据将根据该第一调整时钟频率进行处理。当眼监视器103判断电子可携式装置10持续地接收到该高频接收信号,则执行步骤508。在步骤508中,就在图3A及图3B中步骤202所述的第1种情况及第2种情况而言,该电子可携式装置10根据该锁相回路时钟频率处理来自于该电子主机装置20的数据流,其中该锁相回路时钟频率为该锁相回路根据该多任务器120所选择的时钟频率而产生;就在图3A及图3B中步骤202所述的第3种情况而言,该电子可携式装置10根据被多任务器145通过的追踪时钟频率处理来自于该电子主机装置20的数据流;就图2E所示的第5实施例所述的第四种情况而言,该电子可携式装置10根据来自于数据回复电路100输出的该追踪时钟频率处理来自于该电子主机装置20的数据流;在图3A及图3B的步骤206中,就图2A或图2C所示的第一实施例或第三实施例而言,该电子可携式装置10根据该锁相回路时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2B或图2D所示的第二实施例或第四实施例而言,对于第1种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2B或图2D所示的第二实施例或第四实施例而言,对于第2种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2C所示的第三实施例而言,对于第3种情况,该电子可携式装置10根据被该多任务器145所通过的该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2D所示的第四实施例而言,对于第3种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率;就图2E所示的第五实施例而言,对于第4种情况,该电子可携式装置10根据该追踪时钟频率反复调整该内部振荡器130的该内部时钟频率。
因此根据本发明图1及图2A至图2E所述,从该电子主机装置20传送具有一频率的该高频接收信号,该高频接收信号例如是训练序列或高频数据流,该时钟频率数据回复电路110根据该高频接收信号的时钟频率提取出该追踪时钟频率。当该电子可携式装置10接收来自于该电子主机装置20的该高频接收信号时,该电子可携式装置10可利用该追踪时钟频率去处理来自于该电子主机装置20的一数据流、该电子可携式装置10可利用该追踪时钟频率传送一数据流至该电子主机装置20,以及/或该电子可携式装置10可利用该追踪时钟频率调整该内部振荡器30去产生频率与该追踪时钟频率相近的该内部时钟频率。当该电子可携式装置10处于省电模式时,该内部时钟频率可被调整符合预设条件,然后被当成一参考时钟频率去处理一数据流或信号。因此,本发明的该电子可携式装置10内即使省略设置一石英晶体,该电子可携式装置也可自己产生一个准确的时钟频率,也就是上述的该追踪时钟频率或该内部时钟频率。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (20)
1.一种数据处理的方法,由一第一电子装置根据一第二电子装置所传送的信息进行数据处理,其特征在于,该方法包括:
在第一频率下接收从该第二电子装置传送的一第一信号;
接收从该第二电子装置传送的一第二信号;
根据该第二信号提取一第二频率,其中该第二频率的频率大于该第一频率的频率;
补偿该第一信号至该第一电子装置的一内部控制器;
根据该第二频率调整一振荡器,用以产生一第三频率;以及
选择该第二频率及该第三频率其中之一来传送一数据流至该第二电子装置或处理来自于该第二电子装置所传送的一数据流。
2.根据权利要求1所述的方法,其特征在于,该第一电子装置可经由热插入的方式连接至该第二电子装置。
3.根据权利要求1所述的方法,其特征在于,该调整该振荡器包括根据一第一数字码产生一第四频率,并根据该第四频率在一时间间隔内计算取样的一第一取样数目、包括根据一第二数字码产生一第五频率,并根据该第五频率在该时间间隔内计算取样的一第二取样数目,将该第二取样数目减去该第一取样数目的差值除以该第二数字码减去该第一数位码的差值,获得一比值,且根据该第二频率在该时间间隔内计算取样的一第三取样数目,根据该比值、该第二数字码、该第二取样数目及该第三取样数目计算出一第三数字码。
4.根据权利要求3所述的方法,其特征在于,调整该振荡器更包括产生具有相同的脉冲宽度的多个脉冲,其中该时间间隔等于该脉冲宽度的时间。
5.根据权利要求3所述的方法,其特征在于,调整该振荡器更包括根据该第三数字码产生一第六频率,并根据该第六频率在该时间间隔内计算取样的一第四取样数目,根据该第三数字码、该比值、该第三取样数目及该第四取样数目产生一第四数字码。
6.根据权利要求1所述的方法,其特征在于,调整该振荡器包括更换该振荡器的一电阻。
7.根据权利要求1所述的方法,其特征在于,在调整该振荡器后,更包括使该电子便携设备进入一省电模式,然后选择该第三频率。
8.根据权利要求1所述的方法,其特征在于,选择该第二频率及该第三频率其中之一来传送该数据流至该第二电子装置的步骤是在补偿该第一信号至该第一电子装置的该内部控制器后进行。
9.根据权利要求1所述的方法,其特征在于,选择该第二频率及该第三频率其中之一处理来自于该第二电子装置所传送的该数据流的步骤是在补偿该第一信号至该第一电子装置的该内部控制器后进行。
10.根据权利要求1所述的方法,其特征在于,在接收该第二信号前,更包括传送一具有一第四频率的一第三信号至该第二电子装置,其中该第四频率的频率系小于该第二频率的频率。
11.根据权利要求1所述的方法,其特征在于,在萃取该第二频率前,更包括阻挡或限制一第三信号被传送至该第二电子装置。
12.一种数据处理的方法,由一第一电子装置根据一第二电子装置所传送的信息进行数据处理,其特征在于,该方法包括:
接收从该第二电子装置传送的一第一信号;
根据该第一信号萃取一第一频率;以及
根据该第一频率调整一振荡器,其中调整该振荡器步骤包括该振荡器根据一第一数字码产生一第二频率,根据该第二频率在一时间间隔内计算取样的一第一取样数目,该振荡器根据一第二数字码产生一第三频率,根据该第三频率在一时间间隔内计算取样的一第二取样数目,将该第二取样数目减去该第一取样数目的差值除以该第二数字码减去该第一数位码的差值,获得一比值,根据该比值、该第二数字码、该第二取样数目及该第一频率计算出第三数字码。
13.根据权利要求12所述的方法,其特征在于,调整该振荡器更包括产生具有相同的脉冲宽度的多个脉冲,其中该时间间隔等于该脉冲宽度的时间。
14.根据权利要求12所述的方法,其特征在于,调整该振荡器更包括根据该第三数字码产生一第四频率,并根据该第四频率在该时间间隔内计算取样的一第三取样数目,以及根据该第三数字码、该比值、该第三取样数目及该第一频率产生一第四数字码。
15.根据权利要求12所述的方法,其特征在于,调整该振荡器更包括更换该振荡器的一电阻。
16.根据权利要求12所述的方法,其特征在于,该第一电子装置可经由热插入的方式连接至该第二电子装置。
17.一种数据处理的方法,由一第一电子装置根据一第二电子装置所传送的信息进行数据处理,其特征在于,该方法包括:
接收从该第二电子装置传送的一第一信号;
根据该第一信号提取一第一频率;
根据该第一频率调整一振荡器,用以产生一第二频率,其中该调整该振荡器包括根据一第一数字码产生一第三频率,并根据该第三频率在一时间间隔内计算取样的一第一取样数目,该振荡器根据一第二数字码产生一第四频率,并根据该第四频率在一时间间隔内计算取样的一第二取样数目,将该第二取样数目减去该第一取样数目的差值除以该第二数字码减去该第一数位码的差值,获得一比值,及根据该第一频率在一时间间隔内计算取样的一第三取样数目,以及根据该比值、该第二数字码、该第二取样数目及该第三取样数目计算出一第三数字码;以及
选择该第一频率及该第二频率其中之一。
18.根据权利要求17所述的方法,其特征在于,调整该振荡器更包括产生具有相同的脉冲宽度的多个脉冲,其中该时间间隔等于该脉冲宽度的时间。
19.根据权利要求17所述的方法,其特征在于,调整该振荡器更包括根据该第三数字码产生一第五频率,并根据该第五频率在该时间间隔内计算取样的一第四取样数目,以及根据该第三数字码、该比值、该第三取样数目及该第四取样数目产生一第四数字码。
20.根据权利要求17所述的方法,其特征在于,调整该振荡器更包括更换该振荡器的一电阻。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/045,819 US9025713B2 (en) | 2013-10-04 | 2013-10-04 | Method for portable device processing data based on clock extracted from data from host |
US14/045,819 | 2013-10-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104516397A CN104516397A (zh) | 2015-04-15 |
CN104516397B true CN104516397B (zh) | 2017-11-24 |
Family
ID=52776949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410528573.1A Active CN104516397B (zh) | 2013-10-04 | 2014-10-08 | 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9025713B2 (zh) |
CN (1) | CN104516397B (zh) |
TW (1) | TWI556083B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9613127B1 (en) | 2014-06-30 | 2017-04-04 | Quantcast Corporation | Automated load-balancing of partitions in arbitrarily imbalanced distributed mapreduce computations |
US9792247B2 (en) * | 2014-07-18 | 2017-10-17 | Qualcomm Incorporated | Systems and methods for chip to chip communication |
TWI580215B (zh) * | 2015-07-31 | 2017-04-21 | 群聯電子股份有限公司 | 訊號調變方法、可適性等化器及記憶體儲存裝置 |
WO2017189796A1 (en) * | 2016-04-29 | 2017-11-02 | Megachips Technology America Corporation | Data transmission method and data transmission system |
US10423561B2 (en) | 2016-07-13 | 2019-09-24 | Hewlett-Packard Development Company, L.P. | Computing devices with hot swapping prediction circuits |
US10256801B2 (en) * | 2016-08-31 | 2019-04-09 | M31 Technology Corporation | Integrated circuit with clock detection and selection function and related method and storage device |
CN110098885B (zh) * | 2018-01-31 | 2020-12-18 | 深圳市英特瑞半导体科技有限公司 | 一种时钟同步电路、装置及其方法 |
CN109194459B (zh) | 2018-10-08 | 2020-11-06 | 惠科股份有限公司 | 传输信号的数据提取方法、装置及存储介质 |
US11320995B2 (en) * | 2018-10-31 | 2022-05-03 | Western Digital Technologies, Inc. | Transferring computational operations to controllers of data storage devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101272366A (zh) * | 2007-03-23 | 2008-09-24 | 联发科技股份有限公司 | 信号产生装置及其相关方法 |
CN101599755A (zh) * | 2008-05-30 | 2009-12-09 | 联发科技股份有限公司 | 时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法 |
CN102315849A (zh) * | 2010-07-01 | 2012-01-11 | 群联电子股份有限公司 | 产生参考时钟信号的方法及数据收发系统 |
CN102446483A (zh) * | 2010-09-15 | 2012-05-09 | 联发科技股份有限公司 | 信号传输系统以及信号传输方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7010077B1 (en) * | 2000-11-20 | 2006-03-07 | Agere Systems Inc. | Gated clock recovery circuit |
DE10150536B4 (de) | 2001-10-12 | 2010-04-29 | Infineon Technologies Ag | Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal sowie entsprechende Sende- und Empfangsvorrichtung |
DE10262079A1 (de) * | 2002-12-23 | 2004-11-18 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz |
US20060242346A2 (en) * | 2004-10-06 | 2006-10-26 | Cory Vuong | Method and aparatus for plug-and-play webserver |
US20060119442A1 (en) * | 2004-12-08 | 2006-06-08 | Via Technologies, Inc. | System and method for optimizing phase locked loop damping coefficient |
JP4949816B2 (ja) * | 2006-12-01 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 |
US8334725B2 (en) * | 2007-04-11 | 2012-12-18 | Mediatek Inc. | Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same |
US8165199B2 (en) * | 2007-10-18 | 2012-04-24 | Texas Instruments Incorporated | Method and apparatus for on-chip voltage controlled oscillator function |
US8526559B2 (en) | 2008-05-30 | 2013-09-03 | Mediatek Inc. | Communication systems and clock generation circuits thereof with reference source switching |
TWI371923B (en) * | 2009-01-21 | 2012-09-01 | Univ Nat Taiwan | Phase locked loop |
TWI448084B (zh) * | 2009-02-13 | 2014-08-01 | Silego Technology Inc | 積體電路頻率產生器 |
JP5482116B2 (ja) * | 2009-11-06 | 2014-04-23 | 富士通株式会社 | 伝送装置及び伝送信号のジッター抑圧方法 |
TWI429199B (zh) | 2010-06-22 | 2014-03-01 | Phison Electronics Corp | 產生參考時脈訊號的方法及資料收發系統 |
US8248113B2 (en) * | 2010-08-23 | 2012-08-21 | Realtek Semiconductor Corp. | Method and apparatus for accurate clock synthesis |
US8660596B2 (en) * | 2010-10-01 | 2014-02-25 | Mediatek Inc. | Electronic apparatus and associated frequency adjusting method |
CN102655402B (zh) | 2011-03-01 | 2015-08-26 | 瑞昱半导体股份有限公司 | 收发装置、其压控振荡装置与其控制方法 |
WO2013177665A1 (en) * | 2012-06-01 | 2013-12-05 | Research In Motion Limited | Universal synchronization engine based on probabilistic methods for guarantee of lock in multiformat audio systems |
-
2013
- 2013-10-04 US US14/045,819 patent/US9025713B2/en active Active
-
2014
- 2014-10-03 TW TW103134673A patent/TWI556083B/zh active
- 2014-10-08 CN CN201410528573.1A patent/CN104516397B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101272366A (zh) * | 2007-03-23 | 2008-09-24 | 联发科技股份有限公司 | 信号产生装置及其相关方法 |
CN101599755A (zh) * | 2008-05-30 | 2009-12-09 | 联发科技股份有限公司 | 时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法 |
CN102315849A (zh) * | 2010-07-01 | 2012-01-11 | 群联电子股份有限公司 | 产生参考时钟信号的方法及数据收发系统 |
CN102446483A (zh) * | 2010-09-15 | 2012-05-09 | 联发科技股份有限公司 | 信号传输系统以及信号传输方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150098542A1 (en) | 2015-04-09 |
TW201514654A (zh) | 2015-04-16 |
US9025713B2 (en) | 2015-05-05 |
TWI556083B (zh) | 2016-11-01 |
CN104516397A (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104516397B (zh) | 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法 | |
CN105391537B (zh) | 在电子设备中执行数据采样控制的方法及其装置 | |
CN103684436B (zh) | 锁相环电路和使用锁相环来生成时钟信号的方法 | |
CN104765706B (zh) | 基于数字校准的长距离mipi d‑phy串行链路的偏斜消除 | |
CN104539285B (zh) | 数据时钟恢复电路 | |
CN104348471B (zh) | 时钟数据恢复方法和电路 | |
CN102129216B (zh) | 用于对输入信号重新计时的电路装置和方法 | |
CN103957003B (zh) | 一种时间数字转换器、频率跟踪装置及方法 | |
CN105515570B (zh) | Bang-bang时间到数字转换器系统和方法 | |
CN107210747A (zh) | 子采样锁相环 | |
CN108010476A (zh) | 一种视频信号传输时钟发生装置及方法 | |
CN104300969B (zh) | 一种基于全数字锁相环的高精度同步时钟实现方法 | |
CN105162570B (zh) | 用于信号并行处理的定时同步方法及装置 | |
US11888480B2 (en) | Method and apparatus for synchronizing two systems | |
CN107306178A (zh) | 时脉数据回复装置与方法 | |
CN106575964A (zh) | 用于适应性共模噪声分解和调谐的装置以及方法 | |
CN106656168A (zh) | 时钟数据恢复装置及方法 | |
CN108199710A (zh) | 一种振荡器校正电路及振荡器校正方法 | |
CN109314520A (zh) | 用于锁相环的方法和电路 | |
CN105933001A (zh) | 一种减少电路中电磁干扰的装置及方法 | |
CN207150565U (zh) | 一种高速延迟锁相环 | |
CN105337591B (zh) | 基于usb设备实现时钟恢复的电路结构及方法 | |
CN105450223B (zh) | 时钟数据回复装置 | |
CN106603449A (zh) | 一种基于gad定时检测位的时钟同步fpga结构和方法 | |
CN103346874B (zh) | 一种基于dds的数字通信时钟同步系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |