CN102446483A - 信号传输系统以及信号传输方法 - Google Patents

信号传输系统以及信号传输方法 Download PDF

Info

Publication number
CN102446483A
CN102446483A CN2011102668983A CN201110266898A CN102446483A CN 102446483 A CN102446483 A CN 102446483A CN 2011102668983 A CN2011102668983 A CN 2011102668983A CN 201110266898 A CN201110266898 A CN 201110266898A CN 102446483 A CN102446483 A CN 102446483A
Authority
CN
China
Prior art keywords
mentioned
clock signal
frequency
signal
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102668983A
Other languages
English (en)
Other versions
CN102446483B (zh
Inventor
林昱伟
洪志谦
伍仓亿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102446483A publication Critical patent/CN102446483A/zh
Application granted granted Critical
Publication of CN102446483B publication Critical patent/CN102446483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

信号传输系统包含有第一时钟信号产生器与第二时钟信号产生器。第一时钟信号产生器用以根据从被传送信号得到的时钟信息来产生第一时钟信号，其中被传送信号会根据第二时钟信号的频率变动而随之改变，以及若第二时钟信号在第一时段中具有从第一频率改变至第二频率的频率转换时，则第一时钟信号产生器会进入频率未锁定状态。第二时钟信号产生器用以产生在第二时段中具有从第一频率改变至第二频率的频率转换的第二时钟信号，其中第二时段长于第一时段而使第一时钟信号产生器于第二时段中会处于频率锁定状态。本发明的信号传输系统可以在不终止传送端与接收端之间的数据传输的情形下解决画面闪烁的问题。

Description

信号传输系统以及信号传输方法
技术领域
本发明有关于传送端产生时钟信号以及于接收端复原时钟信号，尤指一种包含有用以产生具有阶段式/平滑频率转换的时钟信号的时钟信号产生器的信号传输系统以及相关的信号传输方法。
背景技术
时钟信号对于电路元件的正常操作是极为重要的，而当电路元件设置于不同的晶片时，需要将晶片的处理结果传送至下一晶片以便后续的进一步处理，此外，晶片所使用的时钟信号可能也需要被下一晶片所使用，以便正确处理前一晶片所产生的处理结果。现有的设计是根据前一晶片(例如传送端)所提供的信息而在晶片(例如接收端)中产生时钟信号，然而，当传送端的时钟信号的频率具有大幅改变时，则接收端所产生的时钟信号可能无法迅速地追踪(track)传送端的时钟信号的频率变化，因此，接收端的时钟信号的产生便会变得不稳定，进而造成接收端的不正常运作。
以电视视频播放为例，影像处理晶片可能会耦接至时序控制晶片(timing controller chip)，其中影像处理晶片可用来处理输入视频串流并产生输出视频串流，以及时序控制晶片则用来参考输出视频串流，以提供时钟信号以及与时钟信号同步的影像数据信号至显示面板(例如液晶显示面板)。当使用者在正常操作之下改变了视频源(videosource)、帧速率(frame rate)或视频解析度(video resolution)时，传送端(即影像处理晶片)的时钟信号的频率会随之改变，因此，显示面板上所显示的画面有可能会因为接收端(即时序控制晶片)中所实作的时钟信号产生器本身的硬件限制而产生闪烁。为了避免画面闪烁的问题，传统作法会终止(terminate)传送端与接收端之间的信号传输程序，接着等待一个稳定时钟信号被接收端中的时钟信号产生器锁定至一个新的频率，最后在接收端的时钟信号产生器产生具有新的频率的稳定时钟信号之后，再恢复(resume)传送端与接收端之间的信号传输程序。然而，在一些电视的测试规范之下，终止传送端与接收端之间的信号传输程序会造成显示面板无法显示屏幕菜单(on-screen display，OSD)状态，所以，如此的作法是不被接收的。
因此，需要一种创新的信号传输设计，其可在不终止传送端与接收端之间的信号传输流程之下解决画面闪烁的问题。
发明内容
依据本发明的实施方式，其揭示了一种包含有用以产生具有阶段式/平滑频率转换的时钟信号的时钟信号产生器的信号传输系统以及相关的信号传输方法，以解决上述的问题。
依据本发明的第一层面，揭示了一种信号传输系统的实施方式。信号传输系统包含有第一时钟信号产生器以及第二时钟信号产生器。第一时钟信号产生器用以根据从被传送信号得到的时钟信息来产生第一时钟信号，其中被传送信号会根据第二时钟信号的频率变动而随之改变，以及若第二时钟信号在第一时段中具有从第一频率改变至第二频率的频率转换时，则第一时钟信号产生器会进入频率未锁定状态。第二时钟信号产生器用以产生在第二时段中具有从第一频率改变至第二频率的频率转换的第二时钟信号，其中第二时段长于第一时段而使第一时钟信号产生器于第二时段中会处于频率锁定状态。
依据本发明的第二层面，揭示了一种信号传输方法的实施方式。信号传输方法包含有：根据从被传送信号得到的时钟信息来产生第一时钟信号，其中被传送信号会根据第二时钟信号的频率变动而随之改变，以及若第二时钟信号在第一时段中具有从第一频率改变至第二频率的频率转换时，则第一时钟信号会进入频率未锁定状态；以及产生在第二时段中具有从第一频率改变至第二频率的频率转换的第二时钟信号，其中第二时段长于第一时段而使第一时钟信号于第二时段中会处于频率锁定状态。
依据本发明的第三层面，揭示了一种信号传输系统的实施方式。信号传输系统包含有第一时钟信号产生器以及第二时钟信号产生器。第一时钟信号产生器用以根据从被传送信号得到的时钟信息来产生第一时钟信号，其中被传送信号会根据第二时钟信号的频率变动而随之改变，以及若第二时钟信号在特定时段中具有从第一频率改变至第二频率的第一频率转换时，则第一时钟信号产生器会进入频率未锁定状态。第二时钟信号产生器用以产生在特定时段中具有从第三频率改变至第四频率的第二频率转换的第二时钟信号，其中第二频率转换小于第一频率转换而使第一时钟信号产生器于特定时段中会处于频率锁定状态。
依据本发明的第四层面，揭示了一种信号传输方法的实施方式。信号传输方法包含有：根据从被传送信号得到的时钟信息来产生第一时钟信号，其中被传送信号会根据第二时钟信号的频率变动而随之改变，以及若第二时钟信号在特定时段中具有从第一频率改变至第二频率的第一频率转换时，则第一时钟信号会进入频率未锁定状态；以及产生在特定时段中具有从第三频率改变至第四频率的第二频率转换的第二时钟信号，其中第二频率转换小于第一频率转换而使第一时钟信号于特定时段中会处于频率锁定状态。
本发明可以在不终止传送端与接收端之间的数据传输的情形下解决画面闪烁的问题。
附图说明
图1为本发明信号传输系统的第一实施方式的示意图。
图2为时钟信号产生器因为时钟信号的频率改变而进入频率未锁定状态的假设性案例的示意图。
图3为位在接收端的时钟信号产生器于传送端所传送的时钟信号具有阶段式频率转换时处于频率锁定状态的例子的示意图。
图4为图1所示的时钟信号产生器的第一种实施方式的示意图。
图5为本发明信号传输方法的第一实施方式的流程图。
图6为图1所示的时钟信号产生器的第二种实施方式的示意图。
图7为本发明信号传输方法的第二实施方式的流程图。
图8为位在接收端的时钟信号产生器于传送端所传送的时钟信号具有平滑频率转换时处于频率锁定状态的例子的示意图。
图9为图1所示的时钟信号产生器的第三种实施方式的示意图。
图10为本发明信号传输方法的第三实施方式的流程图。
图11为本发明信号传输系统的第二实施方式的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。
本发明的主要概念在于使传送端上的时钟信号产生器产生具有阶段式(stepwise)/平滑(smooth)频率转换的时钟信号，因而使得接收端上的时钟信号产生器得以追踪传送端所产生的时钟信号的频率变动，换言之，利用对传送端所产生的时钟信号施加适当控制，接收端所产生的时钟信号便可适当地调整至一个新的频率，因此，即便传送端上的时钟信号的频率有所改变，接收端仍可正常运作。进一步的细节将于下详述。
图1为本发明信号传输系统的第一实施方式的示意图。本实施方式中，信号传输系统100包含有传送端102以及接收端104，其中接收端104通过传输链接101而耦接至传送端102。对于传送端102而言，其包含有(但不局限于)时钟信号产生器112以及数据处理电路114，而对于接收端104而言，其包含有(但不局限于)时钟信号产生器122以及数据处理电路124。举例来说(但本发明并不以此为限)，传输链接101可以是内部显示接口(internal display port，iDP)链接或者VB1(V-by-One)链接，而传送端102则可以是影像处理晶片(例如电视单晶片(TV SoC))，此外，接收端104可以是时序控制晶片(例如电视显示面板的时序控制器)。传送端102的数据处理电路114会依据时钟信号CLK_1来处理输入数据串流D_IN，并相对应地产生输出数据串流D_OUT以作为通过传输链接101传送至接收端104的输出信号。接收端104的数据处理电路124则利用依据时钟信号CLK_2来接收/处理输出数据串流D_OUT而得到接收到的数据串流D_R，在本实施方式中，时钟信号产生器122根据从传送端102的输出信号得到的时钟信息来产生时钟信号CLK_2，即，信号传输系统100采用了具有内嵌时钟信号(embedded clock signal)的可变数据率(variable data rate)机制，以及时钟信号产生器122具有时钟以及数据复原(clock and datarecovery，CDR)能力。
由图1可轻易得知，由于数据处理电路114是参考时钟信号CLK_1来产生输出数据串流D_OUT，故输出数据串流D_OUT会根据时钟信号CLK_1的频率变化而随之改变，所以，接收端104所产生的时钟信号CLK_2便会受到传送端102所产生的时钟信号CLK_1的频率变化的影响。假若传送端102为电视单晶片以及输入数据串流D_IN为输入视频串流，当使用者改变视频源/帧速率/视频解析度时，时钟信号CLK_1便需要具有从第一频率(即目前频率)改变至第二频率(即新的频率)的频率转换(frequency transition)，然而，由于硬件本身的限制，若时钟信号CLK_1在第一时段P1中具有从第一频率F1改变至第二频率F2的频率转换FT1时，则时钟信号产生器122可能会进入频率未锁定状态(frequency-unlocked state)，即，当时钟信号产生器122进入频率未锁定状态时，时钟信号CLK_2会进入频率未锁定状态并变得不稳定。请参阅图2，其为时钟信号产生器122因为时钟信号CLK_1的频率改变而进入频率未锁定状态的假设性案例的示意图。于时间点T1时，时钟信号CLK_1的频率由第一频率F1朝向第二频率F2改变，并于时间点T2时，时钟信号CLK_1的频率会达到第二频率F2，由于时钟信号CLK_1的频率在第一时段P1中迅速地改变，因此时钟信号产生器122便无法成功且正确地追踪此频率变动，如此一来，时钟信号产生器122便会离开频率锁定状态(frequency-locked state)并进入频率未锁定状态，因而使得时钟信号CLK_2的频率开始变得不稳定，直到时钟信号产生器122于时间点T2’再进入频率锁定状态为止。当时钟信号CLK_2的频率因为时钟信号产生器122处于频率未锁定状态而没有被适当地控制时，数据处理电路124可能无法正常地运作，举例来说，上述的画面闪烁问题便会发生。
为了避免时钟信号产生器122进入频率未锁定状态，时钟信号产生器112便于本实施方式中被适当地设定，进一步来说，时钟信号产生器112会在第二时段P2中具有从第一频率F1改变至第二频率F2的频率转换FT1，其中第二时段P2会长于第一时段P1而使得时钟信号产生器122在第二时段P2中会处于频率锁定状态。
换言之，若时钟信号CLK_1在特定时段中具有从频率改变至另一频率的第一频率转换，则时钟信号产生器122会进入频率未锁定状态，举例来说，若时钟信号CLK_1具有频率转换FT1(如图2所示)，则时钟信号产生器122便会进入频率未锁定状态，所以，在本实施方式中，时钟信号产生器112便被设定，以产生在同一特定时段中具有从频率改变至另一频率的第二频率转换的时钟信号CLK_1，其中第二频率转换小于第一频率转换以使得时钟信号产生器122在特定时段中将会处于频率锁定状态，举例来说，时钟信号产生器112使得时钟信号CLK_1于第一时段P1中具有频率转换FT2(如图3所示)。请注意，频率转换FT2小于频率转换FT1。
在设计范例中，时钟信号产生器112是用以使时钟信号CLK_1在第二时段P2中具有从第一频率F1改变至第二频率F2的阶段式频率转换。请参阅图4，其为图1所示的时钟信号产生器112的第一种实施方式的示意图。时钟信号产生器400包含有频率控制单元402以及锁相环(phase-locked loop，PLL)电路404。频率控制单元402是用以产生参考时钟信号CLK_REF至锁相环电路404。锁相环电路404耦接至频率控制单元402，并用以接收参考时钟信号CLK_REF以及产生所要的时钟信号CLK_1。锁相环电路404可以采用任何现有的锁相环架构来加以实作，举例来说，锁相环电路404包含有设置在前向路径(forwardpath)上的主要电路区块412与设置于反馈路径(feedback path)上的除频器414，除频器414利用施加一个固定/预定的除频因子(frequencydivision factor)给主要电路区块412所产生的时钟信号CLK_1，来产生反馈信号CLK_FB，其中主要电路区块412可包含有相位/频率侦测器(phase/frequency detector，PFD)、电荷泵(charge pump)、回路滤波器(loop filter)以及压控振荡器(voltage-controlled oscillator，VCO)。举例来说，除频因子等于N，以及时钟信号CLK_1的频率FCLK_1与反馈信号CLK_FB的频率FCLK_FB之间会具有以下关系：FCLK_1＝N×FCLK_FB。
在上述的第二时段P2中，频率控制单元402将多个调整步阶(adjusting step)逐一地施加至参考时钟信号CLK_REF的频率，而根据参考时钟信号CLK_REF的阶段式频率转换，从主要电路区块412所产生的时钟信号CLK_1也会具有阶段式频率转换，如图3所示。简而言之，锁相环电路404用以接收参考时钟信号CLK_REF并依据由之前频率控制单元402所适当控制/调整的参考时钟信号CLK_REF，来产生于第二时段P2中会具有从第一频率F1改变至第二频率F2的阶段式频率转换的时钟信号CLK_1。请注意，在第二时段P2中施加于参考时钟信号CLK_REF的频率的调整步阶的个数并不局限于图3所示的频率转换FT1中所包含的步阶个数。在施加于参考时钟信号CLK_REF的频率的每一调整步阶可利用参照时钟信号产生器122的追踪能力而适当设计的情形下，在第二时段P2中施加于参考时钟信号CLK_REF的频率的调整步阶的个数可根据实际设计需求来加以调整。
图5为本发明信号传输方法的第一实施方式的流程图。假若可大致上获得相同结果，则步骤不一定要遵照图5所示的次序来执行。信号传输方法可应用于信号传输系统100中，信号传输系统100包含有时钟信号产生器112，时钟信号产生器112是由图4所示的时钟信号产生器400所实现的，且可简单归纳为以下的步骤：
步骤502：频率控制单元402指派预设(default)频率给参考时钟信号CLK_REF。
步骤504：锁相环电路404产生具有预设频率(例如第一频率F1)的时钟信号CLK_1。
步骤506：数据处理电路114依据时钟信号CLK_1来产生并传送输出数据串流D_OUT。
步骤508：检查时钟信号CLK_1的频率是否应该要被调整。若是，则执行步骤510；否则，执行步骤506。举例来说(但本发明并不以此为限)，当视频源、帧速率或视频解析度改变时，则时钟信号CLK_1便应该要被调整。
步骤510：频率控制单元402施加调整步阶至参考时钟信号CLK_REF的频率，以增加/降低参考时钟信号CLK_REF的目前频率，其中调整步阶是利用参照接收端104中的时钟信号产生器122的追踪能力来加以适当设计。
步骤512：数据处理电路114依据时钟信号CLK_1来产生并传送输出数据串流D_OUT。
步骤514：检查时钟信号CLK_1的频率是否到达目标频率(例如第二频率F2)。若是，则执行步骤506；否则，执行步骤510。
开始时，传送端102与接收端104可采用任何现有的机制来建立彼此间的数据传输(步骤502～506)，举例来说，数据传输的建立可包含三个阶段，在第一阶段中，时钟训练序列(clock training sequence)(即特定数据序列)会由传送端102传送至接收端104，以使得接收端104的时钟与数据复原机制会开始执行训练程序来提取出准确的传输数据率；第二阶段中，接收端104的时钟与数据复原机制会进入频率锁定状态，以及校准训练序列(alignment training sequence)(即另一特定数据序列)会用来使传送端102与接收端104两者的链接逻辑电路(link logic)达到同步；第一、第二阶段均完成之后，传送端102以及接收端104便会进入第三阶段来开始执行正常的数据传输操作。
当时钟信号CLK_1需要频率调整时(步骤508)，则频率控制单元402便负责以阶段调整的方式来增加/降低参考时钟信号CLK_REF的频率(步骤510)。由于施加于参考时钟信号CLK_REF的频率的调整步阶是利用参照接收端104中的时钟信号产生器122的追踪能力来加以适当设计，因此时钟信号产生器122会处于频率锁定状态，并通过追踪时钟信号CLK_1的频率变化来正确地调整时钟信号CLK_2的频率，如此一来，数据处理电路114便允许于时钟信号CLK_1的频率调整过程中持续产生并传送输出数据串流D_OUT(步骤512)，换言之，正当时钟信号CLK_1具有从目前频率改变至目标频率的频率转换时，传送端102与接收端104之间的数据传输并不会被终止(步骤510～514)，因此，信号传输系统100便可以在不终止传送端(例如电视单晶片)与接收端(例如电视时序控制器)之间的数据传输的情形下解决画面闪烁的问题。
请参阅图6，其为图1所示的时钟信号产生器112的第二种实施方式的示意图。时钟信号产生器600为锁相环电路，其包含有设置于前向路径上的主要电路区块602与设置于反馈路径上的可编程除频器(programmable frequency divider)604。主要电路区块602是用以依据参考时钟信号CLK_REF’与反馈信号CLK_FB’来产生时钟信号CLK_1，此外，主要电路区块602的硬件组态可以与图4所示的主要电路区块412的硬件组态相同。对于可编程除频器604而言，其耦接于主要电路区块602并用以依据时钟信号CLK_1与可编程除频因子来产生反馈信号CLK_FB’。本实施方式中，参考时钟信号CLK_REF’具有一个固定/预定的频率，然而，在第二时段P2中，可编程除频器604会将多个调整步阶逐一地施加至除频因子，以使得时钟信号CLK_1具有从第一频率F1改变至第二频率F2的阶段式频率转换，如图3所示。请注意，施加于可编程除频器604的除频因子的调整步阶的个数并不局限于图3所示的频率转换FT1中所包含的步阶个数。在施加于可编程除频器604的除频因子的每一调整步阶可利用参照时钟信号产生器122的追踪能力而适当设计的情形下，施加于可编程除频器604的除频因子的调整步阶的个数便可依据实际设计需求来进行调整。
图7为本发明信号传输方法的第二实施方式的流程图。假若可大致上获得相同结果，则步骤不一定要遵照图7所示的次序来执行。信号传输方法可应用于信号传输系统100中，信号传输系统100具有时钟信号产生器112，时钟信号产生器112是由图6所示的时钟信号产生器600所实现的，且可简单归纳为以下的步骤：
步骤702：可编程除频器604利用指派预设(default)除频因子给时钟信号CLK_1来产生初始(initial)反馈信号CLK_FB’。
步骤704：主要电路区块602产生具有预设频率(例如第一频率F1)的时钟信号CLK_1。
步骤706：数据处理电路114依据时钟信号CLK_1来产生并传送输出数据串流D_OUT。
步骤708：检查时钟信号CLK_1的频率是否应该要被调整。若是，则执行步骤710；否则，执行步骤706。举例来说(但本发明并不以此为限)，当视频源、帧速率或视频解析度改变时，则时钟信号CLK_1便应该要被调整。
步骤710：可编程除频器604施加调整步阶至除频因子，以增加/降低反馈信号CLK_FB’的目前频率，其中调整步阶是利用参照接收端104中的时钟信号产生器122的追踪能力来加以适当设计。
步骤712：数据处理电路114依据时钟信号CLK_1来产生并传送输出数据串流D_OUT。
步骤714：检查时钟信号CLK_1的频率是否到达目标频率(例如第二频率F2)。若是，则执行步骤706；否则，执行步骤710。
开始时，传送端102与接收端104可采用任何现有的机制来建立彼此间的数据传输(步骤702～706)，举例来说，上述的三个操作阶段依序被执行以使得传送端102与接收端104能开始执行正常的数据传输操作。当时钟信号CLK_1需要频率调整时(步骤708)，则可编程除频器604便负责以阶段调整的方式来增加/降低反馈信号CLK_FB’的频率(步骤710)。由于施加于除频因子的调整步阶是利用参照接收端104中的时钟信号产生器122的追踪能力来加以适当设计，因此时钟信号产生器122会处于频率锁定状态，并通过追踪时钟信号CLK_1的频率变化来正确地调整时钟信号CLK_2的频率，如此一来，数据处理电路114便允许于时钟信号CLK_1的频率调整过程中持续产生并传送输出数据串流D_OUT(步骤712)，换言之，正当时钟信号CLK_1具有从目前频率改变至目标频率的频率转换时，传送端102与接收端104之间的数据传输并不会被终止(步骤710～714)，因此，信号传输系统100便可以在不终止传送端(例如电视单晶片)与接收端(例如电视时序控制器)之间的数据传输的情形下解决画面闪烁的问题。
图3所示的范例中，从第一频率F1改变至第二频率F2的频率转换是阶段式的，然而，这并非本发明的限制条件，在另一设计变化中，时钟信号CLK_1可经由控制而具有平滑(smooth)频率转换(如图8所示)，同样可达到让时钟信号产生器122于第二时段P2中处于频率锁定状态的目的。请注意，假若上述的调整步阶够小，则阶段式频率转换也可被视为平滑频率转换。在后续的说明中，揭露了另一时钟信号产生器，其是特别设计来提供平滑频率转换而非阶段式频率转换。
请参阅图9，其为图1所示的时钟信号产生器112的第三种实施方式的示意图。时钟信号产生器是由具有特定带宽的锁相环电路来加以实作，举例来说(但本发明并不以此为限)，锁相环电路为超低带宽(ultra low-bandwidth)锁相环电路900，用以依据参考时钟信号CLK_IN来产生时钟信号CLK_1，因此，由于超低带宽锁相环电路900本身所具有的特定带宽，所以时钟信号CLK_1会根据参考时钟信号CLK_IN在第二时段P2中具有从第一频率F1改变至第二频率F2的平滑频率转换，而参考时钟信号CLK_IN在短于第二时段P2的第三时段P3中具有从第三频率F1’改变至第四频率F2’的频率转换。举例来说(但本发明并不以此为限)，第三时段P3可以等于图1所示的第一时段P1。换言之，当馈入至具有高带宽的现有锁相环电路的参考时钟信号CLK_IN具有急剧的(sharp)频率转换时，则此急剧的频率转换可能会相对应地造成现有高带宽锁相环电路所产生的时钟信号会具有急剧的频率转换，然而，本实施方式中的锁相环电路适当地设计为超低带宽锁相环电路，因此，即使馈入至超低带宽锁相环电路的参考时钟信号CLK_IN具有急剧的频率转换，时钟信号CLK_1会具有平滑频率转换，如此一来，接收端的104的时钟信号产生器122便可以追踪时钟信号CLK_1的频率变化，因而会在第二时段P2中仍处于频率锁定状态。
请注意，使用具有超低带宽的锁相环电路仅作为范例说明之用，并非用来作为本发明的限制条件，进一步来说，只要锁相环电路的带宽是依据接收端104的时钟信号产生器(例如时钟以及数据复原电路)122的锁定范围(lock range)来加以适当设定，则时钟信号产生器112可以由具有任一带宽设定的锁相环电路来加以实现。如此一来，时钟信号CLK_1的频率变化所造成的时钟信号CLK_2的频率变化将保证会被时钟信号产生器122所成功追踪，因而会落入时钟信号产生器122的锁定范围。
图10为本发明信号传输方法的第三实施方式的流程图。假若可大致上获得相同结果，则步骤不一定要遵照图10所示的次序来执行。信号传输方法可应用于信号传输系统100中，信号传输系统100具有时钟信号产生器112，时钟信号产生器112是由图9所示的时钟信号产生器所实现的，且可简单归纳为以下的步骤：
步骤1002：使用预设频率来设定参考时钟信号CLK_IN。
步骤1004：超低带宽锁相环电路900产生具有预设频率(例如第一频率F1)的时钟信号CLK_1。
步骤1006：数据处理电路114依据时钟信号CLK_1来产生并传送输出数据串流D_OUT。
步骤1008：参考时钟信号CLK_IN具有急剧的频率转换。举例来说(但本发明并不以此为限)，当视频源、帧速率或视频解析度改变时，则参考时钟信号CLK_IN便会被调整。
步骤1010：因为本身适当设计的带宽，超低带宽锁相环电路900会使时钟信号CLK_1具有平滑频率转换。
步骤1012：数据处理电路114依据时钟信号CLK_1来产生并传送输出数据串流D_OUT。
开始时，传送端102与接收端104可采用任何现有的机制来建立彼此间的数据传输(步骤1002～1006)，举例来说，上述的三个阶段依序被执行，以使得传送端102与接收端104能开始执行正常的数据传输操作。由于锁相环电路的带宽是利用参照接收端104中的时钟信号产生器122的追踪能力/锁定范围来加以适当设计，因此时钟信号产生器122会处于频率锁定状态，并通过追踪时钟信号CLK_1的频率变化来正确地调整时钟信号CLK_2的频率，如此一来，数据处理电路114便允许于时钟信号CLK_1的频率调整过程中持续产生并传送输出数据串流D_OUT，换言之，正当时钟信号CLK_1具有从目前频率改变至目标频率的频率转换时，传送端102与接收端104之间的数据传输并不会被终止(步骤1008～1012)。
如上所述，信号传输系统100采用具有内嵌时钟信号的可变数据率机制，所以，由于时钟信息会嵌入至被传送的输出数据串流D_OUT中，故不需要额外将时钟信号由传送端102传送至接收端104，然而，本发明的概念也可应用于其它信号传输架构。请参阅图11，其为本发明信号传输系统的第二实施方式的示意图。信号传输系统1100包含有上述的传送端102以及接收端1104，其中接收端1104通过传输链接1101而耦接至传送端102。信号传输系统100与1100之间的最主要差异之处在于：时钟信号CLK_1会由传送端102的时钟信号产生器112传送至接收端1104的时钟信号产生器1122。举例来说(但本发明并不以此为限)，传输链接1101可以是低电压差动信号(loW-voltagedifferential signaling，LVDS)链接，以及时钟信号产生器1122可以是基于传送端102所传送的时钟信号CLK_1来产生时钟信号CLK_2的锁相环电路。请注意，信号传输系统1100中的时钟信号产生器112可以采用图4、图6与图9所示的多个种实施方式的其中之一来加以实作，由于本领域内技术人员在阅读上述关于图1所示的信号传输系统100的段落之后应可轻易地了解图11所示的信号传输系统1100的操作，故进一步的说明便于此不再赘述以求简洁。
本领域中技术人员应能理解，在不脱离本发明的精神和范围的情况下，可对本发明做许多更动与改变。因此，上述本发明的范围具体应以后附的权利要求界定的范围为准。

Claims (24)

1.一种信号传输系统，包含有：
第一时钟信号产生器，用以根据从被传送信号得到的时钟信息来产生第一时钟信号，其中上述被传送信号会根据上述第二时钟信号的频率变动而随之改变，以及若上述第二时钟信号在第一时段中具有从第一频率改变至第二频率的频率转换时，则上述第一时钟信号产生器会进入频率未锁定状态；以及
第二时钟信号产生器，用以产生在第二时段中具有从上述第一频率改变至上述第二频率的上述频率转换的该第二时钟信号，其中上述第二时段长于上述第一时段而使得上述第一时钟信号产生器于上述第二时段中会处于频率锁定状态。
2.如权利要求1所述的信号传输系统，其特征在于，另包含有：
数据处理电路，用以依据上述第二时钟信号产生输出数据流，以作为上述被传送信号；
其中上述第一时钟信号产生器具有时钟与数据复原能力。
3.如权利要求1所述的信号传输系统，其特征在于，上述第二时钟信号直接作为上述被传送信号。
4.如权利要求1所述的信号传输系统，其特征在于，上述第二时钟信号产生器包含有：
频率控制单元，用以产生参考时钟信号，并于上述第二时段中，将多个调整步阶逐一地施加至上述参考时钟信号的频率；以及
锁相环电路，耦接至上述频率控制单元，用以接收上述参考时钟信号并依据上述参考时钟信号产生上述第二时钟信号，其中上述第二时钟信号于上述第二时段中会具有由上述第一频率改变至上述第二频率的阶段式频率转换。
5.如权利要求1所述的信号传输系统，其特征在于，上述第二时钟信号产生电路为锁相环电路，其包含有：
主要电路区块，用以依据参考时钟信号以及反馈信号，来产生上述第二时钟信号；以及
可编程除频器，耦接至上述主要电路区块，用以依据上述第二时钟信号以及除频因子来产生上述反馈信号，并且于上述第二时段中，将多个调整步阶逐一地施加至上述除频因子，以使得上述第二时钟信号具有由上述第一频率改变至上述第二频率的阶段式频率转换。
6.如权利要求1所述的信号传输系统，其特征在于，上述第二时钟信号产生电路为锁相环电路，用以依据参考时钟信号来产生上述第二时钟信号，且上述锁相环电路具有特定带宽，以使得上述第二时钟信号会根据上述参考时钟信号在上述第二时段中具有从上述第一频率改变至上述第二频率的平滑频率转换，而上述参考时钟信号在短于上述第二时段的第三时段中具有从第三频率改变至第四频率的频率转换。
7.一种信号传输方法，包含有：
根据从被传送信号得到的时钟信息来产生第一时钟信号，其中上述被传送信号会根据第二时钟信号的频率变动而随之改变，以及若上述第二时钟信号在第一时段中具有从第一频率改变至第二频率的频率转换时，则上述第一时钟信号会进入频率未锁定状态；以及
产生在第二时段中具有从上述第一频率改变至上述第二频率的上述频率转换的上述第二时钟信号，其中上述第二时段长于上述第一时段而使得上述第一时钟信号于上述第二时段中会处于频率锁定状态。
8.如权利要求7所述的信号传输方法，其特征在于，另包含有：
依据上述第二时钟信号产生输出数据流，以作为上述被传送信号；
其中产生上述第一时钟信号的步骤包含有：针对上述被传送信号执行时钟与数据复原。
9.如权利要求7所述的信号传输方法，其特征在于，上述第二时钟信号直接作为上述被传送信号。
10.如权利要求7所述的信号传输方法，其特征在于，产生上述第二时钟信号的步骤包含有：
产生参考时钟信号，并于上述第二时段中，将多个调整步阶逐一地施加至上述参考时钟信号的频率；以及
依据上述参考时钟信号产生上述第二时钟信号，其中上述第二时钟信号于上述第二时段中具有由上述第一频率改变至上述第二频率的阶段式频率转换。
11.如权利要求7所述的信号传输方法，其特征在于，产生上述第二时钟信号的步骤包含有：
依据参考时钟信号以及反馈信号，来产生上述第二时钟信号；
依据除频因子来对上述第二时钟信号进行除频操作，以产生上述反馈信号；以及
于上述第二时段中，将多个调整步阶逐一地施加至上述除频因子，以使得上述第二时钟信号具有由上述第一频率改变至上述第二频率的阶段式频率转换。
12.如权利要求7所述的信号传输方法，其特征在于，产生上述第二时钟信号的步骤包含有：
使用具有特定带宽的锁相环电路，来依据参考时钟信号产生上述第二时钟信号，其中上述特定带宽使得上述第二时钟信号会根据上述参考时钟信号在上述第二时段中具有从上述第一频率改变至上述第二频率的平滑频率转换，而上述参考时钟信号在短于上述第二时段的第三时段中具有从第三频率改变至第四频率的频率转换。
13.一种信号传输系统，包含有：
第一时钟信号产生器，用以根据从被传送信号得到的时钟信息来产生第一时钟信号，其中上述被传送信号会根据第二时钟信号的频率变动而随之改变，以及若上述第二时钟信号在特定时段中具有从第一频率改变至第二频率的第一频率转换时，则上述第一时钟信号产生器会进入频率未锁定状态；以及
第二时钟信号产生器，用以产生在上述时段中具有从第三频率改变至第四频率的第二频率转换的上述第二时钟信号，其中上述第二频率转换小于上述第一频率转换而使得上述第一时钟信号产生器于上述特定时段中会处于频率锁定状态。
14.如权利要求13所述的信号传输系统，其特征在于，另包含有：
数据处理电路，用以依据上述第二时钟信号产生输出数据流，以作为上述被传送信号；
其中上述第一时钟信号产生器具有时钟与数据复原能力。
15.如权利要求13所述的信号传输系统，其特征在于，上述第二时钟信号直接作为上述被传送信号。
16.如权利要求13所述的信号传输系统，其特征在于，上述第二时钟信号产生器包含有：
频率控制单元，用以产生参考时钟信号，并于上述特定时段中，将多个调整步阶逐一地施加至上述参考时钟信号的频率；以及
锁相环电路，耦接至上述频率控制单元，用以接收上述参考时钟信号并依据上述参考时钟信号产生上述第二时钟信号，其中上述第二时钟信号于上述特定时段中所具有的上述第二频率转换为阶段式频率转换。
17.如权利要求13所述的信号传输系统，其特征在于，上述第二时钟信号产生器为锁相环电路，其包含有：
主要电路区块，用以依据参考时钟信号以及反馈信号，来产生上述第二时钟信号；以及
可编程除频器，耦接至上述主要电路区块，用以依据上述第二时钟信号以及除频因子来产生上述反馈信号，并且于上述特定时段中，将多个调整步阶逐一地施加至上述除频因子，以使得上述第二时钟信号所具有的上述第二频率转换为阶段式频率转换。
18.如权利要求13所述的信号传输系统，其特征在于，上述第二时钟信号产生电路为锁相环电路，用以依据参考时钟信号来产生上述第二时钟信号，以及上述锁相环电路具有特定带宽，以使得上述第二时钟信号会根据上述参考时钟信号在上述特定时段中具有为平滑频率转换的上述第二频率转换，而上述参考时钟信号在上述特定时段中具有从第五频率改变至第六频率的第三频率转换，且上述平滑频率转换小于上述第三频率转换。
19.一种信号传输方法，包含有：
根据从被传送信号得到的时钟信息来产生第一时钟信号，其中上述被传送信号会根据第二时钟信号的频率变动而随之改变，以及若上述第二时钟信号在特定时段中具有从第一频率改变至第二频率的第一频率转换时，则上述第一时钟信号会进入频率未锁定状态；以及
产生在上述特定时段中具有从第三频率改变至第四频率的第二频率转换的上述第二时钟信号，其中上述第二频率转换小于上述第一频率转换而使得上述第一时钟信号于上述特定时段中会处于频率锁定状态。
20.如权利要求19所述的信号传输方法，其特征在于，另包含有：
依据上述第二时钟信号产生输出数据流，以作为上述被传送信号；
其中产生上述第一时钟信号的步骤包含有：针对上述被传送信号执行时钟与数据复原。
21.如权利要求19所述的信号传输方法，其特征在于，上述第二时钟信号直接作为上述被传送信号。
22.如权利要求19所述的信号传输方法，其特征在于，产生上述第二时钟信号的步骤包含有：
产生参考时钟信号，并于上述特定时段中，将多个调整步阶逐一地施加至上述参考时钟信号的频率；以及
依据上述参考时钟信号产生上述第二时钟信号，其中上述第二时钟信号于上述特定时段中所具有的上述第二频率转换为阶段式频率转换。
23.如权利要求19所述的信号传输方法，其特征在于，产生上述第二时钟信号的步骤包含有：
依据参考时钟信号以及反馈信号，来产生上述第二时钟信号；
依据除频因子来对上述第二时钟信号执行除频操作，以产生上述反馈信号；以及
于上述特定时段中，将多个调整步阶逐一地施加至上述除频因子，以使得上述第二时钟信号所具有的上述第二频率转换为阶段式频率转换。
24.如权利要求19所述的信号传输方法，其特征在于，产生上述第二时钟信号的步骤包含有：
使用具有特定带宽的锁相环电路，来依据参考时钟信号产生上述第二时钟信号，其中上述特定带宽使得上述第二时钟信号会根据上述参考时钟信号在上述特定时段中具有为平滑频率转换的上述第二频率转换，上述参考时钟信号在上述特定时段中具有从第五频率改变至第六频率的第三频率转换，而上述平滑频率转换小于上述第三频率转换。
CN201110266898.3A 2010-09-15 2011-09-09 信号传输系统以及信号传输方法 Active CN102446483B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US38303110P 2010-09-15 2010-09-15
US61/383,031 2010-09-15
US13/109,015 2011-05-17
US13/109,015 US8619932B2 (en) 2010-09-15 2011-05-17 Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof

Publications (2)

Publication Number Publication Date
CN102446483A true CN102446483A (zh) 2012-05-09
CN102446483B CN102446483B (zh) 2014-05-07

Family

ID=45491195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110266898.3A Active CN102446483B (zh) 2010-09-15 2011-09-09 信号传输系统以及信号传输方法

Country Status (4)

Country Link
US (1) US8619932B2 (zh)
EP (1) EP2434646B8 (zh)
CN (1) CN102446483B (zh)
TW (1) TWI449341B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103713591A (zh) * 2012-10-09 2014-04-09 阿尔特拉公司 通过时钟信号速率调整的信号流控制
CN104243888A (zh) * 2014-09-28 2014-12-24 联想(北京)有限公司 一种数据处理方法及显示终端
CN104516397A (zh) * 2013-10-04 2015-04-15 円星科技股份有限公司 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法
CN109410894A (zh) * 2019-01-08 2019-03-01 京东方科技集团股份有限公司 生成差分输出信号的方法及模块、显示装置
CN110800247A (zh) * 2017-07-03 2020-02-14 索尼半导体解决方案公司 发送器和发送方法及接收器和接收方法
WO2022147666A1 (zh) * 2021-01-05 2022-07-14 京东方科技集团股份有限公司 图像传输装置及其控制方法、图像传输系统及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841268B2 (ja) * 2011-12-21 2016-01-13 インテル・コーポレーション 非圧縮ビデオ相互接続で伝送される画像データの知覚的な損失のない圧縮
KR101945445B1 (ko) * 2012-04-24 2019-04-18 삼성디스플레이 주식회사 화상 표시장치 및 그의 구동방법
CN102905056B (zh) * 2012-10-18 2015-09-02 利亚德光电股份有限公司 视频图像处理方法及装置
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
EP3748512B1 (en) * 2019-06-06 2023-08-02 Infineon Technologies AG Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0432539A2 (en) * 1989-12-09 1991-06-19 Sony Corporation Phase locked loop circuit
WO1999008383A1 (en) * 1997-08-06 1999-02-18 Nokia Networks Oy Step-controlled frequency synthesizer
EP1184987A1 (en) * 2000-03-21 2002-03-06 Nippon Telegraph and Telephone Corporation Phase-locked loop
KR20050008880A (ko) * 2003-07-14 2005-01-24 삼성전자주식회사 신호 처리 장치 및 방법
CN1892755A (zh) * 2005-07-06 2007-01-10 日本电气视象技术株式会社 显示面板驱动器和显示面板驱动方法
EP1791261A2 (en) * 1996-05-08 2007-05-30 Fujitsu Ltd. Semiconductor integrated circuit operable as a phase-locked loop
KR100899781B1 (ko) * 2008-12-18 2009-05-28 주식회사 아나패스 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636575B1 (en) * 1999-08-05 2003-10-21 Koninklijke Philips Electronics N.V. Cascading PLL units for achieving rapid synchronization between digital communications systems
DE102004021224B4 (de) * 2004-04-30 2006-11-09 Advanced Micro Devices, Inc., Sunnyvale Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen
JP2006267230A (ja) * 2005-03-22 2006-10-05 Mitsubishi Electric Corp デジタル映像伝送装置
US8208596B2 (en) * 2007-01-17 2012-06-26 Sony Corporation System and method for implementing a dual-mode PLL to support a data transmission procedure
WO2008129708A1 (ja) * 2007-04-05 2008-10-30 Panasonic Corporation 再生信号処理装置及び映像表示装置
TWI367425B (en) * 2007-04-27 2012-07-01 Realtek Semiconductor Corp Receiving device and method for calibrating clock signal rate
KR101419892B1 (ko) * 2007-12-07 2014-07-16 삼성전자주식회사 수신기 및 이를 포함하는 통신 시스템

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0432539A2 (en) * 1989-12-09 1991-06-19 Sony Corporation Phase locked loop circuit
EP1791261A2 (en) * 1996-05-08 2007-05-30 Fujitsu Ltd. Semiconductor integrated circuit operable as a phase-locked loop
WO1999008383A1 (en) * 1997-08-06 1999-02-18 Nokia Networks Oy Step-controlled frequency synthesizer
EP1184987A1 (en) * 2000-03-21 2002-03-06 Nippon Telegraph and Telephone Corporation Phase-locked loop
KR20050008880A (ko) * 2003-07-14 2005-01-24 삼성전자주식회사 신호 처리 장치 및 방법
CN1892755A (zh) * 2005-07-06 2007-01-10 日本电气视象技术株式会社 显示面板驱动器和显示面板驱动方法
KR100899781B1 (ko) * 2008-12-18 2009-05-28 주식회사 아나패스 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103713591A (zh) * 2012-10-09 2014-04-09 阿尔特拉公司 通过时钟信号速率调整的信号流控制
CN103713591B (zh) * 2012-10-09 2017-03-01 阿尔特拉公司 通过时钟信号速率调整的信号流控制
CN104516397A (zh) * 2013-10-04 2015-04-15 円星科技股份有限公司 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法
CN104516397B (zh) * 2013-10-04 2017-11-24 円星科技股份有限公司 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法
CN104243888A (zh) * 2014-09-28 2014-12-24 联想(北京)有限公司 一种数据处理方法及显示终端
CN104243888B (zh) * 2014-09-28 2018-03-23 联想(北京)有限公司 一种数据处理方法及显示终端
CN110800247A (zh) * 2017-07-03 2020-02-14 索尼半导体解决方案公司 发送器和发送方法及接收器和接收方法
CN109410894A (zh) * 2019-01-08 2019-03-01 京东方科技集团股份有限公司 生成差分输出信号的方法及模块、显示装置
WO2022147666A1 (zh) * 2021-01-05 2022-07-14 京东方科技集团股份有限公司 图像传输装置及其控制方法、图像传输系统及显示装置

Also Published As

Publication number Publication date
US20120063534A1 (en) 2012-03-15
US8619932B2 (en) 2013-12-31
CN102446483B (zh) 2014-05-07
EP2434646B8 (en) 2019-06-26
TWI449341B (zh) 2014-08-11
EP2434646A1 (en) 2012-03-28
TW201220704A (en) 2012-05-16
EP2434646B1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
CN102446483B (zh) 信号传输系统以及信号传输方法
US10168385B2 (en) Eye pattern measurement apparatus, and clock and data recovery system and method of the same
US7205798B1 (en) Phase error correction circuit for a high speed frequency synthesizer
US7366271B2 (en) Clock and data recovery device coping with variable data rates
US20090167366A1 (en) Audio clock regenerator with precise parameter transformer
US20230246801A1 (en) Clock and data recovery circuit and a display apparatus having the same
CN111565046B (zh) 基于jesd204b的多板同步采集电路与方法
US5686968A (en) Synchronizing signal generation circuit
JP2012044446A (ja) クロックデータリカバリ回路
US20090256961A1 (en) Video clock generator for multiple video formats
EP1414248A2 (en) NCO based timebase recovery system and method for A/V decoder
US9467092B1 (en) Phased locked loop with multiple voltage controlled oscillators
US20160373244A1 (en) Phase tracking for clock and data recovery
US8456205B2 (en) Phase-frequency comparator and serial transmission device
US6404833B1 (en) Digital phase synchronizing apparatus
CN101502036B (zh) 半导体集成电路和具有该电路的发送装置
US11212074B2 (en) Data reception device and data transmission/reception device
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
US20090256960A1 (en) Video top-of-frame signal generator for multiple video formats
CN101448074B (zh) 多切割的水平同步讯号的产生装置与方法
JP4652855B2 (ja) クロック再生装置
KR102101835B1 (ko) 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법
KR101978702B1 (ko) 픽셀 클럭 생성기, 이의 동작 방법, 및 이를 포함하는 장치들
US9883082B2 (en) Timing based corrector for video
KR100317289B1 (ko) 디지털 티브이의 동기신호 보정장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant