CN109787620B - 一种基于数字分频器的校准频率的方法及装置 - Google Patents
一种基于数字分频器的校准频率的方法及装置 Download PDFInfo
- Publication number
- CN109787620B CN109787620B CN201711104207.3A CN201711104207A CN109787620B CN 109787620 B CN109787620 B CN 109787620B CN 201711104207 A CN201711104207 A CN 201711104207A CN 109787620 B CN109787620 B CN 109787620B
- Authority
- CN
- China
- Prior art keywords
- frequency
- frequency division
- division coefficient
- calibration
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
本文公开了一种基于数字分频器的校准频率的方法及装置。所述基于数字分频器的校准频率的装置包括:逻辑控制模块,用于确定是否需要调整基准分频系数,在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数;分频处理模块,用于在不需要调整基准分频系数时根据所述基准分频系数对源时钟信号进行分频处理并输出分频时钟信号,在需要调整基准分频系数时根据调整后的分频系数对源时钟信号进行分频处理并输出分频时钟信号。本文的技术方案能够精细调整频率且电路结构简单。
Description
技术领域
本发明涉及数字集成电路技术领域,尤其涉及的是一种基于数字分频器的校准频率的方法及装置。
背景技术
在现代电子系统中,数字集成电路系统的规模越来越大,功能越来越复杂。时钟是数字集成电路系统中各个模块协同工作的基本保障。特别是时序系统,没有时钟根本无法工作。
现在,大规模的数字集成电路系统的时钟架构通常采用GALS(GlobalAsynchronous Local Synchronous,全局异步局部同步)形式,即全局异步(GlobalAsynchronous)时钟,局部同步(Local Synchronous)时钟。分频器是处理时钟的最基本电路之一。几乎所有的数字集成电路系统都会使用分频器对高频率的时钟分频,以获得各个模块所需要的时钟频率。除了上述通常会使用到的场景以外,分频器还可以扩展应用于许多其他场景。
在数字电视收发实时传输系统中,为了保证收发端的正常工作,必须建立收发端的同步时钟,即PCR(Program Clock Reference,节目时钟基准)。在发送端,利用计数器计数,形成PCR值,并与音频帧、视频帧的编码信息一起插入数据包中,每隔一段时间传送给接收端。接收端有一个工作的本地时钟,其额定频率与发送端时钟频率相等。同时,接收端对PCR解析并计数,形成一个本地时钟参考。接收端将本地时钟参考与发送端数据流中的PCR值比较,调整本地时钟频率,使之与发送端的PCR频率相同,从而实现收发两端的声音和图像完全同步。
更一般的场景,如图1所示。发送端发送目标数据流,其中包含目标时钟信号。接收端接收目标数据流,并从中恢复目标时钟信号。接收端通过频率校准检测模块(20)将频率校准器(10)的输出时钟(校准输出时钟)信号与目标时钟信号进行对比,输出频率校准信号给频率校准器(10)以调整频率校准器(10)的输出时钟,其中,所述频率校准器(10)接收源时钟信号,在频率校准信号的控制下输出校准输出时钟信号。接收端的数据接收模块(30)利用校准输出时钟接收目标数据流,以实现与发送端的时钟同步。
相关技术中,通过PLL(Phase Locked Loop,锁相环)实现时钟频率校准,但是,基于PLL的方案需要模拟电路实现,不可综合,硬件资源开销大,实现难度高。
发明内容
本发明所要解决的技术问题是提供一种基于数字分频器的校准频率的方法及装置,能够精细调整频率且电路结构简单。
本发明实施例提供一种基于数字分频器的校准频率的装置,包括:
逻辑控制模块,用于确定是否需要调整基准分频系数,在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数;
分频处理模块,用于在不需要调整基准分频系数时根据所述基准分频系数对源时钟信号进行分频处理并输出分频时钟信号,在需要调整基准分频系数时根据调整后的分频系数对源时钟信号进行分频处理并输出分频时钟信号。
本发明实施例提供一种基于数字分频器的校准频率的方法,包括:
确定是否需要调整基准分频系数,在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数;
在不需要调整基准分频系数时根据所述基准分频系数对源时钟信号进行分频处理并输出分频时钟信号,在需要调整基准分频系数时根据调整后的分频系数对源时钟信号进行分频处理并输出分频时钟信号。
与现有技术相比,本发明实施例提供的一种基于数字分频器的校准频率的方法及装置,根据目标频率和分频输出的时钟信号的频率确定校准模式和校准参数,根据所述校准模式和校准参数调整分频系数,根据调整后的分频系数对源时钟信号进行分频处理以校准所述分频输出的时钟信号的频率。本发明实施例的频率校准装置能够精细调整频率且电路结构简单。
附图说明
图1为现有技术中的一种频率校准装置的示意图;
图2为本发明实施例1的一种基于数字分频器的校准频率的装置的示意图;
图3为本发明实施例1的一种基于数字分频器的校准频率的装置中逻辑控制模块的结构示意图;
图4为本发明实施例2的一种基于数字分频器的校准频率的方法流程图;
图5为本发明示例1的一种基于数字分频器的校准频率的装置的示意图;
图6为本发明示例2的一种基于数字分频器的校准频率的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
实施例1
如图2所示,本发明实施例提供了一种基于数字分频器的校准频率的装置,包括:
逻辑控制模块201,用于确定是否需要调整基准分频系数,在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数;
分频处理模块202,用于在不需要调整基准分频系数时根据所述基准分频系数对源时钟信号进行分频处理并输出分频时钟信号,在需要调整基准分频系数时根据调整后的分频系数对源时钟信号进行分频处理并输出分频时钟信号;
在一种实施方式中,所述校准模式包括:频率调快模式或频率调慢模式;
在一种实施方式中,所述校准参数包括:校准周期T和变频时长m;其中,校准周期T表示T个时钟周期,T是整数且T≥1;变频时长m表示T个时钟周期内调快频率或调慢频率的时钟周期的个数,m是整数且1≤m≤T;
在一种实施方式中,所述逻辑控制模块,用于采用以下方式确定是否需要调整基准分频系数N:在所述分频时钟信号的频率Ft小于或大于目标频率F′t时,判定需要调整基准分频系数N;在所述分频时钟信号的频率Ft等于目标频率F′t时,判定不需要调整分频系数N;其中,目标频率F′t=Fs/N;Fs是源时钟信号的频率;
在一种实施方式中,所述逻辑控制模块,用于采用以下方式在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数:在校准模式为频率调快模式时,将校准周期T内m个时钟周期内的分频系数由N调小为N-a;在校准模式为频率调慢模式时,将校准周期T内m个时钟周期内的分频系数由N调大为N+a;其中,a是整数且1≤a<N;
其中,校准周期T和变频时长m能够使得校准周期T内输出的分频时钟信号的平均频率值等于目标频率F′t;其中,目标频率F′t=Fs/N;Fs是源时钟信号的频率;
在校准模式为频率调快模式时,校准周期T内输出的分频时钟信号的平均频率值满足下述公式:
在校准模式为频率调慢模式时,校准周期T内输出的分频时钟信号的平均频率值满足下述公式:
在一种实施方式中,所述逻辑控制模块,用于根据所述校准模式和校准参数调整所述基准分频系数:将分频系数调大或调小的m个时钟周期与基准分频系数对应的(T-m)个时钟周期间隔分布或分别集中分布在所述校准周期T内;间隔分布时,两个分频系数调大或调小的时钟周期之间可以插入至少一个基准分频系数对应的时钟周期;比如,假设频率调快模式,T=7,m=2,即7个时钟周期内,有5个基准分频系数对应的时钟周期(原时钟),2个分频系数调小的时钟周期(快时钟),间隔分布的情况可以是:原原快原原原快,或者原原快原原快原,或者原原原快原原快,或者其他的间隔分布方式。分别集中分布的情况可以是:原原原原原快快。
在一种实施方式中,所述逻辑控制模块,还用于在检测到测试模式使能信号有效时,将分频系数设置为N-a,并在测试过程中保持所述分频系数不变;其中,a是整数且0≤a<N;在检测到测试模式使能信号无效时,确定是否需要调整基准分频系数,在需要调整基准分频系数时确定校准模式和校准参数,根据所述校准模式和校准参数调整所述基准分频系数。
在一种实施方式中,如图3所示,所述逻辑控制模块,包括:
参数同步更新单元301,用于对输入的参数更新信号、校准模式信号、校准参数信号和基准分频系数信号进行同步处理和边沿检测,输出同步后的基准分频系数信号、校准模式信号和校准参数信号给分频系数生成单元;
分频系数生成单元302,用于根据参数同步更新单元输出的信号以及分频器使能信号、测试模式使能信号生成分频系数并输出给分频处理模块。
其中,所述参数更新信号用于控制校准模式信号和校准参数信号的跨时钟域的更新生效;其中,分频器使能信号用于控制分频系数生成单元是否在生成分频系数时使用校准模式信号和校准参数信号;测试模式使能信号用于控制分频系数生成单元是否工作在测试模式下。
实施例2
如图4所示,本发明实施例提供了一种校准频率的方法,包括:
步骤S410,确定是否需要调整基准分频系数,在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数;
步骤S420,在不需要调整基准分频系数时根据所述基准分频系数对源时钟信号进行分频处理并输出分频时钟信号,在需要调整基准分频系数时根据调整后的分频系数对源时钟信号进行分频处理并输出分频时钟信号。
在一种实施方式中,所述校准模式包括:频率调快模式或频率调慢模式;
所述校准参数包括:校准周期T和变频时长m;其中,校准周期T表示T个时钟周期,T是整数且T≥1;变频时长m表示T个时钟周期内调快频率或调慢频率的时钟周期的个数,m是整数且1≤m≤T。
在一种实施方式中,所述确定是否需要调整基准分频系数N,包括:
在所述分频时钟信号的频率Ft小于或大于目标频率F′t时,判定需要调整基准分频系数N;在所述分频时钟信号的频率Ft等于目标频率F′t时,判定不需要调整分频系数N;其中,目标频率F′t=Fs/N;Fs是源时钟信号的频率。
在一种实施方式中,所述在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数,包括:
在校准模式为频率调快模式时,将校准周期T内m个时钟周期内的分频系数由N调小为N-a;在校准模式为频率调慢模式时,将校准周期T内m个时钟周期内的分频系数由N调大为N+a;其中,a是整数且1≤a<N;
其中,校准周期T和变频时长m能够使得校准周期T内输出的分频时钟信号的平均频率值等于目标频率F′t;其中,目标频率F′t=Fs/N;Fs是源时钟信号的频率。
在校准模式为频率调快模式时,校准周期T内输出的分频时钟信号的平均频率值满足下述公式:
在校准模式为频率调慢模式时,校准周期T内输出的分频时钟信号的平均频率值满足下述公式:
在一种实施方式中,所述方法还包括:
在检测到测试模式使能信号有效时,将分频系数设置为N-a,并在测试过程中保持所述分频系数不变;其中,a是整数且0≤a<N。
下面通过示例进一步解释本发明实施例的频率校准方案。
示例1
如图4所示,本示例提供一种可细粒度校准频率的频率校准装置,包括:逻辑控制单元(10)和整数分频器(20)。所述逻辑控制单元(10)包括:第一同步器(101)、第二同步器(102)、第三同步器(103)、边沿检测器(104)、计数器(105)和分频系数生成器(106)。其中,第一同步器、第二同步器和第三同步器,用于对数据和控制信号进行跨时钟域处理,避免亚稳态出现;边沿检测器,用于检测信号变化的边沿;计数器,用于控制第一校准参数(T)和第二校准参数(m)之间的关系,并影响分频系数的生成;分频系数生成器,用于根据不同的工作模式(测试模式/非测试模式)、校准模式和校准参数(第一校准参数T和第二校准参数m)输出分频系数;整数分频器,用于根据分频系数对源时钟计数分频,输出校准输出时钟。本示例采用上升沿触发的整数分频器。在其他实施方式中,也可以采用下降沿触发的整数分频器。
所述频率校准装置的输入信号包括:源时钟信号、测试模式信号、分频器使能信号、参数更新信号、校准模式信号、校准参数信号。所述频率校准装置的输出信号是校准输出时钟信号。
第一同步器(101),用于同步分频器使能信号和参数更新信号,输出信号至边沿检测器。
其中,分频器使能信号用于控制频率校准装置是否调整校准输出时钟。在分频器使能信号未使能时,如果工作模式是非测试模式,则分频系数生成器保持输出的分频系数为N,也即,整数分频器会保持输出标准分频时钟F′t,所述标准分频时钟的频率F′t满足下述公式
F′t=Fs/N; (1-1)
其中,Fs是源时钟的频率,N是基准分频系数;
在分频器使能信号使能时,如果工作模式是非测试模式,则分频系数生成器将受校准模式和校准参数控制,按一定的规则调整基准分频系数;
参数更新信号用于控制校准模式信号、校准参数信号的跨时钟域的更新生效。
第二同步器(102),用于同步校准模式信号,并将所述校准模式信号输出至分频系数生成器。
其中,校准模式信号用于控制频率校准装置的校准模式,包括:频率调快模式或频率调慢模式。频率调快模式,即输出若干个N-a分频的时钟替换原N分频的时钟;频率调慢模式,即输出若干个N+a分频的时钟替换原N分频的时钟。
第三同步器(103),用于同步校准参数信号,并将所述校准参数信号输出至计数器;
其中,校准参数信号用于设定校准的精度,校准参数包括:校准周期T和变频时长m;其中,校准周期T表示T个时钟周期,T是整数且T≥1;变频时长m表示T个时钟周期内调快频率或调慢频率的时钟周期的个数,m是整数且1≤m≤T。T的取值越大,校准输出时钟的频率可调整校准的粒度越细。
以频率调快模式为例,若在T个时钟周期内,调快m个时钟周期,即以T个时钟周期为循环,每个循环(T个时钟周期)内,有m个N-a分频的时钟,有(T-m)个N分频的时钟。a是整数且1≤a<N;
其中,m个N-a分频时钟和(T-m)个N分频时钟在T个时钟周期内的分布方式可以根据具体应用场景而定。比如采用以下两种方式:
方式一(集中分布):以T个时钟周期为循环,m个N-a分频时钟和(T-m)个N分频时钟分别集中出现;
方式二(间隔分布):以T个时钟周期为循环,m个N-a分频时钟和(T-m)个N分频时钟间隔出现;
上述两种方式所产生的校准输出时钟的平均频率相同,
以频率调慢模式为例,若在T个时钟周期内,调慢m个时钟周期,即以T个时钟周期为循环,每个循环(T个时钟周期)内,有m个N+a分频的时钟,有(T-m)个N分频的时钟,则校准输出时钟的平均频率为:
边沿检测器(104),用于检测分频器使能信号和参数更新信号的边沿变化,并将检测结果输出给分频系数生成器;
计数器(105),用于根据校准参数进行计数,并输出控制信号至分频系数生成器以控制生成分频系数;
分频系数生成器(106),用于根据测试模式信号、分频器使能信号、参数更新信号、校准模式信号、校准参数信号等信息,生成分频系数,并输出至整数分频器。
其中,测试模式信号用于控制所述频率校准装置是否处于测试模式。在测试模式时,分频系数生成器将会保持输出分频系数N-a,a是整数且0≤a<N,即一直输出高频率时钟,用于覆盖测试。
分频系数生成器(106),用于根据不同的功能模式(正常功能模式/测试模式)、校准模式和校准参数输出分频系数;
整数分频器(20),用于接收高频的源时钟信号和分频系数,输出分频时钟信号。
其中,整数分频器可以采用上升沿触发。在其他实施方式中,也可以采用下降沿触发。
整数分频器输出的分频时钟信号的频率校准粒度δ的表达式如下:
因此,T的取值越大,输出的分频时钟的频率可调整校准的粒度越小。
示例2
根据示例1中的频率校准装置,本示例提供一种可细粒度校准频率的方法,包括以下步骤:
S101,根据目标频率F′t确定源时钟频率Fs和基准分频系数N;
F′t=Fs/N;
S102,根据测试模式使能信号确定工作模式是否为测试模式,是则执行步骤S103,否则执行步骤S104;
S103,分频系数生成器输出分频系数N-a,a是整数且0≤a<N,整数分频器根据分频系数输出高频时钟,结束;
S104,判断边沿检测器输出的分频器使能信号是否使能,是则执行步骤S106,否则执行步骤S105;
S105,分频系数生成器输出分频系数N,整数分频器根据分频系数输出基准频率时钟,结束;
S106,判断边沿检测器是否输出参数更新信号,是则执行步骤S107,否则执行步骤S106;
S107,分频系数生成器根据第二同步单元输出的校准模式信号和第三同步单元输出的校准参数信号调整分频系数:在校准模式为频率调快模式时,将校准周期T内m个时钟周期内的分频系数由N调小为N-a;在校准模式为频率调慢模式时,将校准周期T内m个时钟周期内的分频系数由N调大为N+a;整数分频器根据分频系数调整输出的分频时钟信号;
其中,步骤S106和S107循环执行,直到整数分频器输出的时钟信号满足目标频率要求。
需要说明的是,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (9)
1.一种基于数字分频器的校准频率的装置,包括:
逻辑控制模块,用于确定是否需要调整基准分频系数,在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数;所述校准模式包括:频率调快模式或频率调慢模式;所述校准参数包括:校准周期T和变频时长m;其中,校准周期T表示T个时钟周期,T是整数且T≥1;变频时长m表示T个时钟周期内调快频率或调慢频率的时钟周期的个数,m是整数且1≤m≤T;
分频处理模块,用于在不需要调整基准分频系数时根据所述基准分频系数对源时钟信号进行分频处理并输出分频时钟信号,在需要调整基准分频系数时根据调整后的分频系数对源时钟信号进行分频处理并输出分频时钟信号。
2.如权利要求1所述的装置,其特征在于:
所述逻辑控制模块,用于采用以下方式确定是否需要调整基准分频系数N:在所述分频时钟信号的频率Ft小于或大于目标频率Ft'时,判定需要调整基准分频系数N;在所述分频时钟信号的频率Ft等于目标频率Ft'时,判定不需要调整分频系数N;其中,目标频率Ft'=Fs/N;Fs是源时钟信号的频率。
3.如权利要求2所述的装置,其特征在于:
所述逻辑控制模块,用于采用以下方式在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数:在校准模式为频率调快模式时,将校准周期T内m个时钟周期内的分频系数由N调小为N-a;在校准模式为频率调慢模式时,将校准周期T内m个时钟周期内的分频系数由N调大为N+a;其中,a是整数且1≤a<N;
其中,校准周期T和变频时长m能够使得校准周期T内输出的分频时钟信号的平均频率值等于目标频率Ft';其中,目标频率Ft'=Fs/N;Fs是源时钟信号的频率。
4.如权利要求1所述的装置,其特征在于:
所述逻辑控制模块,还用于在检测到测试模式使能信号有效时,将分频系数设置为N-a,并在测试过程中保持所述分频系数不变;其中,a是整数且0≤a<N;在检测到测试模式使能信号无效时,确定是否需要调整基准分频系数,在需要调整基准分频系数时确定校准模式和校准参数,根据所述校准模式和校准参数调整所述基准分频系数。
5.如权利要求1所述的装置,其特征在于:
所述逻辑控制模块,包括:
参数同步更新单元,用于对输入的参数更新信号、校准模式信号、校准参数信号和基准分频系数信号进行同步处理和边沿检测,输出同步后的基准分频系数信号、校准模式信号和校准参数信号给分频系数生成单元;
分频系数生成单元,用于根据参数同步更新单元输出的信号以及分频器使能信号、测试模式使能信号生成分频系数并输出给分频处理模块;
其中,所述参数更新信号用于控制校准模式信号和校准参数信号的跨时钟域的更新生效;分频器使能信号用于控制分频系数生成单元是否在生成分频系数时使用校准模式信号和校准参数信号;测试模式使能信号用于控制分频系数生成单元是否工作在测试模式下。
6.一种基于数字分频器的校准频率的方法,包括:
确定是否需要调整基准分频系数,在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数;所述校准模式包括:频率调快模式或频率调慢模式;所述校准参数包括:校准周期T和变频时长m;其中,校准周期T表示T个时钟周期,T是整数且T≥1;变频时长m表示T个时钟周期内调快频率或调慢频率的时钟周期的个数,m是整数且1≤m≤T;
在不需要调整基准分频系数时根据所述基准分频系数对源时钟信号进行分频处理并输出分频时钟信号,在需要调整基准分频系数时根据调整后的分频系数对源时钟信号进行分频处理并输出分频时钟信号。
7.如权利要求6所述的方法,其特征在于:
所述确定是否需要调整基准分频系数N,包括:
在所述分频时钟信号的频率Ft小于或大于目标频率Ft'时,判定需要调整基准分频系数N;在所述分频时钟信号的频率Ft等于目标频率Ft'时,判定不需要调整分频系数N;其中,目标频率Ft'=Fs/N;Fs是源时钟信号的频率。
8.如权利要求7所述的方法,其特征在于:
所述在需要调整基准分频系数时根据校准模式和校准参数调整所述基准分频系数,包括:
在校准模式为频率调快模式时,将校准周期T内m个时钟周期内的分频系数由N调小为N-a;在校准模式为频率调慢模式时,将校准周期T内m个时钟周期内的分频系数由N调大为N+a;其中,a是整数且1≤a<N;
其中,校准周期T和变频时长m能够使得校准周期T内输出的分频时钟信号的平均频率值等于目标频率Ft';其中,目标频率Ft'=Fs/N;Fs是源时钟信号的频率。
9.如权利要求6所述的方法,其特征在于,所述方法还包括:
在检测到测试模式使能信号有效时,将分频系数设置为N-a,并在测试过程中保持所述分频系数不变;其中,a是整数且0≤a<N。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711104207.3A CN109787620B (zh) | 2017-11-10 | 2017-11-10 | 一种基于数字分频器的校准频率的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711104207.3A CN109787620B (zh) | 2017-11-10 | 2017-11-10 | 一种基于数字分频器的校准频率的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109787620A CN109787620A (zh) | 2019-05-21 |
CN109787620B true CN109787620B (zh) | 2023-08-08 |
Family
ID=66484884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711104207.3A Active CN109787620B (zh) | 2017-11-10 | 2017-11-10 | 一种基于数字分频器的校准频率的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109787620B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112491528A (zh) * | 2020-11-20 | 2021-03-12 | 武汉光迅信息技术有限公司 | 一种通信时钟同步恢复的方法和装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177575A (ja) * | 2008-01-25 | 2009-08-06 | Victor Co Of Japan Ltd | 基準クロック信号生成装置 |
CN102025366A (zh) * | 2009-09-14 | 2011-04-20 | 炬力集成电路设计有限公司 | 等占空比时钟的分频时钟切换方法及分频器 |
CN103780252A (zh) * | 2012-10-22 | 2014-05-07 | 联发科技股份有限公司 | 时钟产生装置、用于时钟产生装置的方法以及分数型分频器 |
CN105811933A (zh) * | 2014-12-31 | 2016-07-27 | 北京兆易创新科技股份有限公司 | 一种提高1Hz时钟精度的校准方法及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60211460T2 (de) * | 2001-10-30 | 2006-12-21 | Stmicroelectronics Pvt. Ltd. | Volldigitale Taktrückgewinnung mit Teiler mit gebrochenem Teilungsverhältnis |
US7248124B2 (en) * | 2004-03-22 | 2007-07-24 | Mobius Microsystems, Inc. | Frequency calibration for a monolithic clock generator and timing/frequency reference |
-
2017
- 2017-11-10 CN CN201711104207.3A patent/CN109787620B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177575A (ja) * | 2008-01-25 | 2009-08-06 | Victor Co Of Japan Ltd | 基準クロック信号生成装置 |
CN102025366A (zh) * | 2009-09-14 | 2011-04-20 | 炬力集成电路设计有限公司 | 等占空比时钟的分频时钟切换方法及分频器 |
CN103780252A (zh) * | 2012-10-22 | 2014-05-07 | 联发科技股份有限公司 | 时钟产生装置、用于时钟产生装置的方法以及分数型分频器 |
CN105811933A (zh) * | 2014-12-31 | 2016-07-27 | 北京兆易创新科技股份有限公司 | 一种提高1Hz时钟精度的校准方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN109787620A (zh) | 2019-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI389459B (zh) | 延遲閉鎖迴路之電路及方法 | |
US7702059B2 (en) | Adaptable phase lock loop transfer function for digital video interface | |
US20100295590A1 (en) | Time to digital converter | |
TWI449341B (zh) | 訊號傳輸系統以及訊號傳輸方法 | |
KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
TW201505379A (zh) | 時脈資料回復方法以及時脈資料回復電路 | |
US8447003B2 (en) | Clock synchronization method for use in communication system for transmitting at least one of video data and audio data | |
US8036318B2 (en) | Clock and data recovery circuit | |
US20120051479A1 (en) | Clock frequency adjusting circuit and clock frequency adjusting method thereof | |
US20050259505A1 (en) | System and method for maintaining device operation during clock signal adjustments | |
US20090284298A1 (en) | Method for automatically adjusting clock frequency and clock frequency adjusting circuit | |
CN109787620B (zh) | 一种基于数字分频器的校准频率的方法及装置 | |
US7443213B2 (en) | Staged locking of two phase locked loops | |
KR100983485B1 (ko) | 지연고정루프 기반의 주파수 체배 시스템 및 그 체배 방법 | |
US10879910B1 (en) | Method and apparatus for locking a transmitter oscillator to a reference clock signal in a frequency domain | |
EP0859470B1 (en) | Synchronizing signal processing unit | |
JPWO2009069244A1 (ja) | 送信方法および送信装置 | |
TWI427999B (zh) | 時脈產生電路、收發器以及其相關方法 | |
US7154976B2 (en) | Frequency controller | |
US20070297546A1 (en) | Signal synchronization system | |
TWI400596B (zh) | 同步接收電路及方法 | |
JP2009014363A (ja) | 半導体試験装置 | |
JP4855129B2 (ja) | デジタル放送受信装置およびデジタル放送システム | |
CN100433558C (zh) | 黑白相机同步锁定的同步信号转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |