CN105811933A - 一种提高1Hz时钟精度的校准方法及系统 - Google Patents

Abstract

本发明提供了一种提高1Hz时钟精度的校准方法及系统，其中方法包括如下步骤：在校准使能开关打开的情况下，同步分频电路输出窗口信号和窗口长度信号至校准电路；所述校准电路根据所述窗口信号和窗口长度信号进行参考时钟检测或对齐沿检测；所述校准电路在检测到参考时钟或对齐沿后，产生校准复位信号；所述异步分频电路和同步分频电路根据所述校准复位信号进行复位，并由同步分频电路产生1Hz时钟，使其上升沿对齐所述参考时钟的对齐沿。本发明在不增加额外功耗和成本的情况下，通过外接高于晶振精度的参考时钟，大幅提高了1Hz时钟精度。

Description

一种提高1Hz时钟精度的校准方法及系统

技术领域

本发明属于时钟校准技术领域，涉及一种提高1Hz时钟精度的校准方法及系统。

背景技术

作为通用微控制器(MCU，MicroControlUnit)，一般内部都会有RTC(Real-timeClock，实时时钟)模块用做时间相关的功能，为了在低功耗模式下功能继续有效，时间功能的时钟源一般由外部的低频晶振提供，为了降低功耗，内部会生成1Hz的时钟用于驱动秒、分、时等准静态寄存器，因此1Hz时钟的精度对长期运行的时间来说就尤为重要。

当前微控制器内部的时间日期相关的寄存器使用的驱动时钟一般都是外接低频晶振，分频后接到时间日期等相关寄存器的CK端，因此时间运行的精确程度直接与低频晶振的温漂性能相关，偏差较大，因此长期直接使用晶振时钟会累积造成较大的时间误差。现有技术要提高时间精确程度只能使用更高精度的外部晶振，因此必然增大成本。

发明内容

鉴于此，本发明提供了一种提高1Hz时钟精度的校准方法及系统，目的在于在不增加额外功耗和成本的情况下，通过外接高于晶振精度的参考时钟，大幅提高了1Hz时钟精度。

为实现上述目的，本发明采用如下技术方案：

一方面，本发明实施例提供的一种提高1Hz时钟精度的校准方法，包括如下步骤：

在校准使能开关打开的情况下，同步分频电路输出窗口信号和窗口长度信号至校准电路；

所述校准电路根据所述窗口信号和窗口长度信号进行参考时钟检测或对齐沿检测；

所述校准电路在检测到参考时钟或对齐沿后，产生校准复位信号；

所述异步分频电路和同步分频电路根据所述校准复位信号进行复位，并由同步分频电路产生1Hz时钟，使其上升沿对齐所述参考时钟的对齐沿。

进一步地，所述窗口信号包括：同步分频计数器的值和参考时钟标记寄存器的值；

所述窗口长度信号为所述窗口信号的长度；

所述对齐沿为前次校准时，与1Hz时钟的上升沿所对齐的参考时钟的跳变沿。

进一步地，所述校准电路根据所述窗口信号和窗口长度信号进行参考时钟检测或对齐沿检测包括：

校准电路接收到同步分频计数器的值为6时，判断参考时钟标记寄存器的值是否为1；

当判定所述参考时钟标记寄存器的值不为1时，进入7时钟窗口，以进行所述参考时钟检测，其中，所述7时钟窗口对应同步分频计数器的值递减为6至0的时间段；

当判定所述参考时钟标记寄存器的值为1时，同步分频计数器的值递减为6至2的时间段，参考时钟标记寄存器的值保持1不变，然后进入3时钟窗口，以进行所述对齐沿检测，其中，所述3时钟窗口对应同步分频计数器的值递减为2至0的时间段。

进一步地，所述参考时钟检测包括：

检测所述7时钟窗口内是否连续存在两个跳变沿；

当检测到所述7时钟窗口内不连续存在两个跳变沿，判定不存在所述参考时钟，将所述参考时钟标记寄存器置0，并进入下一周期检测校准阶段；

当检测到所述7时钟窗口内续跳存在两个连变沿，判定存在所述参考时钟，将所述参考时钟标记寄存器置1。

进一步地，所述对齐沿检测包括：

检测所述3时钟窗口内是否存在前次校准时，与1Hz时钟的上升沿所对齐的跳变沿；

当检测到所述3时钟窗口内不存在所述跳变沿，判定不存在所述对齐沿，将所述参考时钟标记寄存器置0，并进入下一周期检测校准阶段；

当检测到所述3时钟窗口内存在所述跳变沿，判定存在所述对齐沿。

进一步地，所述参考时钟的频率为50Hz，所述异步分频电路采用128异步分频器，所述同步分频电路采用256同步分频器。

进一步地，所述校准复位信号为低电平有效的脉冲复位信号。

另一方面，本发明实施例提供的一种提高1Hz时钟精度的校准系统，包括：校准使能开关、参考时钟、校准电路、晶振时钟、同步分频电路、异步分频电路；

当所述校准使能开关打开时，所述异步分频电路接收外部晶振时钟信号并进行分频，以形成异步分频时钟信号并传输至所述同步分频电路；所述同步分频电路输出窗口信号和窗口长度信号至所述校准电路；所述校准电路根据所述窗口信号和窗口长度信号，通过参考时钟的跳变沿对1Hz时钟进行校准，产生校准复位信号输出；所述同步分频电路根据所述校准复位信号进行复位，并产生1Hz时钟，使其上升沿对齐所述参考时钟的对齐沿。

进一步地，所述校准复位信号为低电平有效的脉冲复位信号。

与现有技术相比，本发明技术方案的优点是：

本发明提供的一种提高1Hz时钟精度的校准方法及系统，与现有技术中相比，本发明通过提供外接晶振时钟源和比之更高精度的参考时钟，使输出的1Hz时钟自动进行边沿调整并与参考时钟跳变沿对齐，精度比照参考时钟精度，从而在不增加芯片额外功耗的前提下，大幅提高了1Hz时钟精度。

附图说明

下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：

图1为本发明实施例一提供的提高1Hz时钟精度的校准方法的流程图；

图2为本发明实施例二提供的校准电路检测时的流程图；

图3为本发明实施例三提供的校准电路检测校准方法的流程图；

图4为本发明实施例四提供的提高1Hz时钟精度的校准系统的结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

图1给出了本发明实施例一提供的提高1Hz时钟精度的校准方法的流程图，如图1所示，提高1Hz时钟精度的校准方法包括以下步骤：

110、在校准使能开关打开的情况下，同步分频电路输出窗口信号和窗口长度信号至校准电路。

其中，窗口信号包括同步分频计数器的值和参考时钟标记寄存器的值，窗口长度信号为窗口信号的长度。在整个系统复位并使能校准电路后，异步分频电路和同步分频电路开始正常工作。经同步分频电路输出的同步分频计数器的值和参考时钟标记寄存器的值和窗口信号的长度传输给校准电路。

120、校准电路根据窗口信号和窗口长度信号进行参考时钟检测或对齐沿检测。

其中，参考时钟的精度高于外接晶振时钟的精度；对齐沿为前次校准时与1Hz时钟的上升沿所对齐的参考时钟的跳变沿，该跳变沿是上升沿或下降沿中一种沿。

该步骤中，在系统复位后，校准电路开始只检测是否存在参考时钟，当检测到参考时钟时，校准电路通过参考时钟校准1Hz时钟，以使输出的1Hz时钟的上升沿对齐参考时钟的上升沿或下降沿中一种沿。随后，校准电路检测是否存在对齐沿，若检测到对齐沿，校准电路通过对齐沿校准1Hz时钟，以使输出的1Hz时钟的上升沿对齐前次校准时，输出的1Hz时钟所对齐的参考时钟的上升沿或下降沿中一种沿；若没检测到对齐沿，则再次检测是否存在参考时钟。例如，第一次校准时通过参考时钟的上升沿进行校准，再次校准时则只需检测是否存在参考时钟的上升沿，若存在，则将1Hz时钟的上升沿与参考时钟的上升沿对齐以使前后校准的频率相同，若不存在，则再次检测是否存在参考时钟。

130、校准电路在检测到参考时钟或对齐沿后，产生校准复位信号。

140、异步分频电路和同步分频电路根据校准复位信号进行复位，并由同步分频电路产生1Hz时钟，使其上升沿对齐参考时钟的对齐沿。

本实施例步骤130和步骤140中，校准电路在检测到参考时钟或对齐沿后，产生一脉冲信号，该脉冲信号同时将异步分频计数器和同步分频计数器复位，随之异步分频时钟和同步分频时钟分别置位，使得同步分频电路的输出端产生一个1Hz时钟的上升沿，该上升沿对齐参考时钟的对齐沿。

本发明实施例一提供的提高1Hz时钟精度的校准方法，与现有技术中相比，本发明通过提供外接晶振时钟源和比之更高精度的参考时钟，校准电路根据同步分频电路提供的窗口信号和窗口长度信号，通过参考时钟的跳变沿对1Hz时钟进行校准，产生校准复位信号，使输出的1Hz时钟自动进行边沿调整并与参考时钟跳变沿对齐，精度比照参考时钟精度，从而在不增加芯片额外功耗的前提下，大幅提高了1Hz时钟精度。

实施例二

图2给出了本发明实施例二提供的校准电路检测时的流程图，示例性的，本实施例异步分频电路采用值域为0～127的递增计数器，即128分频异步分频电路，同步分频电路采用值域为255～0的递减计数器，即256分频同步分频电路，晶振时钟频率为32.768KHz，参考时钟频率为50Hz。本实施例的校准方法包括：

步骤一、在校准使能开关打开的情况下，同步分频电路输出窗口信号和窗口长度信号至校准电路。

步骤二、校准电路根据窗口信号和窗口长度信号进行参考时钟检测或对齐沿检测。

步骤三、校准电路在检测到参考时钟或对齐沿后，产生校准复位信号。

步骤四、异步分频电路和同步分频电路根据校准复位信号进行复位，并由同步分频电路产生1Hz时钟，使其上升沿对齐参考时钟的对齐沿。

其中，参考图2，对于步骤二，校准电路根据窗口信号和窗口长度信号，进行参考时钟检测或对齐沿检测的操作，具体实施方式包括：

210、校准电路接收到同步分频计数器的值为6时，判断参考时钟标记寄存器的值是否为1。该步骤中，参考时钟标记寄存器的值代表参考时钟是否存在，当参考时钟标记寄存器的值为1时，存在参考时钟，当参考时钟标记寄存器的值为0时，不存在参考时钟。而在校准电路开启时，参考时钟标记寄存器默认值为0，同步分频计数器的值递减为6至0的时候会输出高电平的窗口信号，因此在校准电路接收到同步分频计数器的值为6时，开始判断是否存在参考时钟，即判断参考时钟标记寄存器的值是否为1。当判定参考时钟标记寄存器的值不为1时，执行步骤220；否则，同步分频计数器的值递减为6至2的时间段，参考时钟标记寄存器的值保持1不变，然后执行步骤230。

220、进入7时钟窗口，以进行参考时钟检测。

其中，7时钟窗口对应同步分频计数器的值递减为6至0的时间段。

230、进入3时钟窗口，以进行对齐沿检测。

该步骤中，在检测存在参考时钟后，参考时钟标记寄存器的值为1，异步分频计数器复位后继续递增，同步分频计数器复位后继续递减，当同步计数器递减为2至0的时候，同步分频电路输出高电平窗口信号。由于参考时钟标记寄存器的值为1，所以只用在3时钟窗口内检测是否存在对齐沿即可

其中，3时钟窗口对应同步分频计数器的值递减为2至0的时间段。

本发明实施例二提供的提高1Hz时钟精度的校准方法，与现有技术中相比，本发明通过提供外接晶振时钟源和比之更高精度的参考时钟，校准电路根据同步分频电路提供的窗口信号和窗口长度信号，通过参考时钟的跳变沿对1Hz时钟进行校准，产生校准复位信号，使输出的1Hz时钟自动进行边沿调整并与参考时钟跳变沿对齐，精度比照参考时钟精度，从而在不增加芯片额外功耗的前提下，大幅提高了1Hz时钟精度。

实施例三

图3给出了本发明实施例三提供的校准电路检测校准方法的流程图。本实施例以实施例二为基础，对于步骤220，进入7时钟窗口，以进行参考时钟检测的操作具体包括：

320、进入7时钟窗口，校准电路检测7时钟窗口内是否连续存在两个跳变沿。

330、当检测到7时钟窗口内不连续存在两个跳变沿，判定不存在参考时钟，将参考时钟标记寄存器置0，并进入下一周期检测校准阶段，即重复步骤310。

340、当检测到所述7时钟窗口内连续存在两个跳变沿，判定存在所述参考时钟，将所述参考时钟标记寄存器置1。

该步骤中，校准电路将参考时钟标记寄存器置1，标记存在参考时钟。

在检测存在参考时钟并将参考时钟标记寄存器置1后，依次执行步骤350、360。

350、产生校准复位信号。

示例性的，本实施例的校准复位信号为低电平有效的脉冲复位信号。

360、复位异步分频电路和同步分频电路。

该步骤中，产生的校准复位信号同时将异步分频计数器和同步分频计数器复位，随之异步分频时钟和同步分频时钟分别置位，使得同步分频电路的输出端产生一个1Hz时钟的上升沿，该上升沿对齐参考时钟的对齐沿。

另外，对于步骤230，进入3时钟窗口，以进行对齐沿检测的操作具体包括：

370、进入3时钟窗口，校准电路检测3时钟窗口内是否存在前次校准时，与1Hz时钟的上升沿所对齐的跳变沿。

380、当检测到3时钟窗口内不存在跳变沿，判定不存在对齐沿，将参考时钟标记寄存器置0，并进入下一周期检测校准阶段，即重复步骤310。

当检测到3时钟窗口内存在所述跳变沿，判定存在对齐沿，依次执行上述步骤350、360。

该步骤中，检测3时钟窗口内存在对齐沿后，校准电路将1Hz时钟的上升沿对齐对齐沿。

另外，在校准电路开启以及存在参考时钟的情况下，本实施例通过异步分频电路输出的256Hz的异步分频时钟可作为其他功能模块电路的时钟源，在参考时钟撤消后，1Hz时钟自动使用分频电路输出，不会消失。

本发明实施例三提供的提高1Hz时钟精度的校准方法，与现有技术中相比，本发明通过提供外接晶振时钟源和比之更高精度的参考时钟，校准电路根据同步分频电路提供的窗口信号和窗口长度信号，通过参考时钟的跳变沿对1Hz时钟进行校准，产生校准复位信号，使输出的1Hz时钟自动进行边沿调整并与参考时钟跳变沿对齐，精度比照参考时钟精度，从而在不增加芯片额外功耗的前提下，大幅提高了1Hz时钟精度。同时，校准电路的关闭不影响分频时钟的输出，使时钟正常运行。

实施例四

图4给出了本发明实施例四提供的提高1Hz时钟精度的校准系统的结构框图，如图4所示，该系统包括：校准使能开关10、校准电路11、参考时钟12、晶振时钟13、异步分频电路14、同步分频电路15。

当校准使能开关打开时，异步分频电路接收外部晶振时钟信号并进行分频，以形成异步分频时钟信号并传输至同步分频电路；同步分频电路输出窗口信号和窗口长度信号至校准电路；校准电路根据窗口信号和窗口长度信号，通过参考时钟的跳变沿对1Hz时钟进行校准，产生校准复位信号输出；同步分频电路根据校准复位信号进行复位，并产生1Hz时钟，使其上升沿对齐参考时钟的对齐沿。

其中，窗口信号包括同步分频计数器的值和参考时钟标记寄存器的值，窗口长度信号为窗口信号的长度，对齐沿为前次校准时与1Hz时钟的上升沿所对齐的参考时钟的跳变沿。校准复位信号为低电平有效的脉冲复位信号。

当校准使能开关关闭时，该系统自动使用分频电路产生1Hz时钟。即异步分频电路接收外部时钟信号并进行分频，以形成异步分频时钟信号并传输至同步分频电路；同步分频电路对异步分频时钟信号进行分频，以形成1Hz时钟信号并传输至时钟寄存器。

另外，校准电路还用于将参考时钟标记寄存器置1或置0以及检测时钟窗口内跳变沿的情况；其中跳变沿的情况包括是否连续存在两个跳变沿和是否存在对齐沿。

示例性的，本实施例中，参考时钟的频率为50Hz，晶振时钟的频率为32.768KHz，异步分频电路采用128异步分频器，同步分频电路采用256同步分频器；异步分频电路采用递增计数器，同步分频电路采用递减计数器。

本发明实施例四为系统实施例，本发明方法实施例与系统实施例属于同一构思，在系统实施例中未详尽描述的细节内容，可以参考上述方法实施例，此处不再赘述。

本发明实施例四提供的提高1Hz时钟精度的校准系统，与现有技术中相比，本发明通过提供外接晶振时钟源和比之更高精度的参考时钟，校准电路根据同步分频电路提供的窗口信号和窗口长度信号，通过参考时钟的跳变沿对1Hz时钟进行校准，产生校准复位信号，使输出的1Hz时钟自动进行边沿调整并与参考时钟跳变沿对齐，精度比照参考时钟精度，从而在不增加芯片额外功耗的前提下，大幅提高了1Hz时钟精度。同时，校准电路的关闭不影响分频时钟的输出，使时钟正常运行。

上述仅对本发明中的具体实施例加以说明，但并不能作为本发明的保护范围，凡是依据本发明中的设计精神所作出的等效变化或修饰或等比例放大或缩小等，均应认为落入本发明的保护范围。

Claims (9)

1.一种提高1Hz时钟精度的校准方法，其特征在于，包括如下步骤：

在校准使能开关打开的情况下，同步分频电路输出窗口信号和窗口长度信号至校准电路；

所述校准电路根据所述窗口信号和窗口长度信号，进行参考时钟检测或对齐沿检测；

所述校准电路在检测到参考时钟或对齐沿后，产生校准复位信号；

所述异步分频电路和同步分频电路根据所述校准复位信号进行复位，并由同步分频电路产生1Hz时钟，使其上升沿对齐所述参考时钟的对齐沿。

2.根据权利要求1所述的提高1Hz时钟精度的校准方法，其特征在于，所述窗口信号包括：同步分频计数器的值和参考时钟标记寄存器的值；

所述窗口长度信号为所述窗口信号的长度；

所述对齐沿为前次校准时，与1Hz时钟的上升沿所对齐的参考时钟的跳变沿。

3.根据权利要求2所述的提高1Hz时钟精度的校准方法，其特征在于，所述校准电路根据所述窗口信号和窗口长度信号，进行参考时钟检测或对齐沿检测包括：

校准电路接收到同步分频计数器的值为6时，判断所述参考时钟标记寄存器的值是否为1；

当判定所述参考时钟标记寄存器的值不为1时，进入7时钟窗口，以进行所述参考时钟检测，其中，所述7时钟窗口对应同步分频计数器的值递减为6至0的时间段；

当判定所述参考时钟标记寄存器的值为1时，同步分频计数器的值递减为6至2的时间段，参考时钟标记寄存器的值保持1不变，然后进入3时钟窗口，以进行所述对齐沿检测，其中，所述3时钟窗口对应同步分频计数器的值递减为2至0的时间段。

4.根据权利要求3所述的提高1Hz时钟精度的校准方法，其特征在于，所述参考时钟检测包括：

检测所述7时钟窗口内是否连续存在两个跳变沿；

当检测到所述7时钟窗口内不连续存在两个跳变沿，判定不存在所述参考时钟，将所述参考时钟标记寄存器置0，并进入下一周期检测校准阶段；

当检测到所述7时钟窗口内连续存在两个跳变沿，判定存在所述参考时钟，将所述参考时钟标记寄存器置1。

5.根据权利要求3所述的提高1Hz时钟精度的校准方法，其特征在于，所述对齐沿检测包括：

检测所述3时钟窗口内是否存在前次校准时，与1Hz时钟的上升沿所对齐的跳变沿；

当检测到所述3时钟窗口内不存在所述跳变沿，判定不存在所述对齐沿，将所述参考时钟标记寄存器置0，并进入下一周期检测校准阶段；

当检测到所述3时钟窗口内存在所述跳变沿，判定存在所述对齐沿。

6.根据权利要求1所述的提高1Hz时钟精度的校准方法，其特征在于，所述参考时钟的频率为50Hz，所述异步分频电路采用128异步分频器，所述同步分频电路采用256同步分频器。

7.根据权利要求1所述的提高1Hz时钟精度的校准方法，其特征在于，所述校准复位信号为低电平有效的脉冲复位信号。

8.一种提高1Hz时钟精度的校准系统，其特征在于，包括：校准使能开关、参考时钟、校准电路、晶振时钟、同步分频电路、异步分频电路；

当所述校准使能开关打开时，所述异步分频电路接收外部晶振时钟信号并进行分频，以形成异步分频时钟信号并传输至所述同步分频电路；所述同步分频电路输出窗口信号和窗口长度信号至所述校准电路；所述校准电路根据所述窗口信号和窗口长度信号，通过参考时钟的跳变沿对1Hz时钟进行校准，产生校准复位信号输出；所述同步分频电路根据所述校准复位信号进行复位，并产生1Hz时钟，使其上升沿对齐所述参考时钟的对齐沿。

9.根据权利要求8所述的提高1Hz时钟精度的校准系统，其特征在于，所述校准复位信号为低电平有效的脉冲复位信号。