CN103647552A

CN103647552A - 一种时钟频率检测电路

Info

Publication number: CN103647552A
Application number: CN201310637010.1A
Authority: CN
Inventors: 匙嘉敏; 王延斌
Original assignee: Beijing CEC Huada Electronic Design Co Ltd
Current assignee: Beijing CEC Huada Electronic Design Co Ltd
Priority date: 2013-12-03
Filing date: 2013-12-03
Publication date: 2014-03-19

Abstract

本发明提出一种时钟频率检测电路，由模拟频率检测模块和数字频率检测模块组成，模拟频率检测模块提供受工艺影响偏差的频率检测，数字频率检测模块在模拟频率检测模块频率检测的基础上进一步提高频率检测精度，实现更高精度的频率检测。此频率检测电路的频率检测精度不依赖于工艺偏差而主要依赖于基准时钟的频率精度。

Description

一种时钟频率检测电路

技术领域：

本发明涉及一种时钟频率检测电路结构。

背景技术：

时钟频率检测电路可对芯片工作时钟频率进行检测，当时钟频率高于或低于一定频率阈值时，输出高频或低频检测异常指示信号。因此，时钟频率检测电路可应用于对安全性和稳定性要求较高的芯片系统中，防止系统出现因时钟频率异常而导致的安全性和稳定性问题。

时钟频率检测电路如果由模拟电路实现，频率检测点的精度受工艺、温度及电压条件影响，存在比较大的偏差，造成频率检测点范围偏大。如果由数字电路实现，受数字电路采样精度的影响，如果时钟频率超出一定范围，会导致输出错误，不能对所有时钟频率异常条件进行检测。因此，实现一种有较高精度的频率检测电路、满足应用需要成为迫切需要解决的问题。

本发明提出的一种时钟频率检测电路结构，可提高模拟频率检测模块的频率检测精度，克服其频率检测点受工艺等条件影响较大的缺点，同时可获得较高的频率检测精度。

发明内容：

本发明的目的是解决时钟频率检测精度问题，提供一种时钟频率检测电路结构，其主要包括三部分：模拟频率检测模块、基准时钟产生模块及数字频率检测模块，如图1所示。

模拟频率检测模块对任何输入时钟进行频率检测，由模拟电路实现，利用单稳态触发电路来实现频率的检测，对外部时钟的高频或低频进行频率检测；其频率检测包含两部分，高频检测电路和低频检测电路。高频检测和低频检测两部分电路同时工作，检测时钟频率高于某一高频时钟检测点或时钟频率低于某一低频时钟检测点，则产生基于基准时钟域的同步复位信号，用于对数字频率检测模块进行复位，则整个频率检测电路输出有效的系统复位信号。当时钟输入频率过高(＞famax)或过低(＜famin)都输出有效的复位信号RST。要求模拟频率检测模块高频检测点famax应小于2倍基准时钟频率。

基准时钟产生模块用于产生基准时钟；

数字频率检测模块也实现对输入时钟的频率检测，但由于其高频检测功能对输入时钟是有要求的，不能高于基准时钟频率的2倍(2*fb)，因此高频检测时，如输入时钟高于基准时钟2倍(2*fb)，模拟检测模块输出有效的FDAH或FDAL，使数字频率检测模块处于复位状态。

数字频率检测模块内部结构，如图2所示。其内部主要由时钟分频电路，电平计数器和比较器组成。时钟分频电路对待检测时钟进行同步分频，计数器采用基准时钟作为工作时钟，对分频后的待检测时钟的高、低电平长度进行计数，计数值与期望值进行比较以判定待检测时钟频率是否超出或低于某一时钟频率，如判断待检测时钟频率超出或低于某一时钟频率则输出有效的系统复位信号。

时钟分频电路实现对输入时钟的N分频，电平计数器对分频后时钟的高电平和低电平分别进行计数，计数值分别与高频和低频检测点标准值进行比较，如计数值小于高频检测点标准值表示输入时钟频率已超出高频检测点，如计数值大于低频检测点标准值表示输入时钟频率已低于低频检测点。整个数字频率检测模块使用模拟频率检测模块输出的RST作为复位信号。输入时钟CLK作为待检测时钟信号，只在分频电路内作为时钟信号使用，模块内其他电路均使用基准时钟CLKB作为时钟信号。

假设外部输入时钟频率为f，由于基准时钟与输入时钟为异步时钟，电平计数器对分频后时钟的高电平或低电平进行计数的计数值存在1个周期的偏差，因此电平计数器的计数值应为：[(N*fb)/f]或[(N*fb)/f]+1。电平计数器的计数误差可直接影响数字频率检测的精度，当外部时钟分频比N值越大，计数周期越长，则1个周期的计数偏差带来的频率检测点精度误差越小，频率检测点精度越高。另外，基准时钟的精度是电平计数器计数精度的一个重要影响因素，基准时钟越精确电平计数器的计数误差越小，则频率检测点精度越高。

附图说明：

图1频率检测电路结构框图

图2数字频率检测电路结构图

图3高频检测时序图

具体实施方式：

下面结合附图具体介绍电路实现结构，如图1所示。当外部输入时钟频率f＜famax，且时钟频率f＞fmax时，FDDH输出高电平，使得FDH输出高电平，指示输入时钟频率超出频率上限值，电路内部各节点波形如图3所示。当外部输入时钟频率f＞famax时，FDAH输出高电平，整个数字频率检测模块处于复位状态，FDDH和FDDL输出低电平，FDAH经过或门使得FDH输出高电平，指示输入时钟频率超出频率上限值。当输入时钟频率f＜fmin，且满足f＞famin时，FDDL输出高电平，使得FDL输出高电平，指示输入时钟频率低于频率下限值。当外部输入时钟频率f＜famin时，FDAL输出高电平，整个数字频率检测模块处于复位状态，FDDH和FDDL输出低电平，FDAL经过或门使得FDL输出高电平，指示输入时钟频率低于频率下限值。

需要特别说明的是famin和famax分别为模拟频率检测模块的频率检测下限值和上限值。而fmin和fmax分别为数字频率检测模块也是整个频率检测模块的频率检测下限值和上限值。模块频率检测点设置需满足一定条件，即：famax＜2*fmax，且famin＜fmin。

应当理解的是，本实施例仅供说明本发明之用，而非对本发明的限制。有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变换或变化，因此所有等同的技术方案也应该属于本发明的范畴由各权力要求限定。

Claims

1.一种频率检测电路，其特征在于包括三部分：模拟频率检测模块、基准时钟产生模块及数字频率检测模块，其中：

模拟频率检测模块由模拟电路实现，利用单稳态触发电路来实现频率的检测，对外部时钟的高频或低频进行频率检测；

基准时钟产生模块用于产生基准时钟；

数字频率检测模块使用基准时钟作为工作时钟，对待检测时钟进行频率检测，由时钟分频电路，计数器和比较器组成，时钟分频电路对待检测时钟进行同步分频，计数器采用基准时钟作为工作时钟，对分频后的待检测时钟的高、低电平长度进行计数，计数值与期望值进行比较以判定待检测时钟频率是否超出或低于某一时钟频率，如判断待检测时钟频率超出或低于某一时钟频率则输出有效的系统复位信号。

2.如权利要求1所述的电路，其特征在于模拟频率检测模块对外部时钟频率进行检测，如检测时钟频率高于某一高频时钟检测点或时钟频率低于某一低频时钟检测点，则产生基于基准时钟域的同步复位信号，用于对数字频率检测模块进行复位，则整个频率检测电路输出有效的系统复位信号。

3.如权利要求1所述的电路，其特征在于数字频率检测模块分频电路的分频比值大小影响输出响应时间和频率检测精度，分频比值越大则输出响应时间越长，而频率检测精度越高。

4.如权利要求1所述的电路，其特征在于频率检测点偏差不受工艺条件的影响，且待检测时钟频率范围不受限制。

5.如权利要求1所述的电路，其特征在于基准时钟频率精度越高，则频率检测精度越高。