CN106160735B - 读出系统 - Google Patents
读出系统 Download PDFInfo
- Publication number
- CN106160735B CN106160735B CN201510133438.1A CN201510133438A CN106160735B CN 106160735 B CN106160735 B CN 106160735B CN 201510133438 A CN201510133438 A CN 201510133438A CN 106160735 B CN106160735 B CN 106160735B
- Authority
- CN
- China
- Prior art keywords
- signal
- voltage signal
- delay
- electrically connected
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007613 environmental effect Effects 0.000 claims abstract description 68
- 239000003990 capacitor Substances 0.000 claims description 111
- 230000006698 induction Effects 0.000 claims description 71
- 238000012544 monitoring process Methods 0.000 claims description 34
- 230000010355 oscillation Effects 0.000 claims description 21
- 230000001133 acceleration Effects 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 9
- 230000002596 correlated effect Effects 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 230000002618 waking effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000001934 delay Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 8
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 6
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 6
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 6
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 101001122448 Rattus norvegicus Nociceptin receptor Proteins 0.000 description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种读出系统，用于产生一个相关于一个环境参数的输出码，并包含一个感应模块及一个读出模块。该读出模块包括一个第一延迟锁定回路及一个读出电路。该感应模块根据该环境参数及一个输入电压信号产生二个信号。该二个信号的正缘间具有一个相关于该环境参数值的第一时间差。该第一延迟锁定回路将该二个信号中的领先者延迟一个相关于一个预定环境参数值的校正时间，以产生另二个信号。该读出电路将该另二个信号的正缘间的第二时间差，转换成该输出码。通过校正时间的延迟，使得即使每一读出系统因为制程而在相同环境参数值而有不同的第一时间差，但都能得到相同的输出码。
Description
技术领域
本发明涉及一种读出系统，特别是涉及一种具有校正及省电功能的读出系统。
背景技术
参阅图1，一种以往的读出系统9，包含一个感应模块91、一个转换电路92及一个仿真数字转换器(Analog to Digital Converter；ADC)93。
该感应模块91用于感测一个环境参数，例如加速度、温度、湿度等，并包括一个可变电容器(图未示)，该可变电容器根据该环境参数值，例如加速度的变化量、温度的大小、湿度的大小等，改变其电容的大小。
该转换电路92侦测该感应模块91的该可变电容器的电容，并据以产生一个模拟电压信号，该模拟电压信号的振幅大小正比于该电容的大小。
该仿真数字转换器93接收来自该转换电路91的该模拟电压信号，并将该模拟电压信号转换成一个数字的输出码而输出。
该以往的读出系统9的感应模块91的可变电容器会因为制程的漂移(processvariation)，使得该读出系统9在大量生产时，出现每一个读出系统9的可变电容器的电容大小不同的现象，导致在相同的环境参数下，每一个读出系统9所感测到的输出码却不相同的错误。
发明内容
本发明的目的在于提供一种具有校正及省电功能的读出系统。
本发明提供一种读出系统用于产生一个相关于一个环境参数的输出码，并包含一个感应模块及一个读出模块。该读出模块包括一个第一延迟锁定回路及一个读出电路。
该感应模块适于感测该环境参数且接收一个输入电压信号，并根据所感测的环境参数及该输入电压信号产生一个第一电压信号及一个第二电压信号。该第一电压信号及该第二电压信号的正缘间具有一个相关于该环境参数值的第一时间差。
该第一延迟锁定回路电连接该感应模块，并接收来自该感应模块的该第一电压信号及该第二电压信号，且将该第一电压信号与该第二电压信号中的落后者输出作为一个第三电压信号，还将该第一电压信号与该第二电压信号中的领先者延迟一个相关于一个预定环境参数值的校正时间后，输出作为一个第四电压信号，还同时输出一个校正信号。
该读出电路电连接该第一延迟锁定回路，并接收来自该第一延迟锁定回路的该第三电压信号与该第四电压信号、及该输入电压信号，且根据该输入电压信号，将该第三电压信号与该第四电压信号的正缘间的第二时间差，转换成该输出码，该输出码的值相关于该第二时间差。
本发明还提供一种读出系统用于产生一个相关于一个环境参数的输出码，并包含一个感应模块及一个读出模块。该读出模块包括一个读出电路及一个监控电路。
该感应模块适于感测该环境参数且接收一个输入电压信号，并根据所感测的环境参数及该输入电压信号产生一个第一电压信号及一个第二电压信号，该第一电压信号及该第二电压信号的正缘间具有一个相关于该环境参数值的第一时间差。
该读出电路电连接该感应模块，并接收来自该感应模块的该第一电压信号及该第二电压信号、及该输入电压信号，且根据该输入电压信号及一个唤醒信号，决定是否将该第一电压信号与该第二电压信号的正缘间的第二时间差，转换成该输出码，该输出码的值相关于该第二时间差。
该监控电路电连接该感应模块以接收该第一电压信号及该第二电压信号，并根据该第一电压信号及该第二电压信号产生该唤醒信号并将该唤醒信号传送至该读出电路。
本发明的有益效果是通过该第一延迟锁定回路将信号延迟该校正时间所作的校正，使得即使每一个读出系统的感应模块会因为制程而在相同环境参数值而有不同的第一时间差，但都能得到相同的输出码。且通过该监控电路判断该环境参数值的变化量是否在一个预设范围内，以控制该读出模块是否转换出该输出码而能省电。
附图说明
图1是一个方块图，说明一种以往的读出系统；
图2是一个电路示意图，说明本发明读出系统的一个第一实施例；
图3是一个电路示意图，说明该第一实施例的延迟电路；
图4是一个电路示意图，说明该第一实施例的读出电路；
图5是一个电路示意图，说明该第一实施例的监控电路；
图6是一个时序示意图，说明该第一实施例的读出模块操作在一个校正模式的信号的关系；
图7是一个时序示意图，说明该第一实施例的读出模块操作在一个正常模式的信号的关系；
图8是一个时序示意图，说明分别在一个稳定环境及一个第一假设环境时，该第一实施例的监控电路的信号的关系；
图9是一个时序示意图，说明在一个第二假设环境时，该第一实施例的监控电路的信号的关系；
图10是一个时序示意图，说明在一个第三假设环境时，该第一实施例的监控电路的信号的关系；
图11是一个电路示意图，说明本发明读出系统的一个第二实施例；
图12是一个电路示意图，说明本发明读出系统的一个第三实施例；
图13是一个电路示意图，说明本发明读出系统的一个第四实施例。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
在本发明被详细描述前，应当注意在以下的说明内容中，类似的元件以相同的编号来表示。
参阅图2，本发明读出系统的第一实施例用于产生一个相关于一个环境参数的输出码DOUT，并包含一个感应模块1及一个读出模块2。该读出模块2包括一个第一延迟锁定回路(Delay-Locked Loop；DLL)21、一个读出电路22及一个监控电路23。该环境参数例如为加速度、湿度、温度等，该输出码DOUT的值反映该环境参数值的大小或变化量。在本实施例中，该环境参数是该感应模块1所处的湿度，该输出码DOUT的值反映该湿度的大小。
该感应模块1适于感测该环境参数且接收一个矩形波(Rectangular Wave)的输入电压信号VIN，并根据所感测的环境参数及该输入电压信号VIN产生一个矩形波的第一电压信号V1及一个矩形波的第二电压信号V2。该第一电压信号V1及该第二电压信号V2的正缘间具有一个相关于该环境参数值的第一时间差。
该感应模块1接收该输入电压信号VIN并输出作为该第二电压信号V2，且包括一个第一电阻器R1、一个第一电容器C1及一个第一比较器11。该第一电阻器R1具有一个适于接收该输入电压信号VIN且输出该第二电压信号V2的第一端、及一个第二端。该第一电容器C1具有一个电连接该第一电阻器R1的该第二端的第一端、及一个接地的第二端，该第一电容器C1的电容相关于该当前环境参数值，例如湿度越大，该电容越大。该第一比较器11具有一个电连接该第一电容器C1的第一端的输入端、及一个输出该第一电压信号V1的输出端。
该第一比较器11的输入端接收该第一电容器C1的第一端及第二端间的跨压VA，且当该跨压VA大于一个临界值时，该第一电压信号V1为逻辑1，当该跨压小于该临界值时，该第一电压信号V1为逻辑0。在本实施例中，该第一比较器11是一个施密特触发器(SchmittTrigger)，该临界值介于零电位及一个电源电位间。在其他实施例中，该第一比较器11也可以是其他种类的比较电路。
当该输入电压信号VIN由逻辑0变为逻辑1(正缘)时，该第一电容器C1的二端的跨压VA由代表逻辑0的零电位，慢慢充电至代表逻辑1的该电源电位，因此，在本实施例中，该第二电压信号V2的正缘一定会领先该第一电压信号V1的正缘。由于该第一电阻器R1及该第一电容器C1所形成的时间常数(Time Constant)是该电阻与该电容的乘积，又因为该第一电容器C1的电容相关于该湿度的大小，因此，该第一电容器C1的二端的跨压VA由零电位充电至该电源电位的充电时间也会相关于该湿度的大小，进而使得该第一时间差的大小相关于该环境参数值的大小。
该读出模块2的该第一延迟锁定回路21电连接该感应模块1，并接收来自该感应模块1的该第一电压信号V1及该第二电压信号V2，且将该第一电压信号V1与该第二电压信号V2中的落后者输出作为一个第三电压信号V3，还将其中的领先者延迟一个相关于一个预定环境参数值的校正时间后，输出作为一个第四电压信号V4，还同时输出一个校正信号LOCK。在本实施例中，因为该第二电压信号V2的正缘一定会领先该第一电压信号V1的正缘，因此，该第一电压信号V1直接被输出为该第三电压信号V3。
该第一延迟锁定回路21包含一个延迟电路211、一个相位侦测器(PhaseDetector；PD)212及一个判断单元213。该延迟电路211电连接该感应模块1的第一电阻器R1的第一端用于接收该第二电压信号V2，且根据一个控制信号SC1决定该校正时间以便产生该第四电压信号V4。
参阅图3，该延迟电路211包括N个串接的延迟单元(Delay Cell)214。该控制信号SC具有2N位(bit)，其中N位的逻辑值为另外N位的逻辑值的反向。第一个延迟单元214根据该控制信号SC[0]及其反向逻辑值，决定将一个输入信号反向再输出至第二个延迟单元214且将来自第二个延迟单元214的信号反向再输出为一个输出信号，或将该输入信号延迟后再输出为该输出信号。第K个延迟单元214根据该控制信号SC[K-1]及其反向逻辑值，决定将来自第K-1个延迟单元214的信号反向再输出至第K+1个延迟单元214且将来自第K+1个延迟单元214的信号反向再输出至第K-1个延迟单元214，或将来自第K-1个延迟单元214的信号延迟后再输出至第K-1个延迟单元214，K＝1、2…N-1。第N个延迟单元214根据该控制信号SC[N-1]及其反向逻辑值，决定将来自第N-1个延迟单元214的信号延迟后再输出至第N-1个延迟单元214。
为方便说明起见，以N＝4为例说明该延迟电路211的运作，当该控制信号SC[3:0]＝1111时，该输入信号经由四个延迟单元214的延迟而为该输出信号，当该控制信号SC[3:0]＝0111时，该输入信号经由三个延迟单元214的延迟而为该输出信号。因此，该延迟电路211根据该控制信号SC1，能控制该输入信号所经过的所述延迟单元214的数量，且每一个延迟单元214能将信号延迟相同的单位时间，也就能控制该输入信号延迟多少单位时间而输出为该输出信号。所以，该延迟电路211能根据该控制信号SC1，将该第二电压信号V2延迟该校正时间而输出为该第四电压信号V4，且控制该校正时间的大小。
特别值得一提的是：在本实施例中，每一个延迟单元214由四个与非门(NANDGate)所组成，在其他实施例中，每一个延迟单元214也可由其他现有技术的逻辑元件所组成。
参阅图2，该相位侦测器212电连接该感应模块1的第一比较器11的输出端以接收作为该第三电压信号V3的该第一电压信号V1，还电连接该延迟电路211以接收该第四电压信号V4，且侦测该第三电压信号V3及该第四电压信号V4的相位，并据以产生一个输出信号。
在本实施例中，该相位侦测器212为一个D型正反器(D Flip-Flop；DFF)，并具有一个接收该第三电压信号V3的时脉端CLK、一个接收该第四电压信号V4的数据端D及一个输出该输出信号的输出端Q。当该第四电压信号V4的正缘领先该第三电压信号V3的正缘时，该输出信号为逻辑1。当该第四电压信号V4的正缘落后该第三电压信号V3的正缘时，该输出信号为逻辑0。
该判断单元213电连接该相位侦测器212及该延迟电路211，并接收来自该相位侦测器212的该输出信号，且根据该输出信号产生该控制信号SC1及该校正信号LOCK，还将该控制信号SC1输出至该延迟电路211。
该读出模块2的该读出电路22电连接该第一延迟锁定回路21，并接收来自该第一延迟锁定回路21的该第三电压信号V3与该第四电压信号V4及该输入电压信号VIN，且根据该输入电压信号VIN及来自该监控电路23的一个唤醒信号VW，决定是否将该第三电压信号V3与该第四电压信号V4的正缘间的第二时间差，转换成该输出码DOUT，该输出码DOUT的值相关于该第二时间差。
参阅图4，该读出电路22包含一个异或门(XOR Gate)XOR1、一个与门(AND Gate)AND1、一个数字控制振荡器(Digital Controlled Oscillator；DCO)DCO及一个计数器(Counter)222。
该异或门XOR1电连接该第一延迟锁定回路21以接收该第三电压信号V3及该第四电压信号V4，且将该第三电压信号V3及该第四电压信号V4作异或运算后，产生一个输出信号VB。在本实施例中，当该输出信号VB为逻辑1时的持续时间即为该第二时间差。
该与门AND1电连接该异或门XOR1，并接收该输入电压信号VIN及来自该异或门XOR1的输出信号VB，且将该输入电压信号VIN及该输出信号VB作与运算后，产生一个输出信号VC。
该数字控制振荡器DCO电连接该与门AND1以接收该与门AND1的输出信号VC，且根据该输出信号VC及来自该监控电路23的该唤醒信号VW决定是否产生一个振荡输出信号VD。在本实施例中，当该输出信号VC及该唤醒信号VW都为逻辑1时，该数字控制振荡器DCO才会产生该振荡输出信号VD，否则，该振荡输出信号都保持在逻辑0或逻辑1。
该数字控制振荡器DCO包括一个与门AND2、一个与非门NAND1及一个延迟电路221。该与门AND2接收来自该读出电路22的该与门AND1的输出信号VC、及来自该延迟电路221的一个输出信号VE，并将其作与运算后，产生一个输出信号VF。该与非门NAND1接收来自该与门AND2的该输出信号VF及来自该监控电路23的该唤醒信号VW，并将其作与非运算后，产生该振荡输出信号VD。该延迟电路221接收来自该与非门NAND1的该振荡输出信号VD，将该振荡输出信号VD延迟一个第一参数时间而输出为该延迟电路221的该输出信号VE。
参阅图3与图4，该数字控制振荡器DCO的该延迟电路221的架构如图3所示，但要特别注意的是：该数字控制振荡器DCO的该延迟电路221及该第一延迟锁定回路21的该延迟电路211所具有的所述延迟单元214的数量，不一定会相同。此外，该数字控制振荡器DCO的该延迟电路221可通过一个控制信号SC2决定该第一参数时间，而决定该数字控制振荡器DCO所产生的该振荡输出信号VD的振荡频率，且该控制信号SC2可以由其它外部电路控制，也可以直接给予一个固定参数值。
参阅图4，该计数器222电连接数字控制振荡器DCO，并接收该输入电压信号VIN及来自该数字控制振荡器DCO的振荡输出信号VD，且根据该输入电压信号VIN及该振荡输出信号VD产生该输出码DOUT。
当该输入电压信号VIN为逻辑0时，该计数器222的输出码DOUT的值被重设为零。当该输入电压信号VIN为逻辑1且该振荡输出信号VD的正缘时，该计数器222将该输出码DOUT的值加1，以计算该振荡输出信号VD总共有多少个正缘。由于该振荡输出信号VD的频率为可控制的已知参数，且只会在该输出信号VC及该唤醒信号VW都为逻辑1时振荡，因此，通过该输出码DOUT能获得该第二时间差的大小，再通过该第二时间差及湿度的对应关系，即能获得该湿度的大小。
参阅图2与图5，该监控电路23电连接该第一延迟锁定回路21及以接收该校正信号LOCK、该第三电压信号V3及该第四电压信号V4，并根据该校正信号LOCK、该第三电压信号V3及该第四电压信号V4产生该唤醒信号VW。该监控电路23包含一个第二延迟锁定回路231及一个侦测单元236。
该第二延迟锁定回路231电连接该第一延迟锁定回路21以接收该第三电压信号V3及该第四电压信号V4，且将该第三电压信号V3输出作为一个第五电压信号V5，还将该第四电压信号V4延迟一个相关于一个之前环境参数值的稳定时间后，输出作为一个第六电压信号V6。
该第二延迟锁定回路231包括一个延迟电路232、一个相位侦测器233及一个判断单元234。该延迟电路232电连接该第一延迟锁定回路21以接收该第三电压信号V3，并根据一个控制信号SC3决定该稳定时间以便产生该第六电压信号V6。再参阅图3，该延迟电路232的架构如图3所示，但要特别注意的是：该第二延迟锁定回路231的该延迟电路232及该第一延迟锁定回路21的该延迟电路211所具有的所述延迟单元214的数量，不一定会相同。
参阅图2与图5，该相位侦测器233电连接该第一延迟锁定回路21以接收作为该第五电压信号V5的该第三电压信号V3，还电连接该延迟电路232以接收该第六电压信号V6，且侦测该第五电压信号V5及该第六电压信号V6的相位，并据以产生一个输出信号。在本实施例中，该第二延迟锁定回路231的该相位侦测器233与该第一延迟锁定回路21的该相位侦测器212相同，都是一个D型正反器(DFF)，并具有一个接收该第五电压信号V5的时脉端CLK、一个接收该第六电压信号V6的数据端D及一个输出该输出信号的输出端Q。
该判断单元234电连接该相位侦测器233及该延迟电路232，并接收来自该相位侦测器233的该输出信号，且根据该输出信号产生该控制信号SC3，还将该控制信号SC3输出至该延迟电路232。
参阅图5，该侦测单元236包括一个第一延迟电路237、一个第二延迟电路238、一个第一正反器DFF1、一个第二正反器DFF2及一个与非门NAND2。
该第一延迟电路237电连接该第二延迟锁定回路231以接收该第五电压信号V5，并将该第五电压信号V5延迟一个第一延迟时间后而输出作为一个第一信号V5D。
该第二延迟电路238电连接该第二延迟锁定回路231以接收该第六电压信号V6，并将该第六电压信号V6延迟一个第二延迟时间后而输出作为一个第二信号V6D。再参阅图3，该第一延迟电路237及该第二延迟电路238的架构都如图3所示，但要特别注意的是：该第一延迟电路237、该第二延迟电路238及该第一延迟锁定回路21的该延迟电路211分别所具有的所述延迟单元214的数量，不一定会相同。此外，该第一延迟电路237及该第二延迟电路238可分别通过二个控制信号SC4、SC5分别决定该第一延迟时间及该第二延迟时间，且所述控制信号SC4、SC5可以由其它外部电路控制，也可以直接给予一个固定参数值。
参阅图5，该第一正反器DFF1电连接该第一延迟锁定回路21、该第二延迟锁定回路231及该第一延迟电路237，并具有一个接收该第一信号V5D的时脉端CLK、一个接收该第六电压信号V6的数据端D、一个接收该校正信号LOCK的重设端、及一个产生一个第三信号的输出端Q。
该第二正反器DFF2电连接该第一延迟锁定回路21、该第二延迟锁定回路231及该第二延迟电路238，并具有一个接收该第二信号V6D的时脉端CLK、一个接收该第五电压信号V5的数据端D、一个接收该校正信号LOCK的重设端及一个产生一个第四信号的输出端Q。在本实施例中，该第一正反器DFF1及该第二正反器DFF2都是一个D型正反器(DFF)。
该与非门NAND2，电连接该第一正反器DFF1及该第二正反器DFF2以接收该第三信号及该第四信号，并将该第三信号及该第四信号作与非运算后，产生该唤醒信号VW。
参阅图2与图5，该读出模块2可操作在一个校正模式、一个正常模式及一个省电模式中的一个。当操作在该校正模式时，该感应模块1处于该预定环境参数值，如湿度为零的环境，该校正信号LOCK具有一个第一逻辑值，如逻辑0，且该第一延迟锁定回路21使该第三电压信号V3与该第四电压信号V4同相(in-phase)，并且该校正时间等于该第一时间差，且该输出码DOUT的值为零。
当操作在该正常模式时，该校正信号LOCK具有一个不同于该第一逻辑值的第二逻辑值，如逻辑1，且该监控电路23根据该第三电压信号V3及该第四电压信号V4判断该环境参数值的变化量不在一个预设范围内。此时，该唤醒信号VW具有一个第四逻辑值，如逻辑1，该读出电路22转换该输出码DOUT，且该输出码DOUT的值相关于当前的环境参数值。
当操作在该省电模式时，该监控电路23根据该第三电压信号V3及该第四电压信号V4判断该环境参数值的变化量是在该预设范围内。此时，该唤醒信号VW具有一个不同于该第四逻辑值的第三逻辑值，如逻辑0，该读出电路22不转换该输出码DOUT而不耗电。
参阅图2、图4与图6，图6说明该第一实施例的读出模块2操作在该校正模式时的信号的关系，为方便说明起见，图6的该矩形波的输入电压信号VIN仅画出一个正缘的时序变化。该感应模块1处于湿度为零的环境，该第一电容器C1的电容为第一参考值，此时，该第一电压信号V1的正缘相对该第二电压信号V2的正缘落后该第一时间差(其大小为T1)，且假设此时的该延迟电路211的所造成的延迟时间为T2，则该第三电压信号V3的正缘相对该第四电压信号V4的正缘落后一个时间差为T1-T2。
该第一延迟锁定回路21的该相位侦测器212的该输出信号为逻辑1，该第一延迟锁定回路21的该判断单元213根据该输出信号为逻辑1调整该控制信号SC1，以控制该延迟电路211所造成的延迟时间(其大小为T2)变大，进而使该第四电压信号V4的正缘相对该第三电压信号V3的正缘的领先时间缩小。相反地，若该相位侦测器212的该输出信号为逻辑0，该判断单元213根据该输出信号为逻辑0调整该控制信号SC1，以控制该延迟电路211所造成的延迟时间(其大小为T2)变小，进而使该第四电压信号V4的正缘相对该第三电压信号V3的正缘的落后时间缩小。
换句话说，该判断单元213会根据该相位侦测器212的该输出信号，使该第四电压信号V4的正缘及该第三电压信号V3的正缘的时间差缩小直到对齐，即同相。如图6中，该第四电压信号V4由虚线的正缘渐渐被延迟至实线的正缘。当该第三电压信号V3及该第四电压信号V4同相时，该校正时间等于该第一时间差(其大小为T1)。此时，该读出电路22的该数字振荡器的该振荡信号VD为逻辑1，该输出码DOUT的值为0。
特别值得一提的是：在数字电路中，第四电压信号V4的正缘与第三电压信号V3的正缘对齐，即同相，所指的对齐或同相，并不一定是理想上的完全对齐或零相位差，更合理的真实情况是受限于该延迟电路211的解析度，即每个延迟单元214能提供的延迟时间，使该第四电压信号V4的正缘与该第三电压信号V3的正缘的时间差小于该延迟电路211的解析度。
当该第三电压信号V3及该第四电压信号V4同相后，该第一延迟锁定回路21的该相位侦测器212的该输出信号的逻辑会有连续且间隔的逻辑0及逻辑1的交替变化。该判断单元213根据该相位侦测器212的该输出信号判断该输出信号的逻辑变化达到一个预定次数时，如01010101共八次，将该校正信号LOCK由逻辑0变为逻辑1，使该读出模块2开始操作在该正常模式。
参阅图2、图4与图7，图7说明该第一实施例的读出模块2操作在该正常模式时的信号的关系。该感应模块1处于一个待测环境参数的环境，如湿度大于零的环境，该第一电容器C1的电容为第二参考值，此时，该第二参考值大于该第一参考值，该第一电压信号V1的正缘相对该第二电压信号V2的正缘落后该第一时间差(其大小为T3)，且此时的该延迟电路211的所造成的延迟时间的大小为T1，即该校正时间，则该第三电压信号V3的正缘相对该第四电压信号V4的正缘落后一个时间差为T3-T1，即该第二时间差。
当该输入电压信号VIN、该唤醒信号VW及该读出模块2的该读出电路22的该异或门XOR1的该输出信号VB，都为逻辑1时，该数字振荡器的该振荡输出信号VD才会振荡，且该振荡频率为已知，因此，通过该输出码DOUT能获得该第二时间差的大小，再通过该第二时间差及湿度的对应关系，即能获得该湿度的大小。
由上可知，即使每一个读出系统的该感应模块1的该第一电容器C1的电容会因为制程漂移而有差异，也都能通过该读出系统的该读出模块2操作在该校正模式，先使每一个读出系统在相同环境参数下，得到相同的输出码DOUT，以修正该差异的影响，再将该读出系统操作在该正常模式，以感测当前的环境参数。
参阅图2与图5，当该读出模块2操作在该正常模式或该省电模式时，该监控电路23根据该第三电压信号V3及该第四电压信号V4判断该环境参数值的变化量是否在该预设范围内。若是，则该唤醒信号VW具有一个第三逻辑值，如逻辑0，使该读出模块2操作在该省电模式，该读出电路22不转换该输出码DOUT而不耗电；若否，则该唤醒信号VW具有一个不同于该第三逻辑值的第四逻辑值，如逻辑1，该读出模块2操作在该正常模式，该读出电路22转换该输出码DOUT。
参阅图2、图5与图8，图8说明当该感应模块1分别处于一个稳定环境及一个第一假设环境时，该第一实施例的监控电路23的信号的关系。当该感应模块1处于该稳定环境时，该待测环境参数保持稳定，如湿度保持在50％，并假设该第三电压信号V3的正缘相对该第四电压信号V4的正缘落后该第二时间差为T4。该监控电路23的该第二延迟锁定回路231的判断单元234根据该相位侦测器233的该输出信号调整该控制信号SC3，以控制该第四电压信号V4延迟该稳定时间而输出为该第六电压信号V6，直到该第五电压信号V5及该第六电压信号V6同相，此时，该稳定时间等于该第二时间差(其大小为T4)。
当该第二延迟锁定回路231的判断单元234判断该第五电压信号V5及该第六电压信号V6同相时，该唤醒信VW号由逻辑1变为逻辑0，该判断单元234保持该控制信号SC3不变，使该稳定时间保持为T4，该读出电路22的该数字振荡器DCO的该振荡输出信号VD不振荡而不耗电，该读出模块2开始操作在该省电模式。特别值得一提的是：该第二延迟锁定回路231的该判断单元234判断该第五电压信号V5及该第六电压信号V6同相的方式，与该第一延迟锁定回路21的该判断单元213判断该第三电压信号V3及该第四电压信号V4同相的方式相同。
当该处理模块1处于该第一假设环境时，该环境参数值改变，如湿度由50％增加到52％，使得该感应模块1的该第一电容器C1的电容增加，导致该第三电压信号V3’的正缘相对该第四电压信号V4’的正缘落后该第二时间差为T5。若(T5-T4)<P2，也就是对应该湿度增加的变化如2％所造成的该第二时间差的变化量T5-T4小于该第二延迟时间P2，根据图8的该第五电压信号V5’、该第六电压信号V6’、该第一信号V5D’及该第二信号V6D’，可获得该唤醒信号VW’为逻辑0，该读出模块2仍继续操作在该省电模式。
参阅图2、图5与图9，图9说明当该感应模块1处于一个第二假设环境时，该第一实施例的监控电路23的信号的关系。此时该环境参数值改变，如湿度由50％增加到60％，使得该感应模块1的该第一电容器C1的电容增加，导致该第三电压信号V3’的正缘相对该第四电压信号V4’的正缘落后该第二时间差为T6。若(T6-T4)>P2，也就是对应该湿度增加的变化如10％所造成的该第二时间差的变化量T6-T4大于该第二延迟时间P2，根据图9的该第五电压信号V5’、该第六电压信号V6’、该第一信号V5D’及该第二信号V6D’，可获得该唤醒信号VW’在该第二信号V6D’的正缘变为逻辑1，该读出模块2开始操作在该正常模式。
参阅图2、图5与图10，图10说明当该感应模块1处于一个第三假设环境时，该第一实施例的监控电路23的信号的关系。此时该环境参数值改变，如湿度由50％减少到45％，使得该感应模块1的该第一电容器C1的电容减小，导致该第三电压信号V3’的正缘相对该第四电压信号V4’的正缘落后该第二时间差为T7。若(T4-T7)>P1，也就是对应该湿度减少的变化如5％所造成的该第二时间差的变化量T4-T7大于该第一延迟时间P1，根据图10的该第五电压信号V5’、该第六电压信号V6’、该第一信号V5D’及该第二信号V6D’，可获得该唤醒信号VW’在该第一信号V5D’的正缘变为逻辑1，该读出模块开始操作在该正常模式。
由上可知，通过该第一延迟时间P1及该第二延迟时间P2可以决定该环境参数值的变化量的该预设范围，当该环境参数值的变化量在该预设范围之内时，该读出模块2操作于该省电模式以达到省电的功能，相反地，当该环境参数值的变化量在该预设范围之外时，该读出模块2操作于该正常模式以正确反映出该环境参数值的大小。
参阅图11，本发明读出系统的第二实施例，大致上是与该第一实施例相似，但该读出系统的该感应模块1及该读出模块2的该第一延迟锁定回路21并非完全相同。
该感应模块1包括一个第一电阻器R1、一个第二电阻器R2、一个第一电容器C1、一个第二电容器C2、一个第一比较器11及一个第二比较器12。该环境参数为作用于该感应模块1且沿一个第一方向的加速度分量，该第一电容器C1及该第二电容器C2的其中一个的电容正相关于该当前环境参数值，其中另一个的电容负相关于该当前环境参数值。
在本实施例中，该环境参数是加速度，该输出码DOUT的数值反映该加速度的变化量。在其他实施例中，该环境参数也可以是其他利用该第一电容器C1及该第二电容器C2的电容值能产生正相关及负相关于该环境参数值的环境变数。
该第一电阻器R1与该第一电容器C1串联连接，该第一电阻器R1具有一个适于接收该输入电压信号VIN的一端，该第一电容器C1具有一个接地端，该第一电容器C1的电容正相关于该当前环境参数值。
该第二电阻器R2与该第二电容器C2串联连接，该第二电阻器R2具有一个适于接收该输入电压信号VIN的一端，该第二电容器C2具有一个接地端，该第二电容器C2的电容负相关于该当前环境参数值。
该第一比较器11具有一个电连接该第一电容器C1与该第一电阻器R1间的一个第一共同接点的输入端、及一个用于输出该第一电压信号V1的输出端。
该第二比较器12具有一个电连接该第二电容器C2与该第二电阻器R2间的一个第二共同接点的输入端、及一个用于输出该第二电压信号V2的输出端。再参阅图2，该第一比较器11及该第二比较器12的功能都与该第一实施例的该第一比较器11相同。
参阅图11，为简化说明起见，在不考虑重力所造成的加速度下，当作用于该感应模块1且沿该第一方向的加速度分量为正时，该第一电容器C1的电容变大且该第二电容器C2的电容变小。相反地，当作用于该感应模块1且沿该第一方向的加速度分量为负时，该第一电容器C1的电容变小且该第二电容器C2的电容变大。该第一电容器C1及该第二电容器C2的电容的变化量的绝对值会相等，且相关于该加速度分量的变化量的绝对值。因此，在本实施例中，该第二电压信号V2的正缘可能会领先该第一电压信号V1的正缘，也可能会落后该第一电压信号V1的正缘。
该读出模块2的该第一延迟锁定回路21还根据该第一电压信号V1与该第二电压信号V2产生一个用于指示该第一电压信号V1与该第二电压信号V2彼此的领先落后关系的指示信号RL，并包含一个第一相位侦测器215、一个第一多工器MUX1、一个第二多工器MUX2、一个延迟电路217、一个第二相位侦测器216及一个判断单元218。
该第一相位侦测器215电连接该感应模块1的该第一比较器11及该第二比较器12的输出端以接收该第一电压信号V1及该第二电压信号V2，且侦测该第一电压信号V1及该第二电压信号V2的相位，并据以产生该指示信号RL。
该第一多工器MUX1电连接该第一相位侦测器215、该感应模块1的该第一比较器11及该第二比较器12的输出端以接收该第一电压信号V1、该第二电压信号V2及该指示信号RL，且根据该指示信号RL选择该第一电压信号V1及该第二电压信号V2中的落后者而输出为该第三电压信号V3。
该第二多工器MUX2电连接该第一相位侦测器215、该感应模块1的该第一比较器11及该第二比较器12的输出端以接收该指示信号RL、该第一电压信号V1及该第二电压信号V2，且根据该指示信号RL选择该第一电压信号V1及该第二电压信号V2中的领先者而输出为一个输出信号。
该延迟电路217电连接该第二多工器MUX2以接收该第二多工器MUX2的输出信号，并根据一个控制信号SC6决定该校正时间以便产生该第四电压信号V4。再参阅图3，该延迟电路217的架构如图3所示，但要特别注意的是：该延迟电路217的所述延迟单元214的数量，与该第一实施例的该延迟电路211的所述延迟单元214的数量不一定会相同。
参阅图11，该第二相位侦测器216电连接该第一多工器MUX1及该延迟电路217以接收该第三电压信号V3及该第四电压信号V4，且侦测该第三电压信号V3及该第四电压信号V4的相位，并据以产生一个输出信号。再参阅图2，该第一相位侦测器215及该第二相位侦测器216与该第一实施例的该相位侦测器212相同，都是一个D型正反器。
该判断单元218电连接该第二相位侦测器216及该延迟电路217，并接收来自该第二相位侦测器216的该输出信号，且根据该输出信号产生该控制信号SC6及该校正信号LOCK，还将该控制信号SC6输出至该延迟电路217。再参阅图2，该第二实施例的该判断单元218与该第一实施例的该判断单元213相同。
在该第二实施例中，举例来说，当加速度沿该第一方向的分量为零时，该第一电容器C1及该第二电容器C2的电容的大小约为200fF，而1G的加速度大小会产生约1fF的电容变化量，但因为制程漂移所造成的所述电容的误差量可能会高达5至10fF。因此，通过该第一延迟锁定回路21将信号延迟该校正时间所作的校正，更显得非常重要。此外，该输出码DOUT的数值能通过所述电容器C1、C2的电容变化量反映该环境参数的大小，相较于先前技术所使用的仿真数字转换器直接侦测所述电容器的跨压所产生的电压信号，更能兼顾较佳的动态范围及解析度。
参阅图12，本发明读出系统的第三实施例，大致上是与该第一实施例相同，不同的地方在于：该读出系统的该读出模块2不包含该第一延迟锁定回路21(如图2)；该读出模块2的该读出电路22的该异或门XOR1(如图4)电连接该感应模块1以接收该第一电压信号V1及该第二电压信号V2；该读出模块2的该监控电路23的该第二延迟锁定回路231的该延迟电路232(如图5)及该相位侦测器233(如图5)电连接该感应模块1以分别接收该第二电压信号V2及该第一电压信号V1；该监控电路23不接收该校正信号LOCK(如图5)，并根据该第一电压信号V1(相当于图5的第三电压信号V3)及该第二电压信号V2(相当于图5的第四电压信号V4)产生该唤醒信号VW，也就是说，该侦测单元236的该第一正反器DFF1及该第二正反器DFF2(如图5)的重设端保持浮接(floating)或不具有该重设端。
参阅图13，本发明读出系统的第四实施例，大致上是与该第三实施例相同，不同的地方在于：该感应模块1包括一个第一电阻器R1、一个第二电阻器R2、一个第一电容器C1、一个第二电容器C2、一个第一比较器11、一个第二比较器12、一个第一相位侦测器215、一个第一多工器MUX1及一个第二多工器MUX2；该监控电路23不接收该校正信号LOCK(如图5)，并根据该第一电压信号V1(相当于图5的第三电压信号V3)及该第二电压信号V2(相当于图5的第四电压信号V4)产生该唤醒信号VW，也就是说，该侦测单元236的该第一正反器DFF1及该第二正反器DFF2(如图5)的重设端保持浮接(floating)或不具有该重设端。
该第一电阻器R1与该第一电容器C1串联连接，该第一电阻器R1具有一个适于接收该输入电压信号VIN的一端，该第一电容器C1具有一个接地端，该第一电容器C1的电容正相关于该当前环境参数值。
该第二电阻器R2与该第二电容器C2串联连接，该第二电阻器R2具有一个适于接收该输入电压信号VIN的一端，该第二电容器C2具有一个接地端，该第二电容器C2的电容负相关于该当前环境参数值。
该第一比较器11具有一个电连接该第一电容器C1与该第一电阻器R1间的一个第一共同接点的输入端、及一个用于输出该第一中间信号V1M的输出端。
该第二比较器12具有一个电连接该第二电容器C2与该第二电阻器R2间的一个第二共同接点的输入端、及一个用于输出该第二中间信号V2M的输出端。特别值得一提的是：该第一比较器11及该第二比较器12的功能都与该第一实施例的该第一比较器11(如图2)相同。
该第一相位侦测器215电连接该感应模块1的该第一比较器11及该第二比较器12的输出端以接收该第一中间信号V1M及该第二中间信号V2M，且侦测该第一中间信号V1M及该第二中间信号V2M的相位，并据以产生一个用于指示该第一电压信号V1与该第二电压信号V2彼此的领先落后关系的指示信号RL。
该第一多工器MUX1电连接该第一相位侦测器215、该第一比较器11及该第二比较器12的输出端以接收该第一中间信号V1M、该第二中间信号V2M及该指示信号RL，且根据该指示信号RL选择该第一中间信号V1M及该第二中间信号V2M中的落后者而输出为该第一电压信号V1。
该第二多工器MUX2电连接该第一相位侦测器215、该第一比较器11及该第二比较器12的输出端以接收该指示信号RL、该第一中间信号V1M及该第二中间信号V2M，且根据该指示信号RL选择该第一中间信号V1M及该第二中间信号V2M中的领先者而输出为该第二电压信号V2。
特别值得一提的是：该第三实施例及该第四实施例虽然没有该第一延迟电路而不具备校正该感应模块因制程漂移所造成的差异的功能，但也能通过该监控电路使该读出模块操作于该省电模式而达到省电的功能。
综上所述，通过该第一延迟锁定回路将信号延迟该校正时间所作的校正，使得即使每一个读出系统的感应模块会因为制程而在相同环境参数值而有不同的第一时间差，但都能得到相同的输出码。此外，通过该监控电路判断该环境参数值的变化量是否在该预设范围内，以控制该读出模块进入省电模式而省电，所以确实能达成本发明的目的。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (22)
1.一种读出系统，用于产生一个相关于一个环境参数的输出码，其特征在于，该读出系统包含：
一个感应模块，适于感测该环境参数且接收一个输入电压信号，并根据所感测的环境参数及该输入电压信号产生一个第一电压信号及一个第二电压信号，该第一电压信号及该第二电压信号的正缘间具有一个相关于环境参数值的第一时间差；及
一个读出模块，包括：
一个第一延迟锁定回路，电连接该感应模块，并接收来自该感应模块的该第一电压信号及该第二电压信号，且将该第一电压信号与该第二电压信号中的落后者输出作为一个第三电压信号，还将该第一电压信号与该第二电压信号中的领先者延迟一个相关于一个预定环境参数值的校正时间后，输出作为一个第四电压信号，还同时输出一个校正信号；
及
一个读出电路，电连接该第一延迟锁定回路，并接收来自该第一延迟锁定回路的该第三电压信号与该第四电压信号、及该输入电压信号，
且根据该输入电压信号，将该第三电压信号与该第四电压信号的正缘间的第二时间差，转换成该输出码，该输出码的值相关于该第二时间差。
2.根据权利要求1所述的读出系统，其特征在于，该读出模块能够操作在一个校正模式或一个正常模式，当操作在该校正模式时，该校正信号具有一个第一逻辑值，且该第一延迟锁定回路使该第三电压信号与该第四电压信号同相，并且该校正时间等于该第一时间差，且该输出码的值为零，当操作在该正常模式时，该校正信号具有一个不同于该第一逻辑值的第二逻辑值，该输出码的值相关于当前的环境参数值。
3.根据权利要求2所述的读出系统，其特征在于，该感应模块包括：
一个第一电阻器，具有一个适于接收该输入电压信号且输出该第二电压信号的第一端、及一个第二端；
一个第一电容器，具有一个电连接该第一电阻器的该第二端的第一端、及一个接地的第二端，该第一电容器的电容相关于该当前环境参数值；及
一个第一比较器，具有一个电连接该第一电容器的第一端的输入端、及一个输出该第一电压信号的输出端。
4.根据权利要求3所述的读出系统，其特征在于，
该第一电压信号相对于该第二电压信号落后且作为该第三电压信号；及
该读出模块的该第一延迟锁定回路包含：
一个延迟电路，电连接该感应模块的第一电阻器的第一端用于接收该第二电压信号，且根据一个控制信号决定该校正时间以便产生该第四电压信号；
一个相位侦测器，电连接该感应模块的第一比较器的输出端以接收作为该第三电压信号的该第一电压信号，还电连接该延迟电路以接收该第四电压信号，且侦测该第三电压信号及该第四电压信号的相位，并据以产生一个输出信号；及
一个判断单元，电连接该相位侦测器及该延迟电路，并接收来自该相位侦测器的该输出信号，且根据该输出信号产生该控制信号及该校正信号，还将该控制信号输出至该延迟电路，当操作在该校正模式时，该判断单元的该控制信号决定该延迟电路的该校正时间使该第三电压信号与该第四电压信号同相。
5.根据权利要求4所述的读出系统，其特征在于，该环境参数为该感应模块所处的温度及湿度的其中一个。
6.根据权利要求2所述的读出系统，其特征在于，该感应模块包括：
串联连接的一个第一电阻器与一个第一电容器，该第一电阻器具有一个适于接收该输入电压信号的一端，该第一电容器具有一个接地端，该第一电容器的电容相关于该当前环境参数值；
串联连接的一个第二电阻器与一个第二电容器，该第二电阻器具有一个适于接收该输入电压信号的一端，该第二电容器具有一个接地端，该第二电容器的电容相关于该当前环境参数值；
一个第一比较器，具有一个电连接该第一电容器与该第一电阻器间的一个第一共同接点的输入端、及一个用于输出该第一电压信号的输出端；及
一个第二比较器，具有一个电连接该第二电容器与该第二电阻器间的一个第二共同接点的输入端、及一个用于输出该第二电压信号的输出端。
7.根据权利要求6所述的读出系统，其特征在于，该读出模块还根据该第一电压信号与该第二电压信号产生一个用于指示该第一电压信号与该第二电压信号彼此的领先落后关系的指示信号。
8.根据权利要求7所述的读出系统，其特征在于，该第一延迟锁定回路包含：
一个第一相位侦测器，电连接该感应模块的该第一比较器及该第二比较器的输出端以接收该第一电压信号及该第二电压信号，且侦测该第一电压信号及该第二电压信号的相位，并据以产生该指示信号；
一个第一多工器，电连接该第一相位侦测器、该感应模块的该第一比较器及该第二比较器的输出端以接收该第一电压信号、该第二电压信号及该指示信号，且根据该指示信号选择该第一电压信号及该第二电压信号中的落后者而输出为该第三电压信号；
一个第二多工器，电连接该第一相位侦测器、该感应模块的该第一比较器及该第二比较器的输出端以接收该第一电压信号、该第二电压信号及该指示信号，且根据该指示信号选择该第一电压信号及该第二电压信号中的领先者而输出为一个输出信号；
一个延迟电路，电连接该第二多工器以接收该第二多工器的输出信号，并根据一个控制信号决定该校正时间以便产生该第四电压信号；
一个第二相位侦测器，电连接该第一多工器及该延迟电路以接收该第三电压信号及该第四电压信号，且侦测该第三电压信号及该第四电压信号的相位，并据以产生一个输出信号；及
一个判断单元，电连接该第二相位侦测器及该延迟电路，并接收来自该第二相位侦测器的该输出信号，且根据该输出信号产生该控制信号及该校正信号，还将该控制信号输出至该延迟电路，当操作在该校正模式时，该判断单元的该控制信号决定该延迟电路的该校正时间使该第三电压信号与该第四电压信号同相。
9.根据权利要求8所述的读出系统，其特征在于，该环境参数为作用于该感应模块且沿一个第一方向的加速度分量，该第一电容器及该第二电容器中的一个电容正相关于该当前环境参数值，该第一电容器及该第二电容器中的另一个的电容负相关于该当前环境参数值。
10.根据权利要求2所述的读出系统，其特征在于，该读出模块的该读出电路包含：
一个异或门，电连接该第一延迟锁定回路以接收该第三电压信号及该第四电压信号，且将该第三电压信号及该第四电压信号作异或运算后，产生一个输出信号；
一个与门，电连接该异或门，并接收该输入电压信号及来自该异或门的输出信号，且将该输入电压信号及该输出信号作与运算后，产生一个输出信号；
一个数字控制振荡器，电连接该与门以接收该与门的输出信号，且根据该输出信号决定是否产生一个振荡输出信号；及
一个计数器，电连接数字控制振荡器，并接收该输入电压信号及来自该数字控制振荡器的振荡输出信号，且根据该输入电压信号及该振荡输出信号产生该输出码。
11.根据权利要求2所述的读出系统，其特征在于，
该读出模块还操作在一个省电模式，并还包括一个监控电路，该监控电路电连接该第一延迟锁定回路以接收该校正信号、该第三电压信号及该第四电压信号，并根据该校正信号、该第三电压信号及该第四电压信号产生一个唤醒信号；
该读出电路还接收该唤醒信号，并还根据该唤醒信号决定是否转换该输出码；及
当该校正信号为该第二逻辑值时，该监控电路根据该第三电压信号及该第四电压信号判断该环境参数值的变化量是否在一个预设范围内，若是，则该唤醒信号具有一个第三逻辑值，该读出模块操作在该省电模式，该读出电路不转换该输出码而不耗电，若否，则该唤醒信号具有一个不同于该第三逻辑值的第四逻辑值，该读出模块操作在该正常模式。
12.根据权利要求11所述的读出系统，其特征在于，该环境参数值的变化量的该预设范围相关于一个第一延迟时间及一个第二延迟时间，该监控电路包含：
一个第二延迟锁定回路，电连接该第一延迟锁定回路以接收该第三电压信号及该第四电压信号，且将该第三电压信号输出作为一个第五电压信号，还将该第四电压信号延迟一个相关于一个之前环境参数值的稳定时间后，输出作为一个第六电压信号；及
一个侦测单元，包括：
一个第一延迟电路，电连接该第二延迟锁定回路以接收该第五电压信号，并将该第五电压信号延迟该第一延迟时间后而输出作为一个第一信号；
一个第二延迟电路，电连接该第二延迟锁定回路以接收该第六电压信号，并将该第六电压信号延迟该第二延迟时间后而输出作为一个第二信号；
一个第一正反器，电连接该第一延迟锁定回路、该第二延迟锁定回路及该第一延迟电路，并具有一个接收该第一信号的时脉端、一个接收该第六电压信号的数据端、一个接收该校正信号的重设端、及一个产生一个第三信号的输出端；
一个第二正反器，电连接该第一延迟锁定回路、该第二延迟锁定回路及该第二延迟电路，并具有一个接收该第二信号的时脉端、一个接收该第五电压信号的数据端、一个接收该校正信号的重设端、及一个产生一个第四信号的输出端；以及
一个与非门，电连接该第一正反器及该第二正反器以接收该第三信号及该第四信号，并将该第三信号及该第四信号作与非运算后，产生该唤醒信号。
13.根据权利要求12所述的读出系统，其特征在于，该监控电路的该第二延迟锁定回路包括：
一个延迟电路，电连接该第一延迟锁定回路以接收该第四电压信号，并根据一个控制信号决定该稳定时间以便产生该第六电压信号；
一个相位侦测器，电连接该第一延迟锁定回路以接收作为该第五电压信号的该第三电压信号，还电连接该延迟电路以接收该第六电压信号，且侦测该第五电压信号及该第六电压信号的相位，并据以产生一个输出信号；及
一个判断单元，电连接该相位侦测器及该延迟电路，并接收来自该相位侦测器的该输出信号，且根据该输出信号产生该控制信号，还将该控制信号输出至该延迟电路，当操作在该正常模式时，该判断单元的该控制信号决定该延迟电路的该稳定时间使该第五电压信号与该第六电压信号同相。
14.一种读出系统，用于产生一个相关于一个环境参数的输出码，其特征在于，包含：
一个感应模块，适于感测该环境参数且接收一个输入电压信号，并根据所感测的环境参数及该输入电压信号产生一个第一电压信号及一个第二电压信号，该第一电压信号及该第二电压信号的正缘间具有一个相关于环境参数值的第一时间差；及
一个读出模块，包括：
一个读出电路，电连接该感应模块，并接收来自该感应模块的该第一电压信号及该第二电压信号、及该输入电压信号，且根据该输入电压信号及一个唤醒信号，决定是否将该第一电压信号与该第二电压信号的正缘间的第二时间差，转换成该输出码，该输出码的值相关于该第二时间差；以及
一个监控电路，电连接该感应模块以接收该第一电压信号及该第二电压信号，并根据该第一电压信号及该第二电压信号产生该唤醒信号并将该唤醒信号传送至该读出电路。
15.根据权利要求14所述的读出系统，其特征在于，该读出模块能够操作在一个省电模式或一个正常模式，该监控电路根据该第一电压信号及该第二电压信号判断该环境参数值的变化量是否在一个预设范围内，
当该监控电路判断该环境参数值的变化量是在该预设范围内时，该唤醒信号具有一个第一逻辑值，该读出模块操作在该省电模式，该读出电路不转换该输出码，
当该监控电路判断该环境参数值的变化量不是在该预设范围内时，该唤醒信号具有一个不同于该第一逻辑值的第二逻辑值，该读出模块操作在该正常模式，该输出码的值相关于当前的环境参数值。
16.根据权利要求15所述的读出系统，其特征在于，该第一电压信号相对于该第二电压信号落后，该环境参数值的变化量的该预设范围相关于一个第一延迟时间及一个第二延迟时间，该监控电路包含：
一个第一延迟锁定回路，电连接该感应模块以接收该第一电压信号及该第二电压信号，且将该第一电压信号输出作为一个第三电压信号，还将该第二电压信号延迟一个相关于一个之前环境参数值的稳定时间后，输出作为一个第四电压信号；及
一个侦测单元，包括：
一个第一延迟电路，电连接该第一延迟锁定回路以接收该第三电压信号，并将该第三电压信号延迟该第一延迟时间后而输出作为一个第一信号；
一个第二延迟电路，电连接该第一延迟锁定回路以接收该第四电压信号，并将该第四电压信号延迟该第二延迟时间后而输出作为一个第二信号；
一个第一正反器，电连接该第一延迟锁定回路及该第一延迟电路，并具有一个接收该第一信号的时脉端、一个接收该第四电压信号的数据端、及一个产生一个第三信号的输出端；
一个第二正反器，电连接该第一延迟锁定回路及该第二延迟电路，并具有一个接收该第二信号的时脉端、一个接收该第三电压信号的数据端、及一个产生一个第四信号的输出端；以及
一个与非门，电连接该第一正反器及该第二正反器以接收该第三信号及该第四信号，并将该第三信号及该第四信号作与非运算后，产生该唤醒信号。
17.根据权利要求16所述的读出系统，其特征在于，该监控电路的该第一延迟锁定回路包括：
一个延迟电路，电连接该感应模块以接收该第二电压信号，并根据一个控制信号决定该稳定时间以便产生该第四电压信号；
一个相位侦测器，电连接该感应模块以接收作为该第三电压信号的该第一电压信号，还电连接该延迟电路以接收该第四电压信号，且侦测该第三电压信号及该第四电压信号的相位，并据以产生一个输出信号；及
一个判断单元，电连接该相位侦测器及该延迟电路，并接收来自该相位侦测器的该输出信号，且根据该输出信号产生该控制信号，还将该控制信号输出至该延迟电路，当操作在该正常模式时，该判断单元的该控制信号决定该延迟电路的该稳定时间使该第三电压信号与该第四电压信号同相。
18.根据权利要求15所述的读出系统，其特征在于，该感应模块接收该输入电压信号并输出作为该第二电压信号，且包括：
一个第一电阻器，具有一个适于接收该输入电压信号且输出该第二电压信号的第一端、及一个第二端；
一个第一电容器，具有一个电连接该第一电阻器的该第二端的第一端、及一个接地的第二端，该第一电容器的电容相关于该当前环境参数值；及
一个第一比较器，具有一个电连接该第一电容器的第一端的输入端、及一个输出该第一电压信号的输出端。
19.根据权利要求18所述的读出系统，其特征在于，该环境参数为该感应模块所处的温度及湿度的其中一个。
20.根据权利要求15所述的读出系统，其特征在于，该感应模块包括：
串联连接的一个第一电阻器与一个第一电容器，该第一电阻器具有一个适于接收该输入电压信号的一端，该第一电容器具有一个接地端，该第一电容器的电容相关于该当前环境参数值；
串联连接的一个第二电阻器与一个第二电容器，该第二电阻器具有一个适于接收该输入电压信号的一端，该第二电容器具有一个接地端，该第二电容器的电容相关于该当前环境参数值；
一个第一比较器，具有一个电连接该第一电容器与该第一电阻器间的一个第一共同接点的输入端、及一个用于输出第一中间信号的输出端；
一个第二比较器，具有一个电连接该第二电容器与该第二电阻器间的一个第二共同接点的输入端、及一个用于输出第二中间信号的输出端；
一个第一相位侦测器，电连接该感应模块的该第一比较器及该第二比较器的输出端以接收该第一中间信号及该第二中间信号，且侦测该第一中间信号及该第二中间信号的相位，并据以产生一个用于指示该第一电压信号与该第二电压信号彼此的领先落后关系的指示信号；
一个第一多工器，电连接该第一相位侦测器、该第一比较器及该第二比较器的输出端以接收该第一中间信号、该第二中间信号及该指示信号，且根据该指示信号选择该第一中间信号及该第二中间信号中的落后者而输出为该第一电压信号；及
一个第二多工器，电连接该第一相位侦测器、该第一比较器及该第二比较器的输出端以接收该第一中间信号、该第二中间信号及该指示信号，且根据该指示信号选择该第一中间信号及该第二中间信号中的领先者而输出为该第二电压信号。
21.根据权利要求20所述的读出系统，其特征在于，该环境参数为作用于该感应模块且沿一个第一方向的加速度分量，该第一电容器及该第二电容器中的一个的电容正相关于该当前环境参数值，该第一电容器及该第二电容器中的另一个的电容负相关于该当前环境参数值。
22.根据权利要求15所述的读出系统，其特征在于，该读出模块的该读出电路包含：
一个异或门，电连接该感应模块以接收该第一电压信号及该第二电压信号，且将该第一电压信号及该第二电压信号作异或运算后，产生一个输出信号；
一个与门，电连接该异或门，并接收该输入电压信号及来自该异或门的输出信号，且将该输入电压信号及该输出信号作与运算后，产生一个输出信号；
一个数字控制振荡器，电连接该与门以接收该与门的输出信号，还电连接该监控电路以接收该唤醒信号，且根据该输出信号及该唤醒信号决定是否产生一个振荡输出信号；及
一个计数器，电连接数字控制振荡器，并接收该输入电压信号及来自该数字控制振荡器的振荡输出信号，且根据该输入电压信号及该振荡输出信号产生该输出码。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103144489 | 2014-12-19 | ||
| TW103144489A TWI539755B (zh) | 2014-12-19 | 2014-12-19 | 讀出系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106160735A CN106160735A (zh) | 2016-11-23 |
| CN106160735B true CN106160735B (zh) | 2019-02-05 |
Family
ID=56130666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510133438.1A Active CN106160735B (zh) | 2014-12-19 | 2015-03-25 | 读出系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9455724B2 (zh) |
| CN (1) | CN106160735B (zh) |
| TW (1) | TWI539755B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI642273B (zh) * | 2017-02-07 | 2018-11-21 | 國立中山大學 | 製程及溫度變異偵測器 |
| TWI682404B (zh) * | 2018-10-12 | 2020-01-11 | 新唐科技股份有限公司 | 時序校正系統及其方法 |
| TWI682623B (zh) * | 2019-04-02 | 2020-01-11 | 聯陽半導體股份有限公司 | 溫度補償振盪電路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200537813A (en) * | 2004-05-04 | 2005-11-16 | Novatek Microelectronics Corp | Analog front end with automatic sampling timing generation system and method thereof |
| CN101494456A (zh) * | 2008-01-25 | 2009-07-29 | 奇景光电股份有限公司 | 延迟锁定回路以及时钟信号锁定方法 |
| CN102088286A (zh) * | 2009-12-02 | 2011-06-08 | 晨星软件研发(深圳)有限公司 | 延迟锁定回路及相关方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2385132A (en) | 2002-02-12 | 2003-08-13 | Seiko Epson Corp | A capacitance sensor |
| US6853231B2 (en) * | 2003-03-31 | 2005-02-08 | Mosaid Technologies Incorporated | Timing vernier using a delay locked loop |
| US7872542B2 (en) * | 2005-08-01 | 2011-01-18 | Marvell World Trade Ltd. | Variable capacitance with delay lock loop |
| US7936203B2 (en) * | 2006-02-08 | 2011-05-03 | Micron Technology, Inc. | Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit |
| TWI328932B (en) * | 2006-11-10 | 2010-08-11 | Ind Tech Res Inst | Cycle time to digital converter |
| US7961033B2 (en) * | 2008-09-19 | 2011-06-14 | Cavium Networks, Inc. | DLL-based temperature sensor |
| JP2011090361A (ja) * | 2009-10-20 | 2011-05-06 | Renesas Electronics Corp | 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法 |
| TWI392877B (zh) | 2009-11-17 | 2013-04-11 | Ili Technology Corp | 電容感測電路以及電容差異感測方法 |
| US8598930B2 (en) * | 2011-08-23 | 2013-12-03 | Intel Corporation | Digital delay-locked loop with drift sensor |
| TWI510780B (zh) * | 2014-03-20 | 2015-12-01 | Univ Nat Chiao Tung | 生物檢測設備及生物晶片 |
| US9356609B1 (en) * | 2014-12-19 | 2016-05-31 | Telefonaktiebolaget L M Ericsson (Publ) | Phase switching PLL and calibration method |
-
2014
- 2014-12-19 TW TW103144489A patent/TWI539755B/zh active
-
2015
- 2015-03-25 CN CN201510133438.1A patent/CN106160735B/zh active Active
- 2015-12-18 US US14/974,149 patent/US9455724B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200537813A (en) * | 2004-05-04 | 2005-11-16 | Novatek Microelectronics Corp | Analog front end with automatic sampling timing generation system and method thereof |
| CN101494456A (zh) * | 2008-01-25 | 2009-07-29 | 奇景光电股份有限公司 | 延迟锁定回路以及时钟信号锁定方法 |
| CN102088286A (zh) * | 2009-12-02 | 2011-06-08 | 晨星软件研发(深圳)有限公司 | 延迟锁定回路及相关方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9455724B2 (en) | 2016-09-27 |
| TWI539755B (zh) | 2016-06-21 |
| CN106160735A (zh) | 2016-11-23 |
| US20160182062A1 (en) | 2016-06-23 |
| TW201624925A (zh) | 2016-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3008824B1 (en) | Capacitive proximity detection using delta-sigma conversion | |
| CN105790754B (zh) | 一种数字隔离电路及其控制方法 | |
| US10541696B2 (en) | Method of controlling electronic device and electronic device | |
| JP4951931B2 (ja) | ノイズ測定回路、該測定回路に用いられるノイズ測定方法及び該測定回路が設けられている大規模集積回路 | |
| CN106160735B (zh) | 读出系统 | |
| WO2010120446A3 (en) | Peak detection with digital conversion | |
| US20140097879A1 (en) | Pll dual edge lock detector | |
| TWI602046B (zh) | 用於串列資料傳輸的顫動電路 | |
| EP2386143A1 (en) | Wide range charge balancing capacitive-to-digital converter | |
| CN103176042A (zh) | 一种频率测量方法、装置和频率计 | |
| CN107091652B (zh) | 阻抗至数字转换器、阻抗至数字转换装置及方法 | |
| US10483953B2 (en) | Ring oscillator-based timer | |
| CN103647552A (zh) | 一种时钟频率检测电路 | |
| CN105352627A (zh) | 一种温度检测系统及其检测方法 | |
| CN1947339A (zh) | 用于时钟信号同步的系统和方法 | |
| CN107505498B (zh) | 一种峰值和谷值检测电路 | |
| CN102931969A (zh) | 数据提取的方法与装置 | |
| CN207650266U (zh) | 一种电流监控电路 | |
| CN102651657A (zh) | 基于电力线的数据传输系统 | |
| CN101261875A (zh) | 存储器控制器 | |
| CN101645704A (zh) | 重置信号过滤器 | |
| JP5210646B2 (ja) | 被測定信号の変化点を検出する装置、方法および試験装置 | |
| CN109407867B (zh) | 触控检测系统及其检测方法、触控装置 | |
| CN108318809B (zh) | 频率抖动的内建自我测试电路 | |
| CN105718402B (zh) | 可编程时序发生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |